JPH04181735A - 導体の形成方法 - Google Patents
導体の形成方法Info
- Publication number
- JPH04181735A JPH04181735A JP30863990A JP30863990A JPH04181735A JP H04181735 A JPH04181735 A JP H04181735A JP 30863990 A JP30863990 A JP 30863990A JP 30863990 A JP30863990 A JP 30863990A JP H04181735 A JPH04181735 A JP H04181735A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- protective layer
- conductor
- etched
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004020 conductor Substances 0.000 title claims abstract description 40
- 230000015572 biosynthetic process Effects 0.000 title description 2
- 239000011241 protective layer Substances 0.000 claims abstract description 65
- 239000010410 layer Substances 0.000 claims abstract description 49
- 238000005530 etching Methods 0.000 claims abstract description 42
- 238000000034 method Methods 0.000 claims abstract description 29
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 238000004381 surface treatment Methods 0.000 claims abstract description 15
- 239000012790 adhesive layer Substances 0.000 claims description 31
- 230000003647 oxidation Effects 0.000 claims description 5
- 238000007254 oxidation reaction Methods 0.000 claims description 5
- 238000005121 nitriding Methods 0.000 claims description 2
- 239000007769 metal material Substances 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 4
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 3
- 229910052804 chromium Inorganic materials 0.000 description 3
- 239000011651 chromium Substances 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 230000009993 protective function Effects 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Weting (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
導体の形成方法に関し、
保護層が密着層のエツチングを行う工程であまり影響を
受けないようにすることを目的とし、それぞれ所定の面
積よりも広い面積の密着層と、導体層と、保護層とを基
板の上に順に形成し、該保護層にエツチングレートが遅
くなる表面処理を施し、該保護層に所定の面積のレジス
トを設け、保護層と、導体層と、密着層を順にエツチン
グする構成とする。
受けないようにすることを目的とし、それぞれ所定の面
積よりも広い面積の密着層と、導体層と、保護層とを基
板の上に順に形成し、該保護層にエツチングレートが遅
くなる表面処理を施し、該保護層に所定の面積のレジス
トを設け、保護層と、導体層と、密着層を順にエツチン
グする構成とする。
本発明は基板への導体の形成方法に関する。
最近、電子部品の機能向上と小型化を目指して表面実装
技術が進歩しており、表面実装技術では基板へ薄膜状の
銅等の導体を微細なパターンとして形成するようになっ
ている。
技術が進歩しており、表面実装技術では基板へ薄膜状の
銅等の導体を微細なパターンとして形成するようになっ
ている。
この際、導体の基板への密着力を向上するために基板の
上に密着層を設けて本来の導体層を密着層の上に設け、
さらに導体層の表面の酸化による抵抗値の上昇を防止す
るために導体層の表面を保護層で覆うことが多い。
上に密着層を設けて本来の導体層を密着層の上に設け、
さらに導体層の表面の酸化による抵抗値の上昇を防止す
るために導体層の表面を保護層で覆うことが多い。
〔従来の技術]
基板上に密着層、導体層及び保護層を設けた1例は第7
回に示されている。密着層及び保護層は導体層と同じパ
ターンで形成されなければならず、このようなパターン
化はエツチングにより行われる。この処理は、例えば、
第1図のようにベタに密着層、導体層及び保護層を設け
、それから第3図のように保護層の上にレジストを形成
し、第4図のように第1のエツチング液で保護層をエツ
チングし、次に第5図のように第2のエツチング液で導
体層をエツチングし、次に第6図のように第3のエツチ
ング液で密着層をエツチングし、最後にレジストを除去
して第7図のような構造が得られる。エツチング液は被
処理物に応じて選択性のものを使用する。
回に示されている。密着層及び保護層は導体層と同じパ
ターンで形成されなければならず、このようなパターン
化はエツチングにより行われる。この処理は、例えば、
第1図のようにベタに密着層、導体層及び保護層を設け
、それから第3図のように保護層の上にレジストを形成
し、第4図のように第1のエツチング液で保護層をエツ
チングし、次に第5図のように第2のエツチング液で導
体層をエツチングし、次に第6図のように第3のエツチ
ング液で密着層をエツチングし、最後にレジストを除去
して第7図のような構造が得られる。エツチング液は被
処理物に応じて選択性のものを使用する。
〔発明が解決しようとする課題〕
しかし、行程の簡素化のためには、密着層及び保護層を
同じ材料で形成し、第1のエツチング液及び第3のエツ
チング液を同じにするのが好ましいと思われる。しかし
、そうすると、一番上の保護層が同じエツチング液に2
度さらされることになる。そのため、最初にエツチング
を行われた保護層が密着層のエツチングを行う工程でも
エツチングされ、導体層の一部が露出するようになる問
題が生じる。露出した導体層は酸化されやすく、酸化に
よる抵抗値の変化やはんだによる食われ等が発生するの
で好ましくなく、保護層が密着層のエツチングを行う工
程であまり影響を受けないようにするのが望まれる。
同じ材料で形成し、第1のエツチング液及び第3のエツ
チング液を同じにするのが好ましいと思われる。しかし
、そうすると、一番上の保護層が同じエツチング液に2
度さらされることになる。そのため、最初にエツチング
を行われた保護層が密着層のエツチングを行う工程でも
エツチングされ、導体層の一部が露出するようになる問
題が生じる。露出した導体層は酸化されやすく、酸化に
よる抵抗値の変化やはんだによる食われ等が発生するの
で好ましくなく、保護層が密着層のエツチングを行う工
程であまり影響を受けないようにするのが望まれる。
本発明の目的は保護層が密着層のエツチングを行う工程
であまり影響を受げないようにした導体の形成方法を提
供することである。
であまり影響を受げないようにした導体の形成方法を提
供することである。
本発明による導体の形成方法は、基板上に密着層と導体
層と保護層とを形成する導体の形成方法であって、それ
ぞれ所定の面積よりも広い面積の密着層と、導体層と、
保護層とを基板の上に順に形成し、該保護層にエツチン
グレートが遅くなる表面処理を施し、該保護層に所定の
面積のレジストを設け、保護層と、導体層と、密着層を
順にエツチングすることを特徴とするものである。
層と保護層とを形成する導体の形成方法であって、それ
ぞれ所定の面積よりも広い面積の密着層と、導体層と、
保護層とを基板の上に順に形成し、該保護層にエツチン
グレートが遅くなる表面処理を施し、該保護層に所定の
面積のレジストを設け、保護層と、導体層と、密着層を
順にエツチングすることを特徴とするものである。
上記構成においては、最初に保護層にエツチングレート
が遅くなる表面処理を施し、該保護層に所定の面積のレ
ジストを設け、それから次々に保護層と、導体層と、密
着層を順にエツチングする。
が遅くなる表面処理を施し、該保護層に所定の面積のレ
ジストを設け、それから次々に保護層と、導体層と、密
着層を順にエツチングする。
保護層のエツチング時に保護層は所定のパターンに形成
され、次の導体層のエツチング時に導体層は同じパター
ンに形成される。それから次の密着層のエツチング時に
密着層も同じパターンに形成される。このとき、最初の
エツチング時と同しエツチング液を使用しても、保護層
はエツチングレートが遅くなる表面処理を施こされてい
るので実質的にエツチングされず、最初のパターンを維
持することができる。
され、次の導体層のエツチング時に導体層は同じパター
ンに形成される。それから次の密着層のエツチング時に
密着層も同じパターンに形成される。このとき、最初の
エツチング時と同しエツチング液を使用しても、保護層
はエツチングレートが遅くなる表面処理を施こされてい
るので実質的にエツチングされず、最初のパターンを維
持することができる。
第1図から第7図は本発明の実施例の各工程を示す図で
ある。第1図においては、基板10上に密着層12と導
体層14と保護層16とをそれぞれ所定の面積よりも広
い面積の層として順に形成する。例えば、基板10には
セラミック基板を使用し、導体層14には銅を使用し、
密着層12及び保護層16には同じ金属であるクロムを
使用する。これらの密着層12、導体層14、及び保護
層16はそれぞれスパッタリングや蒸着等により形成す
ることができる。
ある。第1図においては、基板10上に密着層12と導
体層14と保護層16とをそれぞれ所定の面積よりも広
い面積の層として順に形成する。例えば、基板10には
セラミック基板を使用し、導体層14には銅を使用し、
密着層12及び保護層16には同じ金属であるクロムを
使用する。これらの密着層12、導体層14、及び保護
層16はそれぞれスパッタリングや蒸着等により形成す
ることができる。
第2図においては、保護層16にエツチングレートが遅
くなる表面処理を施す。エツチングレートが遅くなる表
面処理の1例は保護層16の表面の酸化処理である。酸
化処理は02プラズマや、アッシングや、熱処理等によ
り実施する。また、エツチングレートが遅くなる表面処
理の他の例は保護層16の表面の窒化処理であり、これ
は例えばアルボンに窒素を少量混ぜたスパッタリングに
より実施する。
くなる表面処理を施す。エツチングレートが遅くなる表
面処理の1例は保護層16の表面の酸化処理である。酸
化処理は02プラズマや、アッシングや、熱処理等によ
り実施する。また、エツチングレートが遅くなる表面処
理の他の例は保護層16の表面の窒化処理であり、これ
は例えばアルボンに窒素を少量混ぜたスパッタリングに
より実施する。
第3図においては、保護層16に所定の面積のレジスト
18を設ける。レジスト18は公知のレジスト形成技術
を使用して形成できる。
18を設ける。レジスト18は公知のレジスト形成技術
を使用して形成できる。
第4図においては、クロムからなる保護層16に適した
エツチング液20を使用して保護層16をエツチングす
る。次に第5図においては、導体層14に適したエツチ
ング液22を使用して導体層14をエツチングする。
エツチング液20を使用して保護層16をエツチングす
る。次に第5図においては、導体層14に適したエツチ
ング液22を使用して導体層14をエツチングする。
次に第6図においては、クロムからなる密着層12に適
したエツチング液20を使用して密着層12をエツチン
グする。この場合、エツチング液20は第4図の保護層
16のエツチング液20と同じものを使用するが、保護
層16はエツチングレートが遅くなる表面処理を施こさ
れているので密着層12をエツチングするのに必要な時
間内では実質的にエツチングされず、第4図のエツチン
グ工程で付与された最初のパターンを実質的に維持する
ことができる。最後に第7図において、レジスト18を
除去すれば、基板IO上に密着層12と導体層14と保
護層I6とが形成されている。これらの密着層12と導
体層14と保護層16はレジス目8に対応した所定のパ
ターンで形成されたものであり、後で他の電気部品の電
極(図示せず)に接続されることができる。
したエツチング液20を使用して密着層12をエツチン
グする。この場合、エツチング液20は第4図の保護層
16のエツチング液20と同じものを使用するが、保護
層16はエツチングレートが遅くなる表面処理を施こさ
れているので密着層12をエツチングするのに必要な時
間内では実質的にエツチングされず、第4図のエツチン
グ工程で付与された最初のパターンを実質的に維持する
ことができる。最後に第7図において、レジスト18を
除去すれば、基板IO上に密着層12と導体層14と保
護層I6とが形成されている。これらの密着層12と導
体層14と保護層16はレジス目8に対応した所定のパ
ターンで形成されたものであり、後で他の電気部品の電
極(図示せず)に接続されることができる。
[発明の効果〕
以上説明したように、本発明によれば、最初に保護層に
エツチングレートが遅くなる表面処理を施し、該保護層
に所定の面積のレジストを設け、それから次々に保護層
と、導体層と、密着層を順にエツチングするようにした
ので、保護層及び密着層のエツチング工程で同しエツチ
ング液を使用しても保護層が密着層のエツチングを行う
工程であまり影響を受けず、導体層の保護機能を維持す
ることができる。
エツチングレートが遅くなる表面処理を施し、該保護層
に所定の面積のレジストを設け、それから次々に保護層
と、導体層と、密着層を順にエツチングするようにした
ので、保護層及び密着層のエツチング工程で同しエツチ
ング液を使用しても保護層が密着層のエツチングを行う
工程であまり影響を受けず、導体層の保護機能を維持す
ることができる。
第1図は本発明の実施例の密着層と導体層と保護層の形
成工程を示す図、第2図は保護層の表面処理工程を示す
図、第3図はレジスト形成工程を示す図、第4図は保護
層のエツチング工程を示す図、第5図は導体層のエツチ
ング工程を示す図、第6図は密着層のエツチング工程を
示す図、第7図はレジスト除去工程を示す図である。 10・・・基板、 12・・・密着層、 14・・・導体層、 16・・・保護層、 18・・・レジスト。
成工程を示す図、第2図は保護層の表面処理工程を示す
図、第3図はレジスト形成工程を示す図、第4図は保護
層のエツチング工程を示す図、第5図は導体層のエツチ
ング工程を示す図、第6図は密着層のエツチング工程を
示す図、第7図はレジスト除去工程を示す図である。 10・・・基板、 12・・・密着層、 14・・・導体層、 16・・・保護層、 18・・・レジスト。
Claims (1)
- 【特許請求の範囲】 1、基板(10)上に密着層(12)と導体層(14)
と保護層(16)とを形成する導体の形成方法であって
、それぞれ所定の面積よりも広い面積の密着層と、導体
層と、保護層とを基板の上に順に形成し、該保護層にエ
ッチングレートが遅くなる表面処理を施し、該保護層に
所定の面積のレジスト(18)を設け、保護層と、導体
層と、密着層を順にエッチングすることを特徴とする導
体の形成方法。 2、保護層と密着層が同じ金属材料で形成され、同じエ
ッチング液でエッチングすることを特徴とする請求項1
に記載の導体の形成方法。 3、該表面処理が酸化処理からなることを特徴とする請
求項1に記載の導体の形成方法。 4、該表面処理が窒化処理からなることを特徴とする請
求項1に記載の導体の形成方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30863990A JPH04181735A (ja) | 1990-11-16 | 1990-11-16 | 導体の形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30863990A JPH04181735A (ja) | 1990-11-16 | 1990-11-16 | 導体の形成方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04181735A true JPH04181735A (ja) | 1992-06-29 |
Family
ID=17983478
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP30863990A Pending JPH04181735A (ja) | 1990-11-16 | 1990-11-16 | 導体の形成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04181735A (ja) |
-
1990
- 1990-11-16 JP JP30863990A patent/JPH04181735A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH10190192A (ja) | 印刷回路板製造プロセス | |
JPS61171132A (ja) | 貫通孔の形成方法 | |
JPH04181735A (ja) | 導体の形成方法 | |
US7022251B2 (en) | Methods for forming a conductor on a dielectric | |
JPS57145340A (en) | Manufacture of semiconductor device | |
JPH023926A (ja) | 配線の形成方法 | |
JPS6459936A (en) | Manufacture of integrated circuit | |
KR930024103A (ko) | 반도체 장치의 제조방법 | |
JPS63278252A (ja) | 半導体装置の製造方法 | |
JPH04343228A (ja) | 半導体装置の製造方法 | |
JPS5660033A (en) | Manufacture of semiconductor device | |
JPS6261334A (ja) | パタ−ンの形成方法 | |
JPS6056237B2 (ja) | メツキ膜のベ−ス層構造 | |
KR100255164B1 (ko) | 반도체 소자의 폴리실리콘/옥사이드 식각방법 | |
JPS6143484A (ja) | 半導体装置の電極形成方法 | |
JPS5856760B2 (ja) | 導電性メッキ膜の作製方法 | |
JPS5690535A (en) | Production of integrated multilayer wiring strcuture | |
JPH01152646A (ja) | 半導体装置の製造方法 | |
JPS63272050A (ja) | 半導体装置の製造方法 | |
JPS59208510A (ja) | 薄膜構造 | |
JPH0232590A (ja) | 銅・有機絶縁膜配線板の製造方法 | |
JPS57176745A (en) | Manufacture of multilayer wiring | |
JPH03239331A (ja) | 半導体装置の製造方法 | |
JPH04184984A (ja) | イットリウム系酸化物超伝導薄膜の加工方法 | |
JPS61272981A (ja) | ジヨセフソン装置の製造方法 |