JPH0232590A - 銅・有機絶縁膜配線板の製造方法 - Google Patents

銅・有機絶縁膜配線板の製造方法

Info

Publication number
JPH0232590A
JPH0232590A JP18305288A JP18305288A JPH0232590A JP H0232590 A JPH0232590 A JP H0232590A JP 18305288 A JP18305288 A JP 18305288A JP 18305288 A JP18305288 A JP 18305288A JP H0232590 A JPH0232590 A JP H0232590A
Authority
JP
Japan
Prior art keywords
film
organic insulating
copper
insulating film
copper film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP18305288A
Other languages
English (en)
Other versions
JPH0767003B2 (ja
Inventor
Sadahiko Sanki
参木 貞彦
Yasuhiko Miyake
三宅 保彦
Tomio Iizuka
飯塚 富雄
Mamoru Onda
護 御田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP18305288A priority Critical patent/JPH0767003B2/ja
Publication of JPH0232590A publication Critical patent/JPH0232590A/ja
Publication of JPH0767003B2 publication Critical patent/JPH0767003B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/381Improvement of the adhesion between the insulating substrate and the metal by special treatment of the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は、銅・有機絶縁膜配線板の製造方法に関する。
〈従来の技術〉 LSIの高速化、高集積化に伴い、これを搭載する配線
板もそれへの対応が要求されており、LSIの高密度実
装基板として電気抵抗の小さい銅と話電率が低く、かつ
厚い膜の形成が可能なポリイミドを用いた配線板が高速
イ3号処理が可能なことから注目されている。
ところで、この種の配線板の製造法としてはアルミナ、
ムライト、AfiNなとのセラミック基板上にスピンコ
ード法などによりポリイミドフエスを所望の厚さに塗布
し、これをベーキング処理し、固化させた後、真空蒸着
法により、銅膜を所望の厚さに形成し、これをフォトエ
ツチング法により回路を形成するのが一般的である。 
また、必要に応じて、このような方法によりポリイミド
膜と銅膜の形成を交互に繰返し、多層の配線板を製造す
ることができる。
〈発明が解決しようとする課題〉 上記銅ポリイミド配線板の製造において、フォトエツチ
ング法により配線回路を形成する場合、銅膜とポリイミ
ド膜との密着性が悪く、時として銅膜が剥離する場合が
ある。  また、剥離しないまでも形成する配線回路幅
が微細な場合には、接着強度の局部的なバラツキにより
リード幅が局部的に変化したり、欠けたりすることがあ
る。
なお、リード幅の局部的変化、欠けの発生は、詳細な材
料調査の結果、単に接着強度のバラツキのみならず、蒸
着した銅膜の耐食性と深い関係があることがわかった。
 すなわち、銅膜の耐食性が悪い場合には、エツチング
の際に銅膜の一部の結晶粒が欠落しやすい。 このため
、リード幅が極度に微細になった場合には、結晶粒の欠
落がリードの断線にもつながりかねない危険がある。
本発明は、前記従来技術の欠点を解消し、有機絶縁膜、
例えばポリイミド膜への接着強度が高く耐食性が良好で
パターニング性(配線回路形成性)が優れた銅膜を有す
る銅・有機絶縁膜配線板を提供することを目的としてい
る。
く課題を解決するための手段〉 上記目的を達成するために、本発明によれば、セラミッ
ク基板上に有機絶縁膜を形成し、次に該有機絶縁膜上に
真空蒸着法により純度99.999%以上の銅膜を形成
したのち、フォトエツチング法によりパターニングを行
うことを特徴とする銅・有機絶縁膜配線板の製造方法が
提供される。
また、本発明によれば、セラミック基板上に有機絶縁膜
を形成し、次に該有機絶縁膜の表面を不活性ガスまたは
弱酸化性ガス=囲気下でイオンボンバード処理したのち
、この有機絶縁膜上に真空蒸着法により純度99.99
9%以上の銅膜を形成し、続いてフォトエツチング法に
よりパターニングを行うことを特徴とする銅・有機絶縁
膜配線板の製造方法が提供される。
前記有機絶縁膜はポリイミド膜が好ましい。
以下に本発明を、さらに詳細に説明する。
本発明に用いられるセラミック基板としては、アルミナ
板、ムライト板、AJ2N板、SiC板などを挙げるこ
とができる。
本発明に用いられる有機絶縁膜としては、ポリイミド膜
のほか、誘電率が小さく耐熱性に優れたマレイミド、テ
フロンなど各種高分子膜が挙げられるが、特にポリイミ
ド膜は、他の有機絶縁膜に比較して金属との密着性が良
好で、かつ経済的に安価であるため好ましい。
また、本発明で形成される銅膜の純度は、99.999
%以上が好ましい。 この純度が99.999%未満で
は、含有している微量不純物の偏析、あるいはそれに起
因する結晶粒度のバラツキにより、後工程であるエツチ
ング時に結晶の一部が欠落しやすくなる。 特に、純度
が99.9996%以上では、結晶の欠落が著しく減少
するので望ましい。
まず、前記セラミック基板上に、常法によって前記有機
絶縁膜の原料の例えばフェスを塗布し、ベーキングして
固化、成膜させる。
次に、前記有機絶縁膜の表面に真空蒸着法により前記銅
膜を形成させる。 この銅膜を形成する前に、予め前記
有機絶縁膜の表面を不活性ガスまたは弱酸化性ガス、例
えばAr、N、、(Ar+N2 )、02   (N2
  +02  )、(Ar+02)などの雰囲気下でイ
オンボンバード処理しておくと、有機絶縁膜と銅膜との
密着性が向上するので好ましい。 イオンボンバード処
理としては、高周波励起形、直流電界形などを用いるこ
とができる。
前記銅膜の厚さは、必要に応じて適宜選択できるが、−
船釣には0.3〜10μm程度である。  0.3μm
未満では、電気抵抗が大きすぎ、また、10μmを超え
ると成膜に時間がかかり高コストとなる。
前記銅膜形成に続いて、常法によりフォトエツチング(
去によりパターニングを行い、銅ポリアミド系配線板が
得られる。
なお、上記有機絶縁膜と銅膜の形成は必要に応じて適宜
繰返えすことにより、多層の配線板を製造することがで
きる。
また、有機絶縁膜に銅を直接蒸着する場合について、説
明したが、予め有機絶縁膜に異種金属、例えば、Ti、
Cr%Ni、Znなどの薄層を蒸着し、その上に銅を蒸
着してもよい。
〈実施例〉 以下に本発明を実施例に基づき具体的に説明する。
(実施例1) 厚さinmのアルミナ板上にポリイミドワニスを5μm
厚さ塗布し、これを350℃でベーキングし、固化させ
る操作を4回繰返すことにより約20μm厚さのポリイ
ミド膜を得たのち、その表面に特別に何らの処理をする
ことなしに純度99.!197%の銅を電子ビーム加熱
式で真空度4xlO−’torr、基板温度200℃、
成膜速度30人/secの条件で5μm厚さ真空蒸着し
た試料と、蒸着前に予め後述の条件でポリイミド膜表面
をイオンボンバード処理し、しかるのち、銅を真空蒸着
した試料を作成した。
このようにして作成した試料の蒸着膜の密着力を測定し
たところ、蒸着前にポリイミド表面をイオンボンバード
処理した試料の密度強度は、引剥し強さで1 、 31
 gf/crnであり、無処理のそれ(1,11gf/
cm )の約1.2倍であった。
なお、イオンボンバード処理は、高周波励起イ去により
1.4x10−’torrのArガス圧力下で高周波電
力を200Wとして約5分間行った。
(実施例2) 厚さ1mmのムライト板にポリイミドワニスを5μm厚
さ塗布し、これを350℃でベーキングし、固化させる
操作を4回繰返すことにより約20μm厚さのポリイミ
ド膜を得たのち、実施例1と同様の条件でイオンボンバ
ード処理し、その表面に純度99.997%の銅および
99.!1997%の銅を実施例1と同様の条件で約5
μm厚さ真空蒸着した。
得られた蒸着膜をフォトエツチング法により塩化銅溶液
を用いて線幅40μm、線間ピッチ40μmのパターニ
ングを行ったところ、99.997%純度の銅膜は、第
1図に示すリード1のサイド面1aでの結晶粒の欠落が
第2a図に黒点で示す如く多いのに対して 99.9!
197%純度のものは第2b図に示す如く上記結晶粒の
欠落はごく僅かであった。 なお、第1図の2は有機絶
縁膜(ポリイミド膜)、3はセラミック基板、第2a図
および第2b図の4は結晶粒を示している。
〈発明の効果〉 本発明は、以上説明したように構成されているので、真
空蒸着法により高純度銅膜を形成することにより、銅膜
と有機絶縁膜の密着性に優れ、製品の信頼性が向上する
とともに、残留応力が小さいからエツチングが均一に進
行する。
また、エツチング時の結晶粒の欠落が少なく、パターニ
ング性のよい銅膜が得られる。
その上、従来法にくらべ微細配線が可能となるという効
果を奏する。
銅膜形成の前に有機絶縁膜の表面をイオンボンバード処
理すれば、銅膜の密着性が格段に向上するという効果を
奏する。
4、
【図面の簡単な説明】
第1図はパターニング時のリードのサイド面の説明図で
ある。 第2a図および第2b図はそれぞれ純度99.997%
および99.9997%の銅膜におけるリードのサイド
面の部分拡大図である。 符号の説明

Claims (3)

    【特許請求の範囲】
  1. (1)セラミック基板上に有機絶縁膜を形成し、次に該
    有機絶縁膜上に真空蒸着法により純度99.999%以
    上の銅膜を形成したのち、フォトエッチング法によりパ
    ターニングを行うことを特徴とする銅・有機絶縁膜配線
    板の製造方法。
  2. (2)セラミック基板上に有機絶縁膜を形成し、次に該
    有機絶縁膜の表面を不活性ガスまたは弱酸化性ガス雰囲
    気下でイオンボンバード処理したのち、この有機絶縁膜
    上に真空蒸着法により純度99.999%以上の銅膜を
    形成し、続いてフォトエッチング法によりパターニング
    を行うことを特徴とする銅・有機絶縁膜配線板の製造方
    法。
  3. (3)前記有機絶縁膜がポリイミド膜である請求項1ま
    たは2記載の銅・有機絶縁膜配線板の製造方法。
JP18305288A 1988-07-22 1988-07-22 銅・有機絶縁膜配線板の製造方法 Expired - Lifetime JPH0767003B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18305288A JPH0767003B2 (ja) 1988-07-22 1988-07-22 銅・有機絶縁膜配線板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18305288A JPH0767003B2 (ja) 1988-07-22 1988-07-22 銅・有機絶縁膜配線板の製造方法

Publications (2)

Publication Number Publication Date
JPH0232590A true JPH0232590A (ja) 1990-02-02
JPH0767003B2 JPH0767003B2 (ja) 1995-07-19

Family

ID=16128896

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18305288A Expired - Lifetime JPH0767003B2 (ja) 1988-07-22 1988-07-22 銅・有機絶縁膜配線板の製造方法

Country Status (1)

Country Link
JP (1) JPH0767003B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1434265A1 (en) * 2002-12-27 2004-06-30 Mitsubishi Materials Corporation Heat-conducting multilayer substrate and power module substrate
US7128979B2 (en) 2002-04-19 2006-10-31 Mitsubishi Materials Corporation Circuit board, method of producing same, and power module

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7128979B2 (en) 2002-04-19 2006-10-31 Mitsubishi Materials Corporation Circuit board, method of producing same, and power module
EP1434265A1 (en) * 2002-12-27 2004-06-30 Mitsubishi Materials Corporation Heat-conducting multilayer substrate and power module substrate

Also Published As

Publication number Publication date
JPH0767003B2 (ja) 1995-07-19

Similar Documents

Publication Publication Date Title
US4946546A (en) Method of metallizing a substrate of silica, quartz, glass or sapphire
EP0478010B1 (en) Process for producing a continuous web of an electrically insulated metallic substrate
TW200811891A (en) Thin film dielectrics with co-fired electrodes for capacitors and methods of making thereof
JP3766453B2 (ja) 透明導電膜およびその製造方法
US4380867A (en) Method for making electrically conductive penetrations into thin films
US6248958B1 (en) Resistivity control of CIC material
JPH0232590A (ja) 銅・有機絶縁膜配線板の製造方法
JP3447075B2 (ja) フレキシブル回路基板
JPH09201900A (ja) 積層体
JPH0232591A (ja) 銅・有機絶縁膜配線板の製造方法
JPH0661600A (ja) フレキシブル回路基板
JPH01214096A (ja) フレキシブルプリント回路基板の製造方法
JP3447122B2 (ja) 金属酸化物層を有するフレキシブル回路基板
JPH05251511A (ja) 銅・ポリイミド積層構造体の製造方法
EP0564693A1 (en) Film carrier type substrate and method of manufacturing the same
JP3242458B2 (ja) メタライズドセラミック基板の製造方法
JPH07249867A (ja) 絶縁膜の表面処理方法
JPS63303730A (ja) 金属薄膜蒸着ポリエ−テルイミドフィルム
EP0982741B1 (en) Method for fabricating a thin film resistor onto a ceramic-polymer substrate
JPS5972130A (ja) 半導体への金属電極付着法
JPS60117684A (ja) 非晶質シリコン太陽電池の製造方法
JPS5925245A (ja) 半導体装置の製造方法
JPH04264757A (ja) 半導体装置用基板の製造方法
JP3218698B2 (ja) 銅のメタライズ方法
JP2536604B2 (ja) 銅・有機絶縁膜配線板の製造方法