KR100206683B1 - 실리사이드 영역상의 보호 장벽 형성 방법 - Google Patents

실리사이드 영역상의 보호 장벽 형성 방법 Download PDF

Info

Publication number
KR100206683B1
KR100206683B1 KR1019900014249A KR900014249A KR100206683B1 KR 100206683 B1 KR100206683 B1 KR 100206683B1 KR 1019900014249 A KR1019900014249 A KR 1019900014249A KR 900014249 A KR900014249 A KR 900014249A KR 100206683 B1 KR100206683 B1 KR 100206683B1
Authority
KR
South Korea
Prior art keywords
metal
layer
protective
silicide
platinum
Prior art date
Application number
KR1019900014249A
Other languages
English (en)
Other versions
KR910007106A (ko
Inventor
스프라트 데이비드비.
에클룬드 로버트에이치.
Original Assignee
윌리엄 비. 켐플러
텍사스 인스트루먼츠 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윌리엄 비. 켐플러, 텍사스 인스트루먼츠 인코포레이티드 filed Critical 윌리엄 비. 켐플러
Publication of KR910007106A publication Critical patent/KR910007106A/ko
Application granted granted Critical
Publication of KR100206683B1 publication Critical patent/KR100206683B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28052—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a silicide layer formed by the silicidation reaction of silicon with a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System the conductive layers comprising silicides

Abstract

본 발명에 기술된 실시예에는 실리사이드 영역 상에 보호층 및 이의 형성 방법을 제공한다. 기재된 실시 예에서, 티타늄 실리사이드층(30, 32)는 자기-정합 기술을 사용하여 집적 회로내에 형성된다. 국부 상호접속층은 자기-정합 티타늄 디실리사이드 형성의 부산물을 사용하여 형성될 수 있다. 다른 실리사이드 금속층 예를 들면, 플래티늄층(34)가 전체적으로 형성된다. 그 다음에, 플래티늄층(34)는 티타늄 디실리사이드층(36, 38) 내의 실리콘 부분이 플래티늄 실리사이드층을 형성하기 위해 플래티늄과 반응하게 하는 어닐링 단계로 형성된다. 이러한 플래티늄 실리사이드층(36, 38)은 자기-정합 방식으로 실리사이드 영역의 표면 상에 형성된다. 플래티늄 실리사이드층(36, 38)은 후속 에칭 단계 또는 다른 유해한 공정 작업으로부터 하부 티타늄 디실리사이드층(30, 32)를 보호하는 역할을 한다.

Description

실리사이드 영역 상의 보호 장벽 형성 방법
제1도 내지 제10도는 플래티늄 실리사이드 보호층이 티타늄 디실리사이드 영역의 표면 상에 형성되는 본 발명의양호한 실시예의 처리 공정 단계를 개략적으로 도시한 측면도.
* 도면의 주요부분에 대한 부호의 설명
10 : 기판 12, 20, 40 : 이산화 실리콘층
14 : 다결정성 실리콘 게이트 16 : 이산화 실리콘 영역
18, 24 : 도핑 영역 22 : 이산화 실리콘 측벽층
26 : 소오스/드레인 영역 28 : 티타늄층
30, 32 : 티타늄 디실리사이드 영역 34 : 플래티늄층
36, 38 : 플래티늄 실리사이드 영역 42 : 포토레지스트층
44 : 비아 46 : 전도층
본 발명은 집적 회로 제조 기술에 관한 것으로, 특히 집적 회로내에 실리사이드 영역을 형성하는 기술에 관한 것이다.
집적 회로 디바이스 내에 좀 더 작은 부품을 제공하기 위해서, 도핑 영역(즉, 소오스, 드레인 등)을 더욱 얇게 하는 것이 필요하였는데, 이는 인접한 접합부들 사이의 항복(break-down)전압 레벨을 올리기 위한 것이다. 또한, 접합부가 얇으면 얇을수록 집적 회로 기판 내의 도펀트 확산이 적어지기 때문에, 도핑 영역들 사이의 단락(short) 가능성이 최소화된다.
그러나, 도핑 영역의 전도성은 전류 흐름에 대해 수직인 도핑 영역의 면적에 비례한다. 접합부가 얇아질수록 도핑 영역의 저항률이 증가한다. 이것은 회로의 동작 속도를 느리게 하고, 전력 소모를 크게 하는 원인이 된다.
확산층을 얕게 하여 저항을 낮추기 위해서, 확산층 표면 상에 고전도 영역을 형성하는 방법이 이용되어 왔다. 예를 들어, 본 발명의 양수인에게 양도되고, 1983년 5월 17일자로 허용된 타쉬(Tasch) 등의 미합중국 특허 제4,384,301호에 기재된 티타늄 디실리사이드(titanium disilicide regions)영역은 자기-정합(self-aligned)방식으로 실리콘 영역 상에 형성된다. 그러므로, 확산층 표면 상에 고전도 영역이 형성된다. 그러나, 확산층들을 상호 접속시키기 위해서, 이러한 확산층 상에 형성된 절연층이 이 절연층의 표면 상부로부터 확산층자체까지 비아(via)를 제공하기 위해 에칭되어야 한다. 티타늄 실리사이드층과 확산층은 둘 다 비교적 얇다. 층간(interlevel) 절연층내의 비아를 에칭하는 동안에는 확산층내의 티타늄 실리사이드의 표면이 에칭된다. 소정의 경우에, 이것은 확산 영역에 걸쳐 에칭될 수 있으므로 집적 회로 내에 결함이 발생할 수 있다. 이러한 예와 그밖의 다른 상황은 집적 회로 내의 실리사이드 영역의 표면 상에 보호층을 형성할 필요가 있음을 나타낸다.
본 발명의 실시예는 실리사이드 영역의 표면 상에 보호층 및 이 보호층의 형성 방법을 제공한다. 상술된 실시예에 있어서, 티타늄 실리사이드층은 자기-정합 기술을 사용하여 집적 회로 내에 형성된다. 국부 상호 접속층은 자기-정합 티타늄 디실리사이드 형성의 부산물을 사용하여 형성될 수 있다. 그 다음에, 플래티늄과 같은 다른 실리사이드 금속 (siliciding metal)층이 전체적으로 형성된다. 그 다음, 플래티늄층은 티타늄 디실리사이드 층내의 실리콘 부분이 플래티늄 실리사이드를 형성하기 위해 플래티늄과 반응하게 하는 어닐링 단계에서 형성된다. 이러한 플래티늄 실리사이드층은 자기-정합 방식으로 실리사이드 영역의 표면 상에 형성된다. 플래티늄 실리사이드층은 후속 에칭 단계 또는 그밖의 다른 유해한 공정 작업으로 부터 하부 티타늄 디실리사이층을 보호하기 위해 작용한다.
제1도 내지 제10도는 본 발명의 양호한 실시예를 개략적으로 도시한 측면도이다. 제1도 내지 제10도에 있어서, 보호층이 전계 효과 트랜지스터의 소오스/드레인의 표면 상에 형성된다. 본 명세서에서 볼 때 본 분야에 숙련된 기술자들에게 명백한 바와 같이, 전계 효과 트랜지스터내의 소오스/드레인의 표면 또는 전계 효과 트랜지스터에 한정되지 않는다. 본 발명은 집적 회로 제조 분야에 광범위하게 응용될 수 있다.
제1도에는 양호한 실시예의 일차 단계가 도시되어 있다. 기판(10)은 결정성 실리콘 기판이다. 또한, 기판(10)은 상술한 실시예내에서 P형 기판을 칭하지만, 기판의 도핑 형태는 본 발명의 공정에 주요 부분으로 작용하지는 않는다. 예를 들면, 기판(10)은 N형일 수도 있다. 본 발명의 양수인에게 양도되고, 1985년 9월 17일자로 허용된 헤브만(Havemann)등의 미합중국 특허 제4,541,167호에 기재된 것과 같은 공정을 사용하는 실리콘의 국부 산화에 의해 후막 필드 이산화실리콘 영역(16)이 형성된다. 그 다음에, 약 850℃의 온도에서 약7분 동안 증기 분위기 내에서 기판(10)에 대하여 열산화 처리를 하여 제1도에 도시된 바와 같이 이산화 실리콘층(12)를 형성한다. 그 다음, 화학 증착법을 사용하여 다결정성 실리콘층(14)가 약 4,500Å 두께로 피착된다. 그 다음, 이 다결정성 실리콘층(14)가 통상적인 사진 식각 기술을 사용하여 패턴된다. 그 다음, 제1도의 구조물은 약2×1013이온/㎠의 밀도 및 약 80KeV의 에너지를 갖는 인 이온의 이온 주입법으로 형성된다. 이러한 이온 주입법과 함께 이닐링되어 제1도에 도시된 바와 같이 저농도 도핑된 영역(18)을 형성한다. 저농도 도핑된 영역(기판(10)의 도핑 레벨에 대향하는 N형 영역으로서 선택된다. 도핑 형태 또는 이 도핑 영역의 레벨은 본 발명 자체의 실행에 커다란 영향을 주는 것은 아니지만 상술된 본 발명의 실시예에 설명되어 있다.
제1도의 구조물 표면 상에 제2도에 도시된 바와 같은 이산화 실리콘층(20)이 형성된다. 이 이산화 실리콘층(20)은 저압 화학 증착법을 사용하여 적절하게 피착된다. 그 다음에, 이산화 실리콘층(20)은 산소, C2F6, CHF3및 헬륨의 혼합물을 사용하여 에칭된다. 에칭은 도핑 영역(18) 상부의 이산화 실리콘층(12) 부분이 제3도에 도시된 바와 같이 드러날 때까지 처리된다. 또한, 비등방성 에칭 특성때문에 이산화 실리콘 측벽층(22)이 형성된다. 제3도에는 최종 구조물이 도시되어 있다. 제3도의 구조물은 비소 이온 및 인 이온의 이중 이온 주입법으로 형성된다. 비소 이온은 약 3X1015이온/㎠ 밀도 및 약 150KeV의 에너지로 주입된다. 인 약 4×1014이온/㎠의 밀도 및 약 85KeV의 에너지로 주입된다. 이러한 이온 주입법은 제3도에 도시된 바와 같이 도핑 영역(24)를 형성한다.
그 다음에, 제3도의 구조물 표면에 제4도에 도시된 바와 같이 티타늄층이 스퍼터(sputter) 증착법에 의해 피착된다. 저농도 도핑된 영역(18) 및 도핑 영역(24)는 편의상 소오스/드레인 영역(26)을 제공하도록 결합된다. 그 다음, 제4도의 구조물은 질소 분위기에서 약 625 내지 675℃의 온도의 어닐링 처리로 형성된다. 티타늄층(28)의 일부는 실리콘 기판(10) 및 다결정성 실리콘 게이트(14)에 반응하여 제5도에 도시된 바와 같이 티타늄 디실리사이드 영역(30 및 32)를 형성한다. 이 티타늄층(28)의 반응하지 않은 부분은 질소 분위기에서 반응하여 질화 티타늄을 형성한다. 이러한 공정은 본 발명의 양수인에게 양도되고, 1985년 10월 8일자로 허용된 로우(Lau)의 미합중국 특허 제4,545,116호에 상세하게 기재되어 있다. 제5도에 도시된 바와 같이 나머지 티타늄 디실리사이드층(30 및 32)를 습식 에칭함으로써 질화 티타늄층이 제거된다. 그 다음에, 제6도에 도시된 바와 같이 플래티늄층(34)이 제5도의 구조물 표면 상에 피착된다. 그 다음, 제6도의 구조물은 약 450 내지 525℃의 낮은 온도에서 어닐링 단계로 형성하는 것이 바람직하지만, 600℃ 까지 사용될 수 있다. 예를 들면, 소오스/드레인 (26)내에서 도펀트의 확산을 최소화하기 위해서 저온 어닐링이 선택된다. 다른 온도 및 광범위한 어닐 시간이 사용될 수 있지만, 온도가 낮을수록 양호하다. 이러한 어닐링 단계는 플래티늄층(34)을 이 플래티늄층(34) 하부에 형성되어 있는 티타늄 디실리사이드층 중의 실리콘과 반응시키기 위한 것이다. 그 다음에, 플래티늄층(34)의 반응하지 않은 부분은 왕수(aqua regia)내에서 습식 에칭에 의해 제거되어, 플래티늄 실리사이드 영역(36 및 38)을 갖는 제7도의 구조물을 남긴다. 플래티늄 실리사이드 영역(36 및 38)의 두께는 약 150Å 이고 티타늄 디실리사이드 영역(30 및 32)의 노출 부분을 따라 형성된다. 티타늄 디실리사이드보다 플래티늄 실리사이드가 더 견고하다. 따라서, 플래티늄 실리사이드 영역(36 및 38)은 티타늄 디실리사이드 영역(30 및 32)상에서 보호층을 제공한다.
그 다음에, 저압 화학 증착법을 사용하여 층간(inter-level) 산화물층(40)이 제7도의 구조물 표면 상에 약 10,000Å의 두께로 피착된다. 제9도에 도시된 바와 같이 포토레지스트층이 제8도의 구조물 상에 형성되어 패턴된다. 포토레지스트(42)는 플래티늄 실리사이드층(36)의 표면에 개구(opening)를 제공하는 비아(44)의 형성을 위해 에칭 마스크를 제공한다. 이산화 실리콘층(40)은 산소, C2F6, CHF3및 헬륨의 혼합물을 사용하여 에칭된다. 이러한 에칭 공정이 플래티늄 실리사이드에 많이 선택되고, 티타늄 디실리사이드에 적게 선택되기 때문에, 플래티늄 실리사이드층(36)은 티타늄 디실리사이드층(30)뿐만 아니라 소오스/드레인 영역(26)의 순수성을 보호하기 위한 보호층을 제공한다. 플래티늄 실리사이드층(36)의 부재시에 비아(44)의 형성은 티타늄 디실리사이드층(30) 및 소오스/드레인 영역(26)을 통해 기판(10)까지 완전히 에칭될 수 있다. 그 다음 포토레지스트층(42)은 통상적인 애싱(ashing) 및 습식 제거 기술을 사용하여 제거되고, 전도층(46) 예를 들어, 텅스텐층이 층간 산화물층(40)의 표면 상에 또한 비아(44) 내에 피착되어 플래티늄 실리사이드 표면층(36)의 표면에 접촉부를 제공한다. 비아(44)의 형성중에, 티타늄 디실리사이드층(30) 및 소오스/드레인 영역(26)이 기판(10)에 관통 에칭되면, 전도층(46)은 기판(10)에 직접 접촉되어 제10도의 일부분을 포함하는 회로는 동작 불능상태가 된다.
지금까지 본 발명의 특정 실시예에 대해 기술하였지만, 본 발명의 범위를 제한하고자 하는 것은 아니다. 예를 들면, 양호한 실시예가 티타늄 디실리사이드층(30)의 표면 상에 보호 플래티늄 실리사이드층(36)의 사용을 도시하지만, 플래티늄층(36)은 도핑 영역에 비아를 형성하는 것이 아닌 다른 상황에서도 보호 기능을 제공할 수 있다. 예를 들면, 집적 회로의 표면 상의 층간 산화물층(40)을 평탄화하는 중에 플래티늄 실리사이드층(38)은 티타늄 디실리사이드층(32)를 보호할 수 있다. 본 발명의 다양한 실시예는 본 분야에 숙련된 기술자들이라면 본 명세서의 교시를 통해 쉽게 이해할 수 있다. 본 발명의 범위는 명세서에 첨부된 특허 청구의 범위에 의해서만 제한된다.

Claims (18)

  1. 집적 회로 내에 보호층을 형성하는 방법에 있어서: 실리콘 기판을 제공하는 단계; 상기 기판 상에 보호 영역을 형성하여 패터닝하는 단계; 상기 기판 상에 도핑 영역을 형성하는 단계; 제1 금속으로 이루어진 층을 전체적으로 피착시키는 단계; 상기 보호 영역에 의해 덮혀 있지 않은 곳에서의 상기 도핑 영역과 상기 제1 금속을 반응시켜서 제1금속 실리사이드를 형성하는 단계; 상기 제1금속의 반응하지 않은 부분을 선택적으로 제거하는 단계; 상기 제1금속과는 다른 재료인 제2 금속으로 이루어진 층을 전체적으로 피착시키는 단계; 상기 제1금속 실리사이드와 상기 제2 금속을 반응시켜서 상기 제1 금속 실리사이드 상에 제1에칭 선택비(etching selectivity)를 가진 보호 금속 실리사이드층을 형성하는 단계; 상기 제2금속층의 반응하지 않은 부분을 선택적으로 제거하는 단계; 상기 보호 금속 실리사이드총을 포함하는, 상기 집적 회로의 부분들 상에 선택된 재료-상기 선택된 재료는 상기 보호 금속 실리사이드와는 다른 에칭 선택비를 가짐-로 이루어진 층을 형성하는 단계; 및 상기 선택된 재료를 선택적으로 에칭 제거하되 적어도 상기 보호 금속 실리사이드층의 부분을 제거하지 않고서 에칭 제거하여 노출시키는 단계를 포함하는 것을 특징으로 하는 보호층 형성 방법.
  2. 제1항에 있어서, 상기 실리콘 기판은 단결정 실리콘 기판인 것을 특징으로 하는 보호층 형성 방법.
  3. 제1항에 있어서, 상기 보호 영역은 이산화 실리콘을 포함하는 것을 특징으로 하는 보호층 형성 방법.
  4. 제1항에 있어서, 상기 제1금속은 티타늄인 것을 특징으로 하는 보호층 형성방법.
  5. 제1항에 있어서, 상기 제2금속은 플래티늄인 것을 특징으로 하는 보호층 형성방법.
  6. 제1항에 있어서, 상기 제1금속은 티타늄이고 상기 제2금속은 플래티늄인 것을 특징으로 하는 보호층 형성 방법.
  7. 제1항에 있어서, 상기 제2금속의 상기 반응은 600℃ 미만의 온도로 가열함으로써 수행되는 것을 특징으로 하는 보호층 형성 방법.
  8. 집적 회로 내에 보호층을 형성하는 방법에 있어서; 실리콘 기판을 제공하는 단계; 상기 기판 상에 보호 영역을 형성하여 패터닝하는 단계; 상기 기판 상에 도핑 영역을 형성하는 단계; 제1금속으로 이루어진 층을 전체적으로 피착시키는 단계; 상기 보호 영역에 의해 덮혀 있지 않은 곳에서의 상기 도핑 영역과 상기 제1금속을 반응시켜서 제1 금속 실리사이드를 형성하는 단계- 상기 제1금속 중 상기 기판과 반응하지 않은 부분은 도전층을 제공함 ; 상기 도전층을 패터닝하여 선택된 전기적 상호 접속을 제공하는 단계; 상기 제1금속과는 다른 재료인 제2금속으로 층을 전체적으로 피착시키는 단계; 상기 제1금속 실리사이드와 상기 제2금속을 반응시켜서 상기 제1실리사이드층 상에 제1에칭 선택비(etching selectivity)를 가진 보호 금속 실리사이드층을 형성하는 단계; 상기 제2금속층의 반응하지 않은 부분을 선택으로 제거하는 단계; 상기 보호 금속 실리사이드층을 포함하는, 상기 집적 회로의 부분들 상에 선택된 재료-상기 선택된 재료는 상기 보호 금속 실리사이드와는 다른 에칭 선택비를 가짐-로 이로어진 층을 형성하는 단계; 및 상기 선택된 재료를 선택적으로 에칭 제거하되 적어도 상기 보호 금속 실리사이드층의 부분을 제거하지 않고서 에칭 제거하여 노출시키는 단계를 포함하는 것을 특징으로 하는 보호층 형성 방법.
  9. 제8항에 있어서, 상기 실리콘 기판은 단결정 실리콘 기판인 것을 특징으로 하는 보호층 형성 방법.
  10. 제8항에 있어서, 상기 보호 영역은 이산화 실리콘을 포함하는 것을 특징으로 하는 보호층 형성 방법.
  11. 제8항에 있어서, 상기 제1금속은 티타늄인 것을 특징으로 하는 보호층 형성 방법.
  12. 제8항에 있어서, 상기 제2금속은 플래티늄인 것을 특징으로 하는 보호층 형성 방법.
  13. 제8항에 있어서, 상기 제1금속은 티타늄이고 상기 제2금속은 플래티늄인 것을 특징으로 하는 보호층 형성 방법.
  14. 제8항에 있어서, 상기 제2금속의 상기 반응은 600℃ 미만의 온도로 가열함으로써 수행되는 것을 특징으로 하는 보호층 형성 방법.
  15. 제8항에 있어서, 상기 도전층은 상기 제1금속의 반응 중에 제공되는 분위기 가스와 상기 제1금속의 반응 부산물을 포함하는 것을 특징으로 하는 보호층 형성 방법.
  16. 제15항에 있어서, 상기 분위기 가스는 질소인 것을 특징으로 하는 보호층 형성 방법.
  17. 제15항에 있어서, 상기 분위기 가스는 질소이고 상기 제1금속은 티타늄인 것을 특징으로 하는 보호층 형성 방법.
  18. 제1항에 있어서, 상기 선택된 재료는 절연층이고 상기 절연층 상에 선택된 패턴으로 상기 보호 금속 실리사이드층과 접속되도록 도전층을 피착하는 단계를 더 포함하는 것을 특징으로 하는 특징으로 하는 보호층 형성 방법.
KR1019900014249A 1989-09-11 1990-09-10 실리사이드 영역상의 보호 장벽 형성 방법 KR100206683B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US40570389A 1989-09-11 1989-09-11
US405703 1989-09-11

Publications (2)

Publication Number Publication Date
KR910007106A KR910007106A (ko) 1991-04-30
KR100206683B1 true KR100206683B1 (ko) 1999-07-01

Family

ID=23604855

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900014249A KR100206683B1 (ko) 1989-09-11 1990-09-10 실리사이드 영역상의 보호 장벽 형성 방법

Country Status (4)

Country Link
EP (1) EP0417522B1 (ko)
JP (1) JP3161718B2 (ko)
KR (1) KR100206683B1 (ko)
DE (1) DE69033424T2 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10208728B4 (de) 2002-02-28 2009-05-07 Advanced Micro Devices, Inc., Sunnyvale Ein Verfahren zur Herstellung eines Halbleiterelements mit unterschiedlichen Metallsilizidbereichen
DE10208904B4 (de) 2002-02-28 2007-03-01 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung unterschiedlicher Silicidbereiche auf verschiedenen Silicium enthaltenden Gebieten in einem Halbleiterelement
DE10209059B4 (de) * 2002-03-01 2007-04-05 Advanced Micro Devices, Inc., Sunnyvale Ein Halbleiterelement mit unterschiedlichen Metall-Halbleiterbereichen, die auf einem Halbleitergebiet gebildet sind, und Verfahren zur Herstellung des Halbleiterelements
DE10234931A1 (de) 2002-07-31 2004-02-26 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung eines Metallsilizidgates in einer standardmässigen MOS-Prozesssequenz
US6815235B1 (en) 2002-11-25 2004-11-09 Advanced Micro Devices, Inc. Methods of controlling formation of metal silicide regions, and system for performing same
JP4247257B2 (ja) * 2006-08-29 2009-04-02 株式会社東芝 半導体装置の製造方法
CN105990116A (zh) 2015-02-03 2016-10-05 联华电子股份有限公司 一种制作半导体元件的方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4141022A (en) * 1977-09-12 1979-02-20 Signetics Corporation Refractory metal contacts for IGFETS
JPS5863165A (ja) * 1981-10-09 1983-04-14 Toshiba Corp 多層電極構造を有した半導体装置
FR2624304B1 (fr) * 1987-12-04 1990-05-04 Philips Nv Procede pour etablir une structure d'interconnexion electrique sur un dispositif semiconducteur au silicium

Also Published As

Publication number Publication date
DE69033424D1 (de) 2000-02-24
KR910007106A (ko) 1991-04-30
JPH03171622A (ja) 1991-07-25
JP3161718B2 (ja) 2001-04-25
EP0417522A2 (en) 1991-03-20
EP0417522B1 (en) 2000-01-19
EP0417522A3 (en) 1992-09-02
DE69033424T2 (de) 2000-06-21

Similar Documents

Publication Publication Date Title
US5744395A (en) Low resistance, self-aligned, titanium silicide structures, using a single rapid thermal anneal procedure
US4830971A (en) Method for manufacturing a semiconductor device utilizing self-aligned contact regions
US4795722A (en) Method for planarization of a semiconductor device prior to metallization
CA2034075C (en) Self-aligning contact and interconnect structure
US5610099A (en) Process for fabricating transistors using composite nitride structure
US4551908A (en) Process of forming electrodes and interconnections on silicon semiconductor devices
US5723893A (en) Method for fabricating double silicide gate electrode structures on CMOS-field effect transistors
EP0126424B1 (en) Process for making polycide structures
EP0091775B1 (en) A method of manufacturing a semiconductor device comprising an interconnection layer
US5385634A (en) Sealed self aligned contact process
US5656861A (en) Self-aligning contact and interconnect structure
US4753709A (en) Method for etching contact vias in a semiconductor device
US4471524A (en) Method for manufacturing an insulated gate field effect transistor device
EP0054259B1 (en) Method of manufacturing a semiconductor device of the mis type
US4871684A (en) Self-aligned polysilicon emitter and contact structure for high performance bipolar transistors
US5041394A (en) Method for forming protective barrier on silicided regions
KR100206683B1 (ko) 실리사이드 영역상의 보호 장벽 형성 방법
US5843834A (en) Self-aligned POCL3 process flow for submicron microelectronics applications using amorphized polysilicon
KR100407421B1 (ko) Mis형전계효과트랜지스터를포함하는반도체장치및그제조방법
US5670417A (en) Method for fabricating self-aligned semiconductor component
KR100314715B1 (ko) 고저항막상에열질화막을가지는반도체장치및그제조방법
KR100670619B1 (ko) 반도체 장치 및 그의 제조방법
US5329161A (en) Molybdenum boride barrier layers between aluminum and silicon at contact points in semiconductor devices
KR100234378B1 (ko) 실리사이드를 이용한 스위칭 소자 및 그 제조방법
US7135407B2 (en) Method of manufacturing a semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20040402

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee