JP3161718B2 - 集積回路に保護金属シリサイド層を形成する方法 - Google Patents
集積回路に保護金属シリサイド層を形成する方法Info
- Publication number
- JP3161718B2 JP3161718B2 JP24105890A JP24105890A JP3161718B2 JP 3161718 B2 JP3161718 B2 JP 3161718B2 JP 24105890 A JP24105890 A JP 24105890A JP 24105890 A JP24105890 A JP 24105890A JP 3161718 B2 JP3161718 B2 JP 3161718B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- metal
- protective
- metal silicide
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 229910052751 metal Inorganic materials 0.000 title claims description 54
- 239000002184 metal Substances 0.000 title claims description 54
- 238000000034 method Methods 0.000 title claims description 40
- 229910021332 silicide Inorganic materials 0.000 title claims description 20
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 title claims description 20
- 230000001681 protective effect Effects 0.000 title claims description 10
- 239000010410 layer Substances 0.000 claims description 88
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 30
- 239000000758 substrate Substances 0.000 claims description 29
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 24
- 239000011241 protective layer Substances 0.000 claims description 21
- 229910052697 platinum Inorganic materials 0.000 claims description 15
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 13
- 238000009792 diffusion process Methods 0.000 claims description 13
- 239000010936 titanium Substances 0.000 claims description 13
- 229910052719 titanium Inorganic materials 0.000 claims description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 12
- 229910052710 silicon Inorganic materials 0.000 claims description 12
- 239000010703 silicon Substances 0.000 claims description 12
- 235000012239 silicon dioxide Nutrition 0.000 claims description 12
- 239000000377 silicon dioxide Substances 0.000 claims description 12
- 238000000151 deposition Methods 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 8
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 3
- ZXEYZECDXFPJRJ-UHFFFAOYSA-N $l^{3}-silane;platinum Chemical compound [SiH3].[Pt] ZXEYZECDXFPJRJ-UHFFFAOYSA-N 0.000 description 19
- 229910021339 platinum silicide Inorganic materials 0.000 description 19
- DFJQEGUNXWZVAH-UHFFFAOYSA-N bis($l^{2}-silanylidene)titanium Chemical group [Si]=[Ti]=[Si] DFJQEGUNXWZVAH-UHFFFAOYSA-N 0.000 description 15
- 229910021352 titanium disilicide Inorganic materials 0.000 description 15
- 238000000137 annealing Methods 0.000 description 5
- 229910021341 titanium silicide Inorganic materials 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 230000005669 field effect Effects 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- -1 Arsenic ions Chemical class 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 239000006227 byproduct Substances 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000001307 helium Substances 0.000 description 2
- 229910052734 helium Inorganic materials 0.000 description 2
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- QZPSXPBJTPJTSZ-UHFFFAOYSA-N aqua regia Chemical compound Cl.O[N+]([O-])=O QZPSXPBJTPJTSZ-UHFFFAOYSA-N 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000007795 chemical reaction product Substances 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
- H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
- H01L21/28052—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a silicide layer formed by the silicidation reaction of silicon with a metal layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Chemical & Material Sciences (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 この発明は集積回路を製造する技術の分野に関する。
更に具体的に云えば、この発明は集積回路にシリサイド
領域を形成する技術に関する。
更に具体的に云えば、この発明は集積回路にシリサイド
領域を形成する技術に関する。
従来の技術及び課題 集積回路装置の部品を一層小さくする為、隣合った接
合の間の降伏電圧レベルを高める為に一層浅いドープ領
域(即ちソース、ドレイン等)を設けることが必要であ
ることが判明している。更に、接合を一層浅くすると、
集積回路基板に対するドーパントの拡散が一層少なくな
り、この為、ドープ領域の間の短絡の惧れが最小限にな
る。
合の間の降伏電圧レベルを高める為に一層浅いドープ領
域(即ちソース、ドレイン等)を設けることが必要であ
ることが判明している。更に、接合を一層浅くすると、
集積回路基板に対するドーパントの拡散が一層少なくな
り、この為、ドープ領域の間の短絡の惧れが最小限にな
る。
然し、ドープ領域の導電度は、電流の流れに対して垂
直なドープ領域の面積に比例する。接合を浅くすると、
ドープ領域の比抵抗が増加する。この為、回路動作が遅
くなり、消費電力が一層大きくなる。
直なドープ領域の面積に比例する。接合を浅くすると、
ドープ領域の比抵抗が増加する。この為、回路動作が遅
くなり、消費電力が一層大きくなる。
浅い拡散であると、抵抗値が下がることに抵抗して、
拡散部の表面に導電度の高い領域を形成することが採用
されている。例えば、1983年5月17日に付与された米国
特許第4,384,301号(出願人に譲渡されている)では、
シリコン領域の上にセルフアラインの形でチタン・ジシ
リサイド領域が形成される。この為、拡散部の表面に導
電度の高い領域が形成される。然し、拡散部に対する相
互接続部を形成する為、こう云う拡散部の上に形成され
る絶縁層は、この絶縁層の上面から拡散部自体までのバ
イアを設ける様にエッチしなければならない。チタン・
シリサイド層及び拡散部の両方は比較的薄い。レベル間
絶縁層にバイアをエッチングする間、そのエッチングが
拡散部にあるチタン・シリサイドの表面を侵食する。場
合によっては、これが拡散領域全体をエッチングし、こ
うして集積回路の破損を招くことがある。こう云う例並
びにその他の状況から、集積回路のシリサイド化領域の
表面に保護層を形成する必要があることが分かる。
拡散部の表面に導電度の高い領域を形成することが採用
されている。例えば、1983年5月17日に付与された米国
特許第4,384,301号(出願人に譲渡されている)では、
シリコン領域の上にセルフアラインの形でチタン・ジシ
リサイド領域が形成される。この為、拡散部の表面に導
電度の高い領域が形成される。然し、拡散部に対する相
互接続部を形成する為、こう云う拡散部の上に形成され
る絶縁層は、この絶縁層の上面から拡散部自体までのバ
イアを設ける様にエッチしなければならない。チタン・
シリサイド層及び拡散部の両方は比較的薄い。レベル間
絶縁層にバイアをエッチングする間、そのエッチングが
拡散部にあるチタン・シリサイドの表面を侵食する。場
合によっては、これが拡散領域全体をエッチングし、こ
うして集積回路の破損を招くことがある。こう云う例並
びにその他の状況から、集積回路のシリサイド化領域の
表面に保護層を形成する必要があることが分かる。
課題を解決する為の手段及び作用 こゝで説明するこの発明の実施例は、シリサイド化領
域の表面に保護層を設けると共に、この保護層を形成す
る方法を提供する。最初に説明する実施例では、セルフ
アライン方式を用いて、集積回路にチタン・シリサイド
層が形成される。セルフアラインでるチタン・ジシリサ
イド形成部の副産物を使って、局部的な相互接続層を形
成することができる。その後全体的に別のシリサイド化
金属、例えば白金の層を形成する。次に白金層をアニー
リング工程にかけ、チタン・ジシリサイド層内にあるシ
リコンの一部分を白金と反応させて、白金シリサイドを
形成する。この白金シリサイド層が、シリサイド化領域
の表面にセルフアライン形式で形成される。白金シリサ
イド層は、その下にあるチタン・ジシリサイド層をこの
後のエッチング工程又はその他の有害な処理作業から保
護するのに役立つ。
域の表面に保護層を設けると共に、この保護層を形成す
る方法を提供する。最初に説明する実施例では、セルフ
アライン方式を用いて、集積回路にチタン・シリサイド
層が形成される。セルフアラインでるチタン・ジシリサ
イド形成部の副産物を使って、局部的な相互接続層を形
成することができる。その後全体的に別のシリサイド化
金属、例えば白金の層を形成する。次に白金層をアニー
リング工程にかけ、チタン・ジシリサイド層内にあるシ
リコンの一部分を白金と反応させて、白金シリサイドを
形成する。この白金シリサイド層が、シリサイド化領域
の表面にセルフアライン形式で形成される。白金シリサ
イド層は、その下にあるチタン・ジシリサイド層をこの
後のエッチング工程又はその他の有害な処理作業から保
護するのに役立つ。
実施例 第1図乃至第10図は、この発明の好ましい実施例を示
す簡略側面図である。第1図乃至第10図で、電界効果ト
ランジスタのソース/ドレインの表面の上に保護層が形
成される。当業者には明細書から明らかになるが、この
発明の用途は、電界効果トランジスタのソース/ドレイ
ンの場合又は電界効果トランジスタ自体に制限されるも
のではない。この発明は集積回路を製造するあらゆる分
野で広い応用を持つ。
す簡略側面図である。第1図乃至第10図で、電界効果ト
ランジスタのソース/ドレインの表面の上に保護層が形
成される。当業者には明細書から明らかになるが、この
発明の用途は、電界効果トランジスタのソース/ドレイ
ンの場合又は電界効果トランジスタ自体に制限されるも
のではない。この発明は集積回路を製造するあらゆる分
野で広い応用を持つ。
第1図は好ましい実施例の最初の工程を示す。基板10
は結晶シリコン基板である。基板10はこの実施例ではP
形基板であるが、この発明の方法では基板のドーピング
の種類が重要な役目を演ずるわけではない。例えば、基
板10をN形にしてもよい。1985年9月17日に付与された
米国特許第4,541,167号(出願人に譲渡されている)に
記載される様な方法を用いて、シリコンの局部酸化によ
り、厚手のフィールド二酸化シリコン領域16が形成され
る。その後、基板10を約850℃の温度で約7分間、蒸気
の雰囲気内での熱酸化にかけ、第1図に示す二酸化シリ
コン層12を形成する。その後、化学反応気相成長を用い
て、多結晶シリコン層14を約4500Åに厚さにデポジット
する。次に、普通の写真製版技術を用いて、多結晶シリ
コン層14のパターンぎめをする。その後、第1図の構造
を、約2×1013イオン/cm2の密度及び約80キロ電子ボル
トのエネルギーで、燐イオンのイオン打込みにかける。
このイオン打込み部をアニールして、第1図に示す軽く
ドープした領域18を形成する。軽くドープした領域18
は、気板10のドーピング・レベルと反対になるように、
N形領域として選ばれる。このドープ領域のドーピング
の種類又はレベルは、この発明の実施自体に影響するも
のではないが、この発明のこゝで説明する実施例に特定
のものである。
は結晶シリコン基板である。基板10はこの実施例ではP
形基板であるが、この発明の方法では基板のドーピング
の種類が重要な役目を演ずるわけではない。例えば、基
板10をN形にしてもよい。1985年9月17日に付与された
米国特許第4,541,167号(出願人に譲渡されている)に
記載される様な方法を用いて、シリコンの局部酸化によ
り、厚手のフィールド二酸化シリコン領域16が形成され
る。その後、基板10を約850℃の温度で約7分間、蒸気
の雰囲気内での熱酸化にかけ、第1図に示す二酸化シリ
コン層12を形成する。その後、化学反応気相成長を用い
て、多結晶シリコン層14を約4500Åに厚さにデポジット
する。次に、普通の写真製版技術を用いて、多結晶シリ
コン層14のパターンぎめをする。その後、第1図の構造
を、約2×1013イオン/cm2の密度及び約80キロ電子ボル
トのエネルギーで、燐イオンのイオン打込みにかける。
このイオン打込み部をアニールして、第1図に示す軽く
ドープした領域18を形成する。軽くドープした領域18
は、気板10のドーピング・レベルと反対になるように、
N形領域として選ばれる。このドープ領域のドーピング
の種類又はレベルは、この発明の実施自体に影響するも
のではないが、この発明のこゝで説明する実施例に特定
のものである。
第2図に示す様に、第1図の構造の表面の上に二酸化
シリコン層20を形成する。二酸化シリコン層20は、低圧
化学反応気相成長を用いて同形にデポジットする。その
後、酸素、C2F6、CHF3及びヘリウムの混合物を用いて二
酸化シリコン層20をエッチする。このエッチングは二酸
化シリコン層12の内、ドープ領域18に重なる部分が、第
3図に示す様に除かれるまで行なわれる。更に、異方性
エッチングの性質の為、二酸化シリコン側壁層22が形成
される。こうして得られた構造が第3図に示されてい
る。第3図の構造を砒素及び燐イオンの二重イオン打込
みにかける。砒素イオンは、約3×1015イオン/cm2の
密度及び約150キロ電子ボルトのエネルギーで打込む。
燐イオンは約4×1014イオン/cm2の密度及び約85キロ
電子ボルトのエネルギーで打込む。このイオン打込みよ
って、第3図に示すドープ領域24が形成される。
シリコン層20を形成する。二酸化シリコン層20は、低圧
化学反応気相成長を用いて同形にデポジットする。その
後、酸素、C2F6、CHF3及びヘリウムの混合物を用いて二
酸化シリコン層20をエッチする。このエッチングは二酸
化シリコン層12の内、ドープ領域18に重なる部分が、第
3図に示す様に除かれるまで行なわれる。更に、異方性
エッチングの性質の為、二酸化シリコン側壁層22が形成
される。こうして得られた構造が第3図に示されてい
る。第3図の構造を砒素及び燐イオンの二重イオン打込
みにかける。砒素イオンは、約3×1015イオン/cm2の
密度及び約150キロ電子ボルトのエネルギーで打込む。
燐イオンは約4×1014イオン/cm2の密度及び約85キロ
電子ボルトのエネルギーで打込む。このイオン打込みよ
って、第3図に示すドープ領域24が形成される。
その後、第4図に示す様に、第3図の構造の表面に、
スパッタリング・デポジッションにより、チタン層がデ
ポジットされる。軽くドープされた領域18及びドープ領
域24が組合わさって、説明の便宜の為にソース/ドレイ
ン領域26と呼ぶものを作る。その後、第4図の構造を窒
素の雰囲気内で約625℃乃至675℃の温度で、アニーリン
グ過程にかける。チタン層28の一部分がシリコン基板10
及び多結晶シリコン・ゲート14と反応して、第5図に示
すチタン・ジシリサイド領域30,32を形成する。チタン
層28の反応しなかった部分が、窒素雰囲気と反応して窒
化チタンを形成する。この方法は、1985年10月8日付与
された米国特許第4,545,116号(出願人に譲渡されてい
る)に更に詳しく記載されている。湿式エッチングによ
って窒化チタンを除去し、第5図に示すチタン・ジシリ
サイド層30,32を残す。その後、第6図に示す様に、第
5図の構造の表面の上に白金層34をデポジットする。こ
の後、好ましくは約450℃乃至525℃の低い温度で、アニ
ーリング工程にかけるが、600℃までの温度を用いても
有利であることがある。低い温度のアニールは、例えば
ソース/ドレイン26に於けるドーパントの拡散を最小限
に抑える様に選ばれる。この他の温度及び広い範囲のア
ニール時間を使うことができるが、温度を低くすること
が好ましい。その後、王水中での湿式エッチングによ
り、白金層34の反応しなかった部分を除去し、白金シリ
サイド領域36,38を持つ第7図の構造を残す。白金シリ
サイド領域36,38の厚さは約150Åであり、チタン,ジシ
リサイド領域30,32の露出部分に沿って形成される。白
金シリサイドはチタン・ジシリサイドよりも一層頑丈で
ある。この為、白金シリサイド領域36,38が、チタン・
ジシリサイド領域30,32の上の保護層になる。
スパッタリング・デポジッションにより、チタン層がデ
ポジットされる。軽くドープされた領域18及びドープ領
域24が組合わさって、説明の便宜の為にソース/ドレイ
ン領域26と呼ぶものを作る。その後、第4図の構造を窒
素の雰囲気内で約625℃乃至675℃の温度で、アニーリン
グ過程にかける。チタン層28の一部分がシリコン基板10
及び多結晶シリコン・ゲート14と反応して、第5図に示
すチタン・ジシリサイド領域30,32を形成する。チタン
層28の反応しなかった部分が、窒素雰囲気と反応して窒
化チタンを形成する。この方法は、1985年10月8日付与
された米国特許第4,545,116号(出願人に譲渡されてい
る)に更に詳しく記載されている。湿式エッチングによ
って窒化チタンを除去し、第5図に示すチタン・ジシリ
サイド層30,32を残す。その後、第6図に示す様に、第
5図の構造の表面の上に白金層34をデポジットする。こ
の後、好ましくは約450℃乃至525℃の低い温度で、アニ
ーリング工程にかけるが、600℃までの温度を用いても
有利であることがある。低い温度のアニールは、例えば
ソース/ドレイン26に於けるドーパントの拡散を最小限
に抑える様に選ばれる。この他の温度及び広い範囲のア
ニール時間を使うことができるが、温度を低くすること
が好ましい。その後、王水中での湿式エッチングによ
り、白金層34の反応しなかった部分を除去し、白金シリ
サイド領域36,38を持つ第7図の構造を残す。白金シリ
サイド領域36,38の厚さは約150Åであり、チタン,ジシ
リサイド領域30,32の露出部分に沿って形成される。白
金シリサイドはチタン・ジシリサイドよりも一層頑丈で
ある。この為、白金シリサイド領域36,38が、チタン・
ジシリサイド領域30,32の上の保護層になる。
低圧化学反応気相成長を用いて、第7図の構造の表面
の上に、レベル間酸化物層40を約10,000Åの厚さにデポ
ジットする。第9図に示す様に、第8図の構造の上にフ
ォトレジスト層を形成してパターンぎめする。フォトレ
ジスト42が、白金シリサイド層36の表面までの開口とな
るバイア44が形成する為のエッチ・マスクになる。酸
素、C2F6、CHF3及びヘリウムの混合物を用いて、二酸化
シリコン層40をエッチする。このエッチング過程は白金
シリサイドに対して非常に選択性であり、チタン,ジシ
リサイドに対しては選択性が小さいから、白金シリサイ
ド層36が保護層となって、チタン・ジシリサイド層30だ
けでなく、ソース/ドレイン領域26の完全さをも保護す
る。白金シリサイド層36がないと、バイア44を形成する
ことにより、チタン・シリサイド層30及びソース/ドレ
イン46が完全にエッチされて、基板10に突抜けることが
ある。その後、普通のアッシング及び湿式除去方法を用
いて、フォトレジスト層42を除去し、導電層46、例えば
タングステン層をレベル間酸化物層40の表面の上にデポ
ジットすると共に、バイア44の中にデポジットし、白金
シリサイド層36の表面に接点を設ける。バイア44を形成
する間、もしチタン・ジシリサイド層30及びソース/ド
レイン領域26を突抜けて基板10までエッチされた場合、
導電層46が基板10と直接的に接触し、第10図に示した部
分を持つ回路は動作不能になる。
の上に、レベル間酸化物層40を約10,000Åの厚さにデポ
ジットする。第9図に示す様に、第8図の構造の上にフ
ォトレジスト層を形成してパターンぎめする。フォトレ
ジスト42が、白金シリサイド層36の表面までの開口とな
るバイア44が形成する為のエッチ・マスクになる。酸
素、C2F6、CHF3及びヘリウムの混合物を用いて、二酸化
シリコン層40をエッチする。このエッチング過程は白金
シリサイドに対して非常に選択性であり、チタン,ジシ
リサイドに対しては選択性が小さいから、白金シリサイ
ド層36が保護層となって、チタン・ジシリサイド層30だ
けでなく、ソース/ドレイン領域26の完全さをも保護す
る。白金シリサイド層36がないと、バイア44を形成する
ことにより、チタン・シリサイド層30及びソース/ドレ
イン46が完全にエッチされて、基板10に突抜けることが
ある。その後、普通のアッシング及び湿式除去方法を用
いて、フォトレジスト層42を除去し、導電層46、例えば
タングステン層をレベル間酸化物層40の表面の上にデポ
ジットすると共に、バイア44の中にデポジットし、白金
シリサイド層36の表面に接点を設ける。バイア44を形成
する間、もしチタン・ジシリサイド層30及びソース/ド
レイン領域26を突抜けて基板10までエッチされた場合、
導電層46が基板10と直接的に接触し、第10図に示した部
分を持つ回路は動作不能になる。
この発明の特定の実施例をこゝで説明したが、それは
この発明の範囲を制約するものではない。例えば、好ま
しい実施例は、チタン・ジシリサイド層30の表面の上に
白金シリサイドの保護層36を使う場合を示したが、白金
層36は、ドープ領域に対するバイアを形成する以外の場
合にも保護作用を持つことができる。例えば、白金シリ
サイド層38が、集積回路の表面にあるレベル間酸化物層
40の平面化の際、チタン・ジシリサイド層32の保護作用
をすることができる。以上の説明から当業者には、この
発明の色々な実施例が考えられよう。この発明の範囲は
特許請求の範囲のみによって限定されることを承知され
たい。
この発明の範囲を制約するものではない。例えば、好ま
しい実施例は、チタン・ジシリサイド層30の表面の上に
白金シリサイドの保護層36を使う場合を示したが、白金
層36は、ドープ領域に対するバイアを形成する以外の場
合にも保護作用を持つことができる。例えば、白金シリ
サイド層38が、集積回路の表面にあるレベル間酸化物層
40の平面化の際、チタン・ジシリサイド層32の保護作用
をすることができる。以上の説明から当業者には、この
発明の色々な実施例が考えられよう。この発明の範囲は
特許請求の範囲のみによって限定されることを承知され
たい。
以上の説明に関連して、更に下記の項を開示する。
(1)集積回路に保護層を形成する方法に於て、シリコ
ン基板を用意し、該基板の上に保護層を形成すると共に
パターンぎめし、全体的に第1の金属層をデポジット
し、前記基板が前記保護層によって覆われていない場所
で、前記第1の金属を前記基板と反応させて第1の金属
シリサイドを形成し、前記第1の金属の内、反応しなか
た部分を除去し、全体的に第2の金属層をデポジット
し、該第2の金属を前記第1の金属シリサイドと反応さ
せて第2の金属シリサイドを形成し、前記第2の金属層
の内、反応しなかった部分を除去する工程を含む方法。
ン基板を用意し、該基板の上に保護層を形成すると共に
パターンぎめし、全体的に第1の金属層をデポジット
し、前記基板が前記保護層によって覆われていない場所
で、前記第1の金属を前記基板と反応させて第1の金属
シリサイドを形成し、前記第1の金属の内、反応しなか
た部分を除去し、全体的に第2の金属層をデポジット
し、該第2の金属を前記第1の金属シリサイドと反応さ
せて第2の金属シリサイドを形成し、前記第2の金属層
の内、反応しなかった部分を除去する工程を含む方法。
(2)(1)項に記載した方法に於いて、シリコン基板
が単結晶シリコン基板である方法。
が単結晶シリコン基板である方法。
(3)(1)項に記載した方法に於いて、保護層が二酸
化シリコンで構成される方法。
化シリコンで構成される方法。
(4)(1)項に記載した方法に於いて、第1の金属が
チタンである方法。
チタンである方法。
(5)(1)項に記載した方法に於いて、第2の金属が
白金である方法。
白金である方法。
(6)(1)項に記載した方法に於いて、第1の金属が
チタンであり、第2の金属が白金である方法。
チタンであり、第2の金属が白金である方法。
(7)(1)項に記載した方法に於いて、第2の金属の
反応が、600℃未満の温度まで加熱することによって行
なわれる方法。
反応が、600℃未満の温度まで加熱することによって行
なわれる方法。
(8)集積回路に保護層を形成する方法に於いて、シリ
コン基板を用意し、該基板の上に保護シリコン層形成し
てパターンぎめし、全体的に第1の金属層をデポジット
し、基板が保護層によって覆われていない所で、第1の
金属を基板と反応させて第1の金属シリサイドを形成
し、第1の金属の内、基板と反応しない部分が導電層と
なり、該導電層をパターンぎめして選ばれた電気相互接
続部を設け、全体的に第2の金属層をデポジットし、該
第2の金属を第1の金属シリサイドと反応させて第2の
金属シリサイドを形成し、第2の金属層の反応しなかっ
た部分を除去する工程を含む方法。
コン基板を用意し、該基板の上に保護シリコン層形成し
てパターンぎめし、全体的に第1の金属層をデポジット
し、基板が保護層によって覆われていない所で、第1の
金属を基板と反応させて第1の金属シリサイドを形成
し、第1の金属の内、基板と反応しない部分が導電層と
なり、該導電層をパターンぎめして選ばれた電気相互接
続部を設け、全体的に第2の金属層をデポジットし、該
第2の金属を第1の金属シリサイドと反応させて第2の
金属シリサイドを形成し、第2の金属層の反応しなかっ
た部分を除去する工程を含む方法。
(9)(8)項に記載した方法に於いて、シリコン基板
が単結晶シリコンである方法。
が単結晶シリコンである方法。
(10)(8)項に記載した方法に於いて、保護層が保護
層が二酸化シリコンで構成される方法。
層が二酸化シリコンで構成される方法。
(11)(8)項に記載した方法に於いて、第1の金属が
チタンである方法。
チタンである方法。
(12)第2の金属が白金である方法。
(13)(8)に記載した方法に於いて、第1の金属がチ
タンであり、第2の金属が白金である方法。
タンであり、第2の金属が白金である方法。
(14)(8)項に記載した方法に於いて、第2の金属の
反応が、600℃未満の温度まで加熱することによって行
なわれる方法。
反応が、600℃未満の温度まで加熱することによって行
なわれる方法。
(15)(8)項に記載した方法に於いて、導電層が、第
1の金属と周囲ガスとの反応生成物で構成され、該周囲
ガスが第1の金属を反応させる間存在している方法。
1の金属と周囲ガスとの反応生成物で構成され、該周囲
ガスが第1の金属を反応させる間存在している方法。
(16)(15)項に記載した方法に於いて、周囲ガスが窒
素である方法。
素である方法。
(17)(15)項に記載した方法に於いて、周囲ガスが窒
素であり、第1の金属がチタンである方法。
素であり、第1の金属がチタンである方法。
(18)この発明の実施例では、シリサイド化領域の表面
の上に保護層を設け、それを形成する方法を提供した。
最初に述べた実施例では、セルフアライン技術を用い
て、集積回路にチタン・シリサイド30,32を形成する。
セルフアラインのチタン・シリサイド形成部の副産物を
使って局部相互接続層を形成することができる。その
後、全体的に別のシリサイド化金属、例えば白金層34を
形成する。次に白金層34をアニーリング工程にかけ、チ
タン・ジシリサイド層36,38にあるシリコンの一部分を
白金と反応させて、白金シリサイドを形成する、この白
金シリサイド層36,38が、シリサイド化領域の表面にセ
ルフアライン形式で形成される。白金シリサイド層36,3
8は、その下にあるチタン・ジシリサイド層30,32をこの
後のエッチング工程又はその他の有害な処理作業から保
護する様に作用する。
の上に保護層を設け、それを形成する方法を提供した。
最初に述べた実施例では、セルフアライン技術を用い
て、集積回路にチタン・シリサイド30,32を形成する。
セルフアラインのチタン・シリサイド形成部の副産物を
使って局部相互接続層を形成することができる。その
後、全体的に別のシリサイド化金属、例えば白金層34を
形成する。次に白金層34をアニーリング工程にかけ、チ
タン・ジシリサイド層36,38にあるシリコンの一部分を
白金と反応させて、白金シリサイドを形成する、この白
金シリサイド層36,38が、シリサイド化領域の表面にセ
ルフアライン形式で形成される。白金シリサイド層36,3
8は、その下にあるチタン・ジシリサイド層30,32をこの
後のエッチング工程又はその他の有害な処理作業から保
護する様に作用する。
第1図乃至第10図は、チタン・ジシリサイド領域の表面
の上に白金シリサイド保護層を形成するこの発明の好ま
しい実施例の処理工程を示す簡略側面図である。 主な符号の説明 10:基板 20:二酸化シリコン層(保護層) 28:チタン層 30,32:チタン・ジシリサイド領域 34:白金層 36,38:白金シリサイド領域
の上に白金シリサイド保護層を形成するこの発明の好ま
しい実施例の処理工程を示す簡略側面図である。 主な符号の説明 10:基板 20:二酸化シリコン層(保護層) 28:チタン層 30,32:チタン・ジシリサイド領域 34:白金層 36,38:白金シリサイド領域
Claims (7)
- 【請求項1】集積回路に保護金属シリサイド層を形成す
る方法に於て、 シリコン基板を用意し、 前記基板上に保護層を形成すると共にそれのパターン決
めを行い、 前記保護層をマスクとして前記基板上に拡散領域を形成
し、 全面に第1の金属の層をデポジットし、 前記保護層によって覆われていない前記拡散層を前記第
1の金属と反応させて第1の金属シリサイドを形成し、 第1の金属とは異る第2の金属の層である白金を全面に
デポジットし、 前記第2の金属を前記第1の金属シリサイドと450〜525
℃の温度で反応させて前記第1のシリサイド層の上に第
1のエッチング選択性を有する保護金属シリサイド層を
形成し、 前記第2の金属の層の内反応しなかった部分を選択的に
除去し、 前記保護金属シリサイド層を含む前記集積回路の部分上
に、選択された絶縁層を形成し、その際前記選択された
絶縁層は前記保護金属シリサイド層とは異る第2のエッ
チング選択性を有し、 前記選択された絶縁層を選択的にエンチングして保護金
属シリサイド層を露出し、その際少くとも前記保護金属
シリサイド層の一部は除去されないで残るようにする各
工程を有する、 前記集積回路に保護金属シリサイド層を形成する方法。 - 【請求項2】(1)項に記載した方法に於いて、前記第
2の金属層をデポジットする前に、前記第1の金属の反
応しない部分を選択的に除去する工程を更に有する方
法。 - 【請求項3】(1)項に記載した方法に於いて、前記基
板と反応しない前記第1の金属部分が導電層を提供し、
前記導電層はパターン化され選択された電気相互接続を
提供する方法。 - 【請求項4】(1)項又は(2)項に記載した方法に於
いて、前記選択された絶縁層の上に選択されたパターン
であって、かつ前記保護金属シリサイド層と接続する導
電層をデポジットする工程を有する方法。 - 【請求項5】(1)項、(2)項又は(3)項に記載し
た方法に於いて、シリコン基板が単結晶シリコン基板で
ある方法。 - 【請求項6】(1)項、(2)項又は(3)項に記載し
た方法に於いて、保護層が二酸化シリコンで構成される
方法。 - 【請求項7】(1)項、(2)項又は(3)項に記載し
た方法に於いて、第1の金属がチタンである方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US40570389A | 1989-09-11 | 1989-09-11 | |
US405703 | 1989-09-11 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH03171622A JPH03171622A (ja) | 1991-07-25 |
JP3161718B2 true JP3161718B2 (ja) | 2001-04-25 |
Family
ID=23604855
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP24105890A Expired - Fee Related JP3161718B2 (ja) | 1989-09-11 | 1990-09-11 | 集積回路に保護金属シリサイド層を形成する方法 |
Country Status (4)
Country | Link |
---|---|
EP (1) | EP0417522B1 (ja) |
JP (1) | JP3161718B2 (ja) |
KR (1) | KR100206683B1 (ja) |
DE (1) | DE69033424T2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10208728B4 (de) | 2002-02-28 | 2009-05-07 | Advanced Micro Devices, Inc., Sunnyvale | Ein Verfahren zur Herstellung eines Halbleiterelements mit unterschiedlichen Metallsilizidbereichen |
DE10208904B4 (de) | 2002-02-28 | 2007-03-01 | Advanced Micro Devices, Inc., Sunnyvale | Verfahren zur Herstellung unterschiedlicher Silicidbereiche auf verschiedenen Silicium enthaltenden Gebieten in einem Halbleiterelement |
DE10209059B4 (de) * | 2002-03-01 | 2007-04-05 | Advanced Micro Devices, Inc., Sunnyvale | Ein Halbleiterelement mit unterschiedlichen Metall-Halbleiterbereichen, die auf einem Halbleitergebiet gebildet sind, und Verfahren zur Herstellung des Halbleiterelements |
DE10234931A1 (de) | 2002-07-31 | 2004-02-26 | Advanced Micro Devices, Inc., Sunnyvale | Verfahren zur Herstellung eines Metallsilizidgates in einer standardmässigen MOS-Prozesssequenz |
US6815235B1 (en) | 2002-11-25 | 2004-11-09 | Advanced Micro Devices, Inc. | Methods of controlling formation of metal silicide regions, and system for performing same |
JP4247257B2 (ja) * | 2006-08-29 | 2009-04-02 | 株式会社東芝 | 半導体装置の製造方法 |
CN105990116A (zh) | 2015-02-03 | 2016-10-05 | 联华电子股份有限公司 | 一种制作半导体元件的方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4141022A (en) * | 1977-09-12 | 1979-02-20 | Signetics Corporation | Refractory metal contacts for IGFETS |
JPS5863165A (ja) * | 1981-10-09 | 1983-04-14 | Toshiba Corp | 多層電極構造を有した半導体装置 |
FR2624304B1 (fr) * | 1987-12-04 | 1990-05-04 | Philips Nv | Procede pour etablir une structure d'interconnexion electrique sur un dispositif semiconducteur au silicium |
-
1990
- 1990-08-23 EP EP90116152A patent/EP0417522B1/en not_active Expired - Lifetime
- 1990-08-23 DE DE69033424T patent/DE69033424T2/de not_active Expired - Fee Related
- 1990-09-10 KR KR1019900014249A patent/KR100206683B1/ko not_active IP Right Cessation
- 1990-09-11 JP JP24105890A patent/JP3161718B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
KR100206683B1 (ko) | 1999-07-01 |
DE69033424D1 (de) | 2000-02-24 |
JPH03171622A (ja) | 1991-07-25 |
EP0417522B1 (en) | 2000-01-19 |
EP0417522A2 (en) | 1991-03-20 |
DE69033424T2 (de) | 2000-06-21 |
KR910007106A (ko) | 1991-04-30 |
EP0417522A3 (en) | 1992-09-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5744395A (en) | Low resistance, self-aligned, titanium silicide structures, using a single rapid thermal anneal procedure | |
CA2034075C (en) | Self-aligning contact and interconnect structure | |
US4470189A (en) | Process for making polycide structures | |
US5162259A (en) | Method for forming a buried contact in a semiconductor device | |
US5387535A (en) | Method of fabricating semiconductor devices in CMOS technology with local interconnects | |
JPH0613403A (ja) | Mos集積回路上の自己整列珪化コバルト | |
JP3688734B2 (ja) | 集積回路の一部を製造する方法及びその構成体 | |
US4471524A (en) | Method for manufacturing an insulated gate field effect transistor device | |
US6461951B1 (en) | Method of forming a sidewall spacer to prevent gouging of device junctions during interlayer dielectric etching including silicide growth over gate spacers | |
JPH10178179A (ja) | トランジスタ電極上にシリサイド層が形成されているic構造、mosトランジスタおよびその製造方法 | |
US4871684A (en) | Self-aligned polysilicon emitter and contact structure for high performance bipolar transistors | |
US7371646B2 (en) | Manufacture of insulated gate type field effect transistor | |
WO1994000878A1 (en) | Methods of forming a local interconnect and a high resistor polysilicon load | |
US5041394A (en) | Method for forming protective barrier on silicided regions | |
US6329277B1 (en) | Method of forming cobalt silicide | |
JP3161718B2 (ja) | 集積回路に保護金属シリサイド層を形成する方法 | |
US5827762A (en) | Method for forming buried interconnect structue having stability at high temperatures | |
US5843834A (en) | Self-aligned POCL3 process flow for submicron microelectronics applications using amorphized polysilicon | |
US5946595A (en) | Method of forming a local interconnect between electronic devices on a semiconductor substrate | |
US5395798A (en) | Refractory metal silicide deposition process | |
US5329161A (en) | Molybdenum boride barrier layers between aluminum and silicon at contact points in semiconductor devices | |
KR100234378B1 (ko) | 실리사이드를 이용한 스위칭 소자 및 그 제조방법 | |
JP3420104B2 (ja) | 抵抗素子の製造方法 | |
KR100562710B1 (ko) | 반도체 장치의 제조 방법 | |
JP2758444B2 (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080223 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090223 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |