KR870009462A - 산화물 캡형 규산화 티타늄 제조방법 - Google Patents

산화물 캡형 규산화 티타늄 제조방법 Download PDF

Info

Publication number
KR870009462A
KR870009462A KR870001996A KR870001996A KR870009462A KR 870009462 A KR870009462 A KR 870009462A KR 870001996 A KR870001996 A KR 870001996A KR 870001996 A KR870001996 A KR 870001996A KR 870009462 A KR870009462 A KR 870009462A
Authority
KR
South Korea
Prior art keywords
insulating layer
metal layer
consists essentially
layered structure
silicon oxide
Prior art date
Application number
KR870001996A
Other languages
English (en)
Other versions
KR960013135B1 (ko
Inventor
씨. 홀로웨이 토머스
이. 탱 토머스
웨이 췌-취아
에이. 하켄 로저
에이. 벨 데이비드
Original Assignee
엔. 라이스 머레트
텍사스 인스트루먼츠 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US06/837,468 external-priority patent/US4657628A/en
Application filed by 엔. 라이스 머레트, 텍사스 인스트루먼츠 인코포레이티드 filed Critical 엔. 라이스 머레트
Publication of KR870009462A publication Critical patent/KR870009462A/ko
Application granted granted Critical
Publication of KR960013135B1 publication Critical patent/KR960013135B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

내용 없음

Description

산화물 캡형 규산화 티타늄 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 규소상의 3000Å의 염화물상이 Ti상의 1000Å의 플라즈마 산화물이 Ar＋N2의 분위기 중에서 675℃로 30동안 반응된 구조물의 오거(Auger) 조성도면 [여기서, 삼각형은 탄소의 데이타점을 나타내고, 원형은 산소의 데이타점을 나타내며, 십자형은 규소의 데이타점을 나타내고, 사각형은 티타늄의 데이타점을 나타낸다. 5% 이하로써 도시한 백분율 표는 잡음 레벨내의 손실로 간주되고, 이때 첫 번째 2 또는 3 개의 데이타점들은 불순물 또는 주변 종(species)들에 의해 유사하게 우세하게 된다].
제2도는 규소상의 CVD TEOS 산화물상의 티타늄상의 플라즈마 산화물이 Ar＋N2분위기중에서 675℃로 30분동안 반응된 구조물의 오거 조성도면(여기서, 삼각형은 탄소의 데이터점을 나타내고, 원형은 티타늄의 데이타점을 나타내며, 십자형은 규소의 데이타 점을 나타내고, 사각형은 산소의 데이터 점을 나타낸다.)
제3도는 CVD TEOS 산화물상의 플라즈마 티타늄상의 산화물이 675℃로 반응된 후 플라즈마 산화물이 스트립되고 나머지가 Ar＋N2의 분위기중에서 675℃로 30분동안 반응된 구조의 오거 조성도면(여기서, 삼각형은 탄소의 데이타점을 나타내고, 원형은 질소의 데이타점을 나타내며, 십자형은 산소의 데이타 점을 나타내고, 사각형은 티타늄의 데이타 점을 나타내며, 내부에 수직선을 갖고 있는 삼각형은 규소의 데이타점을 나타낸다. 이 도면에서, 도시한 다른 요소에 대한 질소의 비는 정확하지는 않지만 형태와 깊이의 변화는 정확하게 도시되어 있다.)

Claims (55)

  1. (a) 기본적으로 규소로 구성되는 노출된 부분을 포함하는 부분적으로 제조된 집적회로 구조물을 갖고 있는 기질을 제공하는 수단,
    (b) 우세하게 티타늄으로 구성되는 금속층을 전체적으로 피착시키는 수단,
    (c) 금속층의 최소한 선정된 부분의 바로 위에 놓여 있고 우세하게 산화물로 구성되는 절연층을 제공하는 수단, 및
    (d) 금속층 부분이 규산화 티타늄을 형성하기 위해 노출된 규소의 부분과 반응할 때까지 열을 인가하는 수단
    을 포함하여, 절연층이 이 절연층 하부의 금속을 부분을 통한 규소 외부확산을 억제시키는 것을 특징으로 하는 집적회로 장치의 제조 방법.
  2. 제1항에 있어서, (d) 수단 다음에,
    (e) 국부 상호접속부를 정하기 위해 선정된 패턴으로 절연층 및 나머지 금속층의 선정된 부분들을 제거하는 수단, 및
    (f) 우세하게 질화 티타늄으로 구성되는 도전성 물질로 금속층의 나머지 부분을 변환시키도록 질소 분위기 중에서 열을 인가하는 수단
    을 부수적으로 포함하는 것을 특징으로 하는 수단.
  3. 제1항에 있어서, (d) 수단 다음에,
    (e) 절연층을 제거하는 수단,
    (f) 우세하게 질화 티타늄으로 구성되는 도전성 물질로 금속층의 나머지 부분을 변환시키도록 질소 분위기중에서 열을 인가하는 수단, 및
    (g) 국부 상호 접속선을 제공하도록 선정된 패턴으로 도전성 물질을 에칭시키는 수단을 부수적으로 포함하는 것을 특징으로 하는 방법.
  4. 제1항에 있어서, (d) 수단 다음에
    (e) 절연층을 제거하는 수단,
    (f) 국부 상호접속선의 위치에 대응하는 선정된 패턴으로 금속층의 나머지 부분을 에칭시키는 수단, 및
    (g) 우세하게 질화 티타늄으로 구성되는 도전성 물질로 금속층의 나머지 부분을 변환시키도록 질소 분위기 중에서 열을 인가하는 수단
    을 부수적으로 포함하는 것을 특징으로 하는 방법.
  5. (a) 기본적으로 규소로 구성되는 노출된 부분을 포함하는 부분적으로 제조된 집적회로 구조를 갖고 있는 기질을 제공하는 수단,
    (b) 열 반응에 의해 도전성 규산화물을 형성할 수 있고, 금속이 산소로 부동상태로 된 경우에(규산화물 형성에 적합한 온도에서) 금속을 통해 실리콘 확산을 하지 못하게 하며, (규산화물 형성에 적합한 온도에서) SiO2를 감소시킬 수 있는 금속의 층을 전체적으로 피착시키는 수단,
    (c) 금속층의 최소한 선정된 부분의 바로 위에 놓여 있고 우세하게 산화물로 구성되는 절연층을 제공하는 수단, 및
    (d) 금속층 부분이 규산화 티타늄을 형성하기 위해 노출된 규소 부분과 반응할 때까지 열을 인가하는 수단을 포함하여, 절연층이 이 절연층 하부의 금속층 부분을 통한 규소 외부확산을 억제시키는 것을 특징으로 하는 집적회로 장치의 제조 방법.
  6. 제1항에 있어서, 금속층이 50% 원자 이상의 티타늄으로 구성되는 것을 특징으로 하는 방법.
  7. 제1항에 있어서, 금속층이 기본적으로 티타늄으로 구성되는 것을 특징으로 하는 방법.
  8. 제1항에 있어서, 금속층이 2000Å 이하의 두께로 피착되는 것을 특징으로 하는 방법.
  9. 제1항에 있어서, 절연층이 기본적으로 산화 규소로 구성되는 것을 특징으로 하는 방법.
  10. 제1항에 있어서, 절연층이 층으로 된 구조물로서 형성되고, 금속층에 근접한 절연층 부분이 기본적으로 산화 규소로 구성되는 것을 특징으로 하는 방법.
  11. 제1항에 있어서, 절연층이 층으로 된 구조물로서 형성되고, 금속층에 근접한 절연층 부분이 기본적으로 TiO2보다 상당히 적은 형성 열을 갖고 있는 산화물로 구성되는 것을 특징으로 하는 방법.
  12. 제1항에 있어서, 절연층이 기본적으로 저밀도 산화 규소로 구성되는 것을 특징으로 하는 방법.
  13. 제1항에 있어서, 절연층이 기본적으로 큰 분율의 수소를 포함하는 저 밀도 산화 규소로 구성되는 것을 특징으로 하는 방법.
  14. 제1항에 있어서, 절연층이 층으로 된 구조물로서 형성되고, 금속층에 근접한 절연층 부분이 우세하게 산화규소로 구성되며, 층으로 된 구조물의 최소한 한 개의 다른 부분이 기본적으로 질화 규소로 구성되는 것을 특징으로 하는 방법.
  15. 제1항에 있어서, 절연층이 층으로 된 구조물로서 형성되고, 금속층에 근접한 절연층 부분이 우세하게 산화 규소로 구성되며, 층으로 된 구조물의 최소한 한 개의 다른 부분이 기본적으로 산소에 대한 확산장벽을 제공하는 물질로 구성되는 것을 특징으로 하는 방법.
  16. 제2항에 있어서, 금속층이 50% 원자이상의 티타늄으로 구성되는 것을 특징으로 하는 방법.
  17. 제2항에 있어서, 금속층이 기본적으로 티타늄으로 구성되는 것을 특징으로 하는 방법.
  18. 제2항에 있어서, 금속층이 2000Å 이하의 두께로 피착되는 것을 특징으로 하는 방법.
  19. 제2항에 있어서, 절연층이 기본적으로 산화 규소로 구성되는 것을 특징으로 하는 방법.
  20. 제2항에 있어서, 절연층이 층으로 된 구조물로서 형성되고, 금속층에 근접한 절연층 부분이 기본적으로 산화 규소로 구성되는 것을 특징으로 하는 방법.
  21. 제2항에 있어서, 절연층이 층으로 된 구조물로서 형성되고, 금속층에 근접한 절연층 부분이 TiO2보다 상당히 적은 형성 열을 갖고 있는 산화물로 구성되는 것을 특징으로 하는 방법.
  22. 제2항에 있어서, 절연층이 기본적으로 저 밀도 산화 규소로 구성되는 것을 특징으로 하는 방법.
  23. 제2항에 있어서, 절연층이 기본적으로 큰 분율의 수소를 포함하는 저 밀도 산화 규소로 구성되는 것을 특징으로 하는 방법.
  24. 제2항에 있어서, 절연층이 층으로 된 구조물로서 형성되고, 금속층에 근접한 절연층 부분이 우세하게 산화 규소로 구성되며, 층으로 된 구조물의 최소한 한 개의 다른 부분이 기본적으로 질화 규소로 구성되는 것을 특징으로 하는 방법.
  25. 제2항에 있어서, 절연층이 층으로 된 구조물로서 형성되고, 금속층에 근접한 절연층 부분이 우세하게 산화규소로 구성되며, 층으로 된 구조물의 최소한 한 개의 다른 부분이 기본적으로 산소에 대한 확산장벽을 제공하는 물질로 구성되는 것을 특징으로 하는 방법.
  26. 제3항에 있어서, 금속층이 50% 원자 이상의 티타늄으로 구성되는 것을 특징으로 하는 방법.
  27. 제3항에 있어서, 금속층이 기본적으로 티타늄으로 구성되는 것을 특징으로 하는 방법.
  28. 제3항에 있어서, 금속층이 2000Å 이하의 두께로 피착되는 것을 특징으로 하는 방법.
  29. 제3항에 있어서, 절연층이 기본적으로 산화 규소로 구성되는 것을 특징으로 하는 방법.
  30. 제3항에 있어서, 절연층이 층으로 된 구조물로서 형성되고, 금속층에 근접한 절연층 부분이 기본적으로 산화 규소로 구성되는 것을 특징으로 하는 방법.
  31. 제3항에 있어서, 절연층이 층으로 된 구조물로서 형성되고, 금속층에 근접한 절연층 부분이 기본적으로 TiO2보다 상당히 적은 형성 열을 갖고 있는 산화물로 구성되는 것을 특징으로 하는 방법.
  32. 제3항에 있어서, 절연층이 기본적으로 저 밀도 산화 규소로 구성되는 것을 특징으로 하는 방법.
  33. 제3항에 있어서, 절연층이 기본적으로 큰 분율의 수소를 포함하는 저 밀도 산화 규소로 구성되는 것을 특징으로 하는 방법.
  34. 제3항에 있어서, 절연층이 층으로 된 구조물로서 형성되고, 금속층에 근접한 절연층 부분이 우세하게 산화 규소로 구성되며, 층으로 된 구조물의 최소한 한 개의 다른 부분이 기본적으로 질화 규소로 구성되는 것을 특징으로 하는 방법.
  35. 제3항에 있어서, 절연층이 층으로 된 구조물로서 형성되고, 금속층에 근접한 절연층 부분이 우세하게 산화 규소로 구성되며, 층으로 된 구조물의 최소한 한 개의 다른 부분이 기본적으로 산소에 대한 확산장벽을 제공하는 물질로 구성되는 것을 특징으로 하는 방법.
  36. 제4항에 있어서, 금속층이 50% 원자 이상의 티타늄으로 구성되는 것을 특징으로 하는 방법.
  37. 제4항에 있어서, 금속층이 기본적으로 티타늄으로 구성되는 것을 특징으로 하는 방법.
  38. 제4항에 있어서, 금속층이 2000Å 이하의 두께로 피착되는 것을 특징으로 하는 방법.
  39. 제4항에 있어서, 절연층이 기본적으로 산화 규소로, 구성되는 것을 특징으로 하는 방법.
  40. 제4항에 있어서, 절연층이 층으로 된 구조물로서 형성되고, 금속층에 근접한 절연층 부분이 기본적으로 산화 규소로 구성되는 것을 특징으로 하는 방법.
  41. 제4항에 있어서, 절연층이 층으로 된 구조물로서 형성되고, 금속층에 근접한 절연층 부분이 기본적으로 TiO2보다 상당히 적은 형성 열을 갖고 있는 산화물로 구성되는 것을 특징으로 하는 방법.
  42. 제4항에 있어서, 절연층이 기본적으로 저 밀도 산화 규소로 구성되는 것을 특징으로 하는 방법.
  43. 제4항에 있어서, 절연층이 기본적으로 큰 분율의 수소를 포함하는 저 밀도 산화 규소로 구성되는 것을 특징으로 하는 방법.
  44. 제4항에 있어서, 절연층이 층으로 된 구조물로서 형성되고, 금속층에 근접한 절연층 부분이 우세하게 산화 규소로 구성되며, 층으로 된 구조물의 최소한 한 개의 다른 부분이 기본적으로 질화 규소로 구성되는 것을 특징으로 하는 방법.
  45. 제4항에 있어서, 절연층이 층으로 된 구조물로서 형성되고, 금속층에 근접한 절연층 부분이 우세하게 산화 규소로 구성되며, 층으로 된 구조물의 최소한 한 개의 다른 부분이 기본적으로 산소에 대한 확산장벽을 제공하는 물질로 구성되는 것을 특징으로 하는 방법.
  46. 제5항에 있어서, 금속층이 50% 원자 이상의 티타늄으로 구성되는 것을 특징으로 하는 방법.
  47. 제5항에 있어서, 금속층이 기본적으로 티타늄으로 구성되는 것을 특징으로 하는 방법.
  48. 제5항에 있어서, 금속층이 2000Å 이하의 두께로 피착되는 것을 특징으로 하는 방법.
  49. 제5항에 있어서, 절연층이 기본적으로 산화 규소로 구성되는 것을 특징으로 하는 방법.
  50. 제5항에 있어서, 절연층이 층으로 된 구조물로서 형성되고, 금속층에 근접한 절연층 부분이 기본적으로 산화 규소로 구성되는 것을 특징으로 하는 방법.
  51. 제5항에 있어서, 절연층이 층으로 된 구조물로서 형성되고, 금속층에 근접한 절연층 부분이 기본적으로 TiO2보다 상당히 적은 형성 열을 갖고 있는 산화물로 구성되는 것을 특징으로 하는 방법.
  52. 제5항에 있어서, 절연층이 기본적으로 저밀도 산화 규소로 구성되는 것을 특징으로 하는 방법.
  53. 제5항에 있어서, 절연층이 기본적으로 큰 분율의 수소를 포함하는 저밀도 산화 규소로 구성되는 것을 특징으로 하는 방법.
  54. 제5항에 있어서, 절연층이 층으로 된 구조물로서 형성되고, 금속층에 근접한 절연층 부분이 우세하게 산화 규소로 구성되며, 층으로 된 구조물의 최소한 한 개의 다른 부분이 기본적으로 질화 규소로 구성되는 것을 특징으로 하는 방법.
  55. 제5항에 있어서, 절연층이 층으로 된 구조물로서 형성되고, 금속층에 근접한 절연층 부분이 우세하게 산화 규소로 구성되며, 층으로 된 구조물의 최소한 한 개의 다른 부분이 기본적으로 산소에 대한 확산장벽을 제공하는 물질로 구성되는 것을 특징으로 하는 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019870001996A 1986-03-07 1987-03-06 캡 산화물을 배치한 티탄 규화물 형성 방법 KR960013135B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US837,468 1986-03-07
US837468 1986-03-07
US06/837,468 US4657628A (en) 1985-05-01 1986-03-07 Process for patterning local interconnects
US876,947 1986-06-20
US06/876,947 US4690730A (en) 1986-03-07 1986-06-20 Oxide-capped titanium silicide formation
US876947 1997-06-16

Publications (2)

Publication Number Publication Date
KR870009462A true KR870009462A (ko) 1987-10-26
KR960013135B1 KR960013135B1 (ko) 1996-09-30

Family

ID=27125942

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019870001996A KR960013135B1 (ko) 1986-03-07 1987-03-06 캡 산화물을 배치한 티탄 규화물 형성 방법

Country Status (3)

Country Link
US (1) US4690730A (ko)
JP (2) JPH065669B2 (ko)
KR (1) KR960013135B1 (ko)

Families Citing this family (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5061986A (en) * 1985-01-22 1991-10-29 National Semiconductor Corporation Self-aligned extended base contact for a bipolar transistor having reduced cell size and improved electrical characteristics
US5227316A (en) * 1985-01-22 1993-07-13 National Semiconductor Corporation Method of forming self aligned extended base contact for a bipolar transistor having reduced cell size
US5045916A (en) * 1985-01-22 1991-09-03 Fairchild Semiconductor Corporation Extended silicide and external contact technology
US5221423A (en) * 1986-05-20 1993-06-22 Fujitsu Limited Process for cleaning surface of semiconductor substrate
FR2624304B1 (fr) * 1987-12-04 1990-05-04 Philips Nv Procede pour etablir une structure d'interconnexion electrique sur un dispositif semiconducteur au silicium
US4793896C1 (en) * 1988-02-22 2001-10-23 Texas Instruments Inc Method for forming local interconnects using chlorine bearing agents
US4957590A (en) * 1988-02-22 1990-09-18 Texas Instruments Incorporated Method for forming local interconnects using selective anisotropy
US4940509A (en) * 1988-03-25 1990-07-10 Texas Instruments, Incorporated Isotropic etchant for capped silicide processes
US4957777A (en) * 1988-07-28 1990-09-18 Massachusetts Institute Of Technology Very low pressure chemical vapor deposition process for deposition of titanium silicide films
US4921813A (en) * 1988-10-17 1990-05-01 Motorola, Inc. Method for making a polysilicon transistor
JP2551127B2 (ja) * 1989-01-07 1996-11-06 三菱電機株式会社 Ｍｉｓ型半導体装置およびその製造方法
US5217923A (en) * 1989-02-13 1993-06-08 Kabushiki Kaisha Toshiba Method of fabricating a semiconductor device having silicided source/drain regions
JP2528962B2 (ja) * 1989-02-27 1996-08-28 株式会社日立製作所 試料処理方法及び装置
ES2063262T3 (es) * 1989-04-11 1995-01-01 At & T Corp Metodo para fabricar circuitos integrados de siliciuro.
US4920073A (en) * 1989-05-11 1990-04-24 Texas Instruments, Incorporated Selective silicidation process using a titanium nitride protective layer
US4923822A (en) * 1989-05-22 1990-05-08 Hewlett-Packard Company Method of fabricating a semiconductor device by capping a conductive layer with a nitride layer
US4978637A (en) * 1989-05-31 1990-12-18 Sgs-Thomson Microelectronics, Inc. Local interconnect process for integrated circuits
JP2616034B2 (ja) * 1989-08-23 1997-06-04 日本電気株式会社 半導体集積回路装置
JP2660072B2 (ja) * 1989-11-10 1997-10-08 株式会社東芝 コンタクトの形成方法
US5443996A (en) * 1990-05-14 1995-08-22 At&T Global Information Solutions Company Process for forming titanium silicide local interconnect
JP3039967B2 (ja) * 1990-08-03 2000-05-08 株式会社日立製作所 半導体装置
US5034348A (en) * 1990-08-16 1991-07-23 International Business Machines Corp. Process for forming refractory metal silicide layers of different thicknesses in an integrated circuit
US5089432A (en) * 1990-08-17 1992-02-18 Taiwan Semiconductor Manufacturing Company Polycide gate MOSFET process for integrated circuits
US5214305A (en) * 1990-08-28 1993-05-25 United Microelectronics Corporation Polycide gate MOSFET for integrated circuits
US5130266A (en) * 1990-08-28 1992-07-14 United Microelectronics Corporation Polycide gate MOSFET process for integrated circuits
US5234850A (en) * 1990-09-04 1993-08-10 Industrial Technology Research Institute Method of fabricating a nitride capped MOSFET for integrated circuits
US5154946A (en) * 1990-09-27 1992-10-13 Motorola, Inc. CMOS structure fabrication
US5541131A (en) * 1991-02-01 1996-07-30 Taiwan Semiconductor Manufacturing Co. Peeling free metal silicide films using ion implantation
US5389575A (en) * 1991-07-12 1995-02-14 Hughes Aircraft Company Self-aligned contact diffusion barrier method
US5395798A (en) * 1991-12-19 1995-03-07 Texas Instruments Incorporated Refractory metal silicide deposition process
US5326724A (en) * 1991-12-27 1994-07-05 Texas Instruments Incorporated Oxide-capped titanium silicide formation
US5313084A (en) * 1992-05-29 1994-05-17 Sgs-Thomson Microelectronics, Inc. Interconnect structure for an integrated circuit
US5393685A (en) * 1992-08-10 1995-02-28 Taiwan Semiconductor Manufacturing Company Peeling free metal silicide films using rapid thermal anneal
US5411907A (en) * 1992-09-01 1995-05-02 Taiwan Semiconductor Manufacturing Company Capping free metal silicide integrated process
US5268330A (en) * 1992-12-11 1993-12-07 International Business Machines Corporation Process for improving sheet resistance of an integrated circuit device gate
JP2677168B2 (ja) * 1993-09-17 1997-11-17 日本電気株式会社 半導体装置の製造方法
TW297142B (ko) * 1993-09-20 1997-02-01 Handotai Energy Kenkyusho Kk
US5514908A (en) * 1994-04-29 1996-05-07 Sgs-Thomson Microelectronics, Inc. Integrated circuit with a titanium nitride contact barrier having oxygen stuffed grain boundaries
US5610099A (en) * 1994-06-28 1997-03-11 Ramtron International Corporation Process for fabricating transistors using composite nitride structure
US5686748A (en) * 1995-02-27 1997-11-11 Micron Technology, Inc. Dielectric material and process to create same
JP2792467B2 (ja) * 1995-06-13 1998-09-03 日本電気株式会社 半導体装置の製造方法
DE19534784C1 (de) * 1995-09-19 1997-04-24 Siemens Ag Halbleiter-Schaltungselement und Verfahren zu seiner Herstellung
US20020197838A1 (en) * 1996-01-16 2002-12-26 Sailesh Chittipeddi Transistor fabrication method
TW335503B (en) 1996-02-23 1998-07-01 Semiconductor Energy Lab Kk Semiconductor thin film and manufacturing method and semiconductor device and its manufacturing method
TW374196B (en) * 1996-02-23 1999-11-11 Semiconductor Energy Lab Co Ltd Semiconductor thin film and method for manufacturing the same and semiconductor device and method for manufacturing the same
US6054387A (en) * 1996-09-13 2000-04-25 Texas Instruments Incorporated Method for forming a silicide region
GB2319658B (en) * 1996-09-21 2001-08-22 United Microelectronics Corp Method of fabricating a word line
US6251720B1 (en) 1996-09-27 2001-06-26 Randhir P. S. Thakur High pressure reoxidation/anneal of high dielectric constant materials
US5888888A (en) * 1997-01-29 1999-03-30 Ultratech Stepper, Inc. Method for forming a silicide region on a silicon body
JP4101901B2 (ja) * 1997-04-25 2008-06-18 シャープ株式会社 半導体装置の製造方法
US5933741A (en) * 1997-08-18 1999-08-03 Vanguard International Semiconductor Corporation Method of making titanium silicide source/drains and tungsten silicide gate electrodes for field effect transistors
US6057220A (en) * 1997-09-23 2000-05-02 International Business Machines Corporation Titanium polycide stabilization with a porous barrier
US6127276A (en) * 1998-06-02 2000-10-03 United Microelectronics Corp Method of formation for a via opening
TW400561B (en) * 1998-06-08 2000-08-01 United Microelectronics Corp The manufacturing method of the self-aligned salicide
US6555455B1 (en) 1998-09-03 2003-04-29 Micron Technology, Inc. Methods of passivating an oxide surface subjected to a conductive material anneal
US6500759B1 (en) 1998-10-05 2002-12-31 Seiko Epson Corporation Protective layer having compression stress on titanium layer in method of making a semiconductor device
US6370502B1 (en) * 1999-05-27 2002-04-09 America Online, Inc. Method and system for reduction of quantization-induced block-discontinuities and general purpose audio codec
KR100683852B1 (ko) * 2004-07-02 2007-02-15 삼성전자주식회사 반도체 소자의 마스크롬 소자 및 그 형성 방법
US7528028B2 (en) * 2005-06-17 2009-05-05 Taiwan Semiconductor Manufacturing Company, Ltd. Super anneal for process induced strain modulation
US9147779B2 (en) * 2013-05-01 2015-09-29 The Boeing Company Solar cell by-pass diode with improved metal contacts
KR102123038B1 (ko) * 2013-07-31 2020-06-16 엘지디스플레이 주식회사 구리 합금층의 표면 안정화 방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59125640A (ja) * 1982-12-28 1984-07-20 Fujitsu Ltd 半導体装置の製造方法
FR2555365B1 (fr) * 1983-11-22 1986-08-29 Efcis Procede de fabrication de circuit integre avec connexions de siliciure de tantale et circuit integre realise selon ce procede
JPS60182133A (ja) * 1984-02-29 1985-09-17 Fujitsu Ltd 半導体装置の製造方法
JPS61168266A (ja) * 1985-01-21 1986-07-29 Toshiba Corp Ｍｉｓ型半導体装置の製造方法
US4635347A (en) * 1985-03-29 1987-01-13 Advanced Micro Devices, Inc. Method of fabricating titanium silicide gate electrodes and interconnections

Also Published As

Publication number Publication date
JPS6393110A (ja) 1988-04-23
US4690730A (en) 1987-09-01
JPH065669B2 (ja) 1994-01-19
KR960013135B1 (ko) 1996-09-30
JPH04211122A (ja) 1992-08-03

Similar Documents

Publication Publication Date Title
KR870009462A (ko) 산화물 캡형 규산화 티타늄 제조방법
TWI261146B (en) Masking structure including an amorphous carbon layer
EP0137196B1 (en) Process for making high dielectric constant nitride based materials and devices using the same
US4442449A (en) Binary germanium-silicon interconnect and electrode structure for integrated circuits
US4196232A (en) Method of chemically vapor-depositing a low-stress glass layer
KR890007386A (ko) 반도체 장치 및 그 제조방법
KR940016484A (ko) 반도체장치 및 그 제조방법
KR890011042A (ko) 반도체 소자상에 전기 접속 구조체 제조방법
US4582745A (en) Dielectric layers in multilayer refractory metallization structure
EP0162950B1 (en) Method for diffusing a conductivity determining impurity in a semiconductor substrate and making electrical contact thereto
JPS5640260A (en) Manufacture of semiconductor device
JPS5910271A (ja) 半導体装置
Sinha et al. Thermal stability of PtSi films on polysilicon layers
KR102640972B1 (ko) 실리콘이 코팅 된 구리 제조방법, 이를 이용한 실리콘이 코팅된 산화방지용 구리 및 이를 이용한 반도체 장치
JPH01183138A (ja) 半導体装置
JPH0654775B2 (ja) 半導体装置の製造方法
JPH0277127A (ja) 半導体装置
JPH06140568A (ja) 半導体装置およびその製造方法
KR0172722B1 (ko) 금속배선간 절연막 형성방법
US5783499A (en) Method for the fabrication of a semiconductor device
JPS6150378B2 (ko)
JPS63260051A (ja) 半導体装置
JPH01270333A (ja) 半導体装置の製造方法
JP2727574B2 (ja) 半導体装置の製造方法
JPS6120154B2 (ko)

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050722

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee