CN1790636A - 用于制造半导体对象的方法以及半导体对象 - Google Patents
用于制造半导体对象的方法以及半导体对象 Download PDFInfo
- Publication number
- CN1790636A CN1790636A CN200510116290.7A CN200510116290A CN1790636A CN 1790636 A CN1790636 A CN 1790636A CN 200510116290 A CN200510116290 A CN 200510116290A CN 1790636 A CN1790636 A CN 1790636A
- Authority
- CN
- China
- Prior art keywords
- layer
- base region
- silicide
- region
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 114
- 238000000034 method Methods 0.000 title claims abstract description 54
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 111
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 111
- 239000000463 material Substances 0.000 claims abstract description 45
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 36
- 229910052710 silicon Inorganic materials 0.000 claims description 36
- 239000010703 silicon Substances 0.000 claims description 36
- 239000002019 doping agent Substances 0.000 claims description 27
- 239000013078 crystal Substances 0.000 claims description 20
- 229910052751 metal Inorganic materials 0.000 claims description 11
- 239000002184 metal Substances 0.000 claims description 11
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 10
- 229910052796 boron Inorganic materials 0.000 claims description 10
- 238000009421 internal insulation Methods 0.000 claims description 10
- 239000010941 cobalt Substances 0.000 claims description 8
- 229910017052 cobalt Inorganic materials 0.000 claims description 8
- 238000009413 insulation Methods 0.000 claims description 8
- 238000000137 annealing Methods 0.000 claims description 7
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 7
- 239000000203 mixture Substances 0.000 claims description 7
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 6
- 230000005611 electricity Effects 0.000 claims description 5
- 239000012535 impurity Substances 0.000 claims description 5
- 239000010936 titanium Substances 0.000 claims description 5
- 229910052719 titanium Inorganic materials 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 4
- 238000000348 solid-phase epitaxy Methods 0.000 claims description 3
- 230000004888 barrier function Effects 0.000 claims description 2
- 238000002425 crystallisation Methods 0.000 claims description 2
- 230000008025 crystallization Effects 0.000 claims description 2
- 238000010438 heat treatment Methods 0.000 claims description 2
- 238000002347 injection Methods 0.000 claims description 2
- 239000007924 injection Substances 0.000 claims description 2
- 238000007493 shaping process Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 description 197
- 238000005530 etching Methods 0.000 description 11
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical group [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 11
- 229910052732 germanium Inorganic materials 0.000 description 10
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 6
- 230000002349 favourable effect Effects 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 3
- 229910052799 carbon Inorganic materials 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 230000012010 growth Effects 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 239000002210 silicon-based material Substances 0.000 description 3
- 239000007787 solid Substances 0.000 description 3
- 229910019001 CoSi Inorganic materials 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000002156 mixing Methods 0.000 description 2
- 238000001451 molecular beam epitaxy Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 230000000737 periodic effect Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000007704 wet chemistry method Methods 0.000 description 2
- RZVAJINKPMORJF-UHFFFAOYSA-N Acetaminophen Chemical compound CC(=O)NC1=CC=C(O)C=C1 RZVAJINKPMORJF-UHFFFAOYSA-N 0.000 description 1
- -1 BF2 ion Chemical class 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 description 1
- 239000010953 base metal Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- XZWYZXLIPXDOLR-UHFFFAOYSA-N metformin Chemical compound CN(C)C(=N)NC(N)=N XZWYZXLIPXDOLR-UHFFFAOYSA-N 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000001556 precipitation Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 239000005297 pyrex Substances 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910021341 titanium silicide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66242—Heterojunction transistors [HBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1004—Base region of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
- H01L29/7371—Vertical transistors
- H01L29/7378—Vertical transistors comprising lattice mismatched active layers, e.g. SiGe strained layer transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
Abstract
用于制造半导体对象、特别是高频双极型晶体管或者垂直集成的高频共射－共基放大器结构的方法，其中施加由第一半导体材料构成的基极区域；在基极区域上方施加一个硅化物层；在硅化物层的施加之后在硅化物层中产生一个开口，其方法是在开口范围中的该硅化物层被去除，并且接着在该开口内构造一个发射极区域。
Description
技术领域
本发明涉及用于制造半导体对象(Halbleitergegenstand)的方法以及半导体对象，特别是为高频应用。
背景技术
在DE 43 01 333 A1中公开了在具有P硅锗基层的NPN硅锗异质结双极型晶体管的制造方法中的不同的工艺步骤。对该文献进行广泛地参考并且工艺步骤在图1a至1i中被阐述。
图1a：在P型掺杂的硅衬底圆片1s的表面上通过热氧化形成一个(掩膜)氧化层10s，并且使用光刻胶(Fotolack)被结构化；N+集电极连接层2s(“被掩埋的层”)通过砷离子注入和后扩散形成。
图1b：在去除掩膜氧化层10s之后，SiGe-HBT的层顺序(Schichtenfolge)在单个过程中(例如借助分子束外延MBE)在各层的同时掺杂中无中断地生长。层顺序包括N-集电极层3s(例如具有层厚300nm和掺杂浓度为1016至1017cm-3)，P+硅锗基极层4s(锗部分例如20％，层厚50nm并且掺杂浓度1019cm-3)，N-发射极层5s(例如具有层厚100nm和掺杂浓度为1018cm-3)以及N+发射极连接层6s(例如具有层厚50nm和掺杂浓度大于1020cm-3)。
图1c：在N+发射极连接层6s上完全地(例如通过CVD方法)被淀积具有层厚约为0.3um的辅助层11s(例如由氮化硅Si3N4构成)并且借助光刻胶结构化；Si3N4辅助层11s和Si发射极连接层6s被各向异性地蚀刻-发射极层5s继续保留在SiGe基极层4s上。
图1d：在该半导体布置的表面上一致地(konform)淀积了一个CVD氧化物(TEOS)12s(例如具有层厚为0.3um)并且这样地各向异性地反刻，使得只有在辅助层11s和发射极连接层6s的垂直边沿处保留有氧化层12s(隔离区)并且其它的表面(对于基极连接)被露出来；BF2离子(剂量例如为4×1015cm-2，加速电压例如40-80kV)被注入被这些露出的表面中直到SiGe基极层4s紧下方的深度并且由此位于氧化物隔离层12s侧边的发射极区5s被转掺杂(umdotieren)为P+-基极连接区7s，并且基极-集电极-PN结9s被移至基极-集电极-边界层9as下方，并且发射极-基极-PN结8s被移至隔离氧化物层12s下方。
图1e：最终的台面型结构(Mesastruktur)通过这种方法形成，即基极连接区7s和集电极层3s通过各向异性的蚀刻被结构化；通过CVD氧化物(层厚例如为0.5um)的淀积和结构化，形成了场氧化物区14s，它们将集成电路的单个器件或有源结构互相隔开。
图1f：通过在例如为700℃的温度下的热氧化，半导体布置的被露出的表面被以例如10nm厚的SiO2层13s所覆盖。不但基极-发射极-PN结8s、而且集电极-基极-PN结9s都被在表面钝化并且由此防止漏电流。
图1g：在半导体布置的表面整个表面地淀积CVD氧化物15s(TEOS)(层厚例如为0.5um)并且这样地各向异性地反刻，使得一方面形成集电极接触孔20s，并且另一方面保留有氧化物隔离区15s，它们保护了基极-发射极-PN结8s的在长度d2上的表面。距离d1(从发射极连接层6s的边沿至基极连接区7s)和d2(从基极连接区7s至以后的基极金属16s)通过所描述的通过使用氧化物层12s和15s的隔离区技术(Spacertechnik)被自对准并且最小化。
图1h：Si3N4辅助层11s的其余部分被去除并且发射极接触孔21s被露出。通过汽相淀积一个金属层16s(例如钛)及其热处理，在硅区域2s、6s、7s的表面形成一个金属硅化物(例如硅化钛)，而在氧化物区域13s、14s、15s的表面上保留纯的金属；在这些氧化物区域13s、14s、15s上的金属层借助蚀刻溶液被选择性地去除。接着可以在施加(Aufbringen)一个氧化物层以及为发射极、基极和集电极制造出接触孔之后，借助其它的方法施加一个金属化层(Metallisierung)。然而图1h的这种SiGe-HBT不仅可以如所示的那样在简单结构化的衬底上被制造，而且也可以在例如包括在纯粹的硅工艺(例如MOS或双极型)中已经制成的器件的衬底上被制造。
前面描述的晶体管的基极可以在概念上分为内基极和外基极。内基极以相邻的发射极和集电极区域平地并且基本上平行的pn结构成，而外基极为了与内基极的电连接以至少一个外部的触点构成。
对于双极型晶体管的许多应用，例如对于高频功率放大器，基极电阻是一个重要的参数，它限制了晶体管的电学特性、特别是其极限频率。通常基极电阻由外基极的电阻决定。
为了降低外基极的电阻，外基极在与内基极相同的掺杂材料类型的高掺杂的半导体材料中被实施，然而具有显著更高的层厚度，以实现低的层电阻。在文献“IEEE-IEDM 2002，31.6.1章”中说明的方法例如将外基极在一个层厚度的多晶硅中实施，该层厚度显著地超过内基极的宽度。此外，外基极可以被实施为高掺杂的离子注入区域。
为了降低硅工艺的双极型晶体管的外基极的电阻，外基极被硅化，如例如在文献US 5,459,084,US 6,177,717,US 2002/0168829或者US 6,465,317中被实施的那样。在此在外基极上施加一个由与硅能够反应的金属构成的层，并且该金属与外基极的硅材料进行反应。通过高于转换温度的退火，形成的硅化物被转化为具有更小的特殊电阻的变型态。
对于许多应用，特别是在高频领域中，值得期望的是，在双极型晶体管的内基极中除了硅还引入另外的半导体材料、例如锗或者碳，以便制造异质结双极型晶体管。在对于内基极的半导体材料的各向异性的淀积中，在外基极的一部分中也除了硅还引入其它的半导体材料。锗和碳在化学上的特性与硅相似，这样能够与硅起反应的金属在相同的反应条件下也可以与锗或者碳反应。
特别是钛和锗之间的化合物具有比钛和硅之间的同系的化合物更小的热学稳定性，并且在硅的转换温度下分解。在分解时形成的锗和钛形成物起着提高电阻的作用。
当在内基极中有其它的半导体材料(锗)时，因此可以值得期望的是，硅化反应这样执行，使得硅化前端没有推进到内基极的深度。然而为了降低基极电阻，大的硅化物厚度是值得期望的。
为此如前面在DE 43 01 333 A1中所描述的那样，设置了一个厚的发射极层5s，它用于为厚的硅化物层16s保留硅材料，而硅化前端没有推进到由硅锗混合材料构成的层4s的深度。在厚的发射极区的边沿构建了一个相对大面积的pn结，其中pn结完全位于硅中。相对大面积的硅二极管与异质结双极型晶体管的基极-发射极-二极管并联。这影响了形成的器件的电学特性并且限制了它的几何可标定性。
在DE 198 45 790 A1中公开了在避免大面积的硅边缘晶体管的条件下用于制造硅锗异质结双极型晶体管的制造方法，其方式是为了在双极型晶体管的有源发射极区中湿法化学地稀薄化(Abdünnung)硅层，附加地借助“原子层掺杂”(ALD)向覆盖层中引入的、具有厚度比对湿法化学蚀刻剂的蚀刻阻挡层(tzstoppschicht)小3nm的掺杂起了作用。接着蚀刻阻挡层以一种湿法化学蚀刻剂被去除。
覆盖层的层生长通过蚀刻阻挡层进一步地单晶地进行，这样借助硅蚀刻剂，使得覆盖层的单晶硅可以对蚀刻阻挡层和对一种电介质高选择性地被去除。在DE 198 45 790 A1的方法的一种实施形式中，厚的发射极层的各向异性淀积通过施加薄的、例如由高p掺杂的硅构成的蚀刻阻挡层而中断，该蚀刻阻挡层在厚的发射极层的选择性的、湿法化学薄化以用于发射极窗口的腐蚀中，在发射极窗处用作蚀刻停止(tzstop)。
在文献“IEEE IEDM 2003，技术摘要(Technical Digest)，5.3.1章”中同样公开了在避免相对大面积的边缘晶体管条件下的制造方法，其方式是在外基极上实现了一个高的硅化物厚度，而同时在包含锗的层的上方形成硅化前端。此外在发射极端子的完成之后，硅材料只是在外基极上方通过选择性的外延被淀积并且接着被硅化物化(Silizidiert)。
现有技术的另一个缺点在于这样的事实，即在硅化物化中形成的、在硅化物和硅之间的介面一般是不平整地突出的。特别具有形成针形或者锥形的、伸入硅区域的硅化物微晶的危险。为了避免在外基极上的硅化物层和发射极区之间的短路(“穿刺(Spike)”)，随后在硅化物边沿和发射极边沿之间必须设置一个足够的侧向的距离。由此，外基极的体电阻被不利地增大。
特别在文献US 6,518,111和US 6,239,477中阐述的方法中探讨了，基于外基极的未硅化物化的区域以减少基极体电阻部分。其中在发射极窗口和外基极之间保持了一个大的最小距离，以防止由于侧面生长的硅化物晶体而导致的基极-发射极短路即所谓的“穿刺”。为了降低电阻，外基极在硅化物和内基极之间的区域通过由固体-掺杂材料源构成的掺杂剂尽可能高地掺杂，而没有损害基极-发射极-PN结的特性。
作为掺杂材料源，US 6,518,111中设置了一个介电层(硼硅玻璃)作为扩散源用于降低在由多晶硅构成的内基极和外基极之间的连接区域的层电阻，而在US 6,239,477中在内基极和硅化物化的外基极之间设置了掺杂。在US 2004/0014271中设置了选择性外延淀积的高掺杂的硅层作为固体源。
发明内容
本发明的任务在于，尽可能地降低基极电阻，其中大的侧向延伸以及可能在连接区域之间存在的寄生边缘晶体管的影响的缺点被尽可能地减少。
根据本发明，提出了一种用于制造半导体对象、特别是双极型晶体管的方法，其中施加一个由一个第一半导体材料构成的基极区域；在该基极区域的上方施加一个硅化物层；在施加该硅化物层之后在该硅化物层中产生一个开口，其方式是去除在该开口范围中的该硅化物层，并且接着在该开口内构造一个发射极区域。
根据本发明，还提出了一种特别是根据前述的方法，用于制造半导体对象，特别是制造垂直集成的共射-共基放大器结构，其中构造一个第一基极区域和一个第二基极区域；在该第一基极区域和该第二基极区域之间构造一个中间基极区域，与该第一基极区域相邻地构造一个集电极区域；施加由一个第一半导体材料构成的该第二基极区域，在该第二基极区域上方施加一个硅化物层，在该硅化物层的施加之后在该硅化物层中产生一个开口，其方式是将在该开口的区域内的该硅化物层去除，并且接着在该开口内构造一个与该第二基极区域相邻的发射极区域。
根据本发明，还提出了半导体对象、特别是高频双极型晶体管，它们优选地借助按照上述的方法的制造，具有一个由半导体材料构成的基极区域，在该基极区域上方设置的硅化物层，它为该基极区域的电连接而构造，一个在该硅化物层中蚀刻出的开口，在该开口中引入一个发射极区域，该发射极区域通过一个绝缘层与该硅化物层电绝缘。
根据本发明还提出了，半导体对象、特别是垂直集成的高频共射-共基放大器结构，优选地借助根据前述的方法制造，具有一个第一基极区域和一个第二基极区域，在该第一基极区域和该第二基极区域之间设置的一个中间基极区域，一个与该第一基极区域相邻的集电极区域，一个与该第二基极区域相邻的发射极区域，以及一个连接区域，它为电连接而与该第一基极区域邻接，其中在一个连接区域开口中的该第一基极区域通过选择性的外延作为单晶半导体材料被构造，并且该发射极区域被设置在一个开口中，该开口被设置在一个为了该第二基极区域的电连接而被构造的硅化物层中。
本发明任务通过具有上述特征的方法以及高频装置解决。本发明的进一步构型是下述的技术方案。
相应地采用了用于制造半导体对象的方法，其方式是基极区域由第一半导体材料构成并且在基极区域上方施加一个硅化物层。在此，硅化物层优选地用于基极区域的电连接。为了好的电学导电性，硅化物层或者与基极区域相邻地施加，或者在由半导体材料构成的薄的中间层(cap-layer)上施加。
本发明的本质在于，在硅化物层的施加之后在硅化物层上产生一个开口，方法是将在开口区域内的硅化物层去除。因此在该开口中的每个硅化物都被去除，这样至少在硅化物层之下存在的单晶硅半导体材料的表面被露出。
接着在开口内部构造一个发射极区域。其中该发射极区域优选地这样被构造，使得发射极区域和基极区域形成一个PN结，它在该半导体材料的单晶区域内被构造。
有利的是可以借助该方法制造高频双极型晶体管(HBT)。此外也可能制造其它的器件，如可控硅元件、二极管或者双二极管以及整个数字逻辑电路。
本发明的一种特别有利的改进构型考虑，在基极区域和硅化物层之间插入一个第一半导体层，其方式是第一半导体层在硅化物层的施加之前被施加在基极区域的第一表面上。该半导体层优选地具有相对于基极区域至少低一个数量级的掺杂材料浓度。例如在该第一半导体层中的掺杂材料的导电类型与基极区域中的类型相同。有利的是，第一半导体层具有小于20nm的厚度。
在本发明的另一种也可以组合的进一步构型中考虑了，在硅化物层和第一半导体层之间引入一个第二半导体层。优选的是该第二半导体层按照为发射极区域的产生开口的顺序被一同被去除。在此，该第二半导体层被引入，其方式是第二半导体层在硅化物层的施加之前被施加至第一半导体层的(第二)表面上。在此，第二半导体层相对于第一半导体层优选地具有更高的掺杂材料浓度。有利的是，该掺杂材料浓度高至少一个数量级。在此，在第二半导体层中引入的掺杂剂与在基极区域中包含的掺杂剂是相同的导电类型。掺杂材料可以有利地在第二半导体层的外延沉积期间在原处被引入或者变换地在事后被注入。有利的是，第二半导体层具有小于20nm的厚度。
本发明的一种有利的构型考虑，产生具有至少到达第一半导体层的第二表面或者到达基极层的第一表面的深度的开口。有利的是，开口被构造直到这样的深度，使得在基极区域上方保留有单晶半导体材料，该材料作为发射极半导体区域的一部分与发射极区域的引入一同相应地被掺杂，并且有利地在掺杂之后具有与基极区域的导电类型相反的导电类型。
在本发明的第一构型变型方案中考虑，硅化物层通过在开口区域中的掩蔽为开口的生成而被蚀刻。优选的是，使用一种蚀刻材料用于蚀刻，它能够实现对位于下方的、单晶半导体材料选择性地蚀刻硅化物层。
一种第二的、变换的构型变型方案考虑，该开口通过升离技术-工艺步骤(lift-off)来生成。为此在硅化物层的施加之前，一个光刻胶掩膜被结构化，并且接着该硅化物层通过硅化物靶(Silizidtarget)的溅射被施加。接着被结构化的光刻胶掩膜被去除，这样在硅化物层中的开口形成了。
本发明的一种有利的改进方案考虑，在该开口内的发射极区域自对准地被构造。此外硅化物层的该开口边沿确定了发射极区域的外部尺寸，这样在开口内的发射极区域被对称地构造。此外有利地考虑，为了构造发射极区域，在该开口内产生内部隔离区(Innenspacer)，在这些内部隔离区之间构造一个隔离区开口并且接着施加了一个能导电的层或层序列。这些内部隔离区用于在隔离区开口下方定位有源发射极半导体区。此外内部隔离区和必要时另外的电介质用于将发射极端与硅化物层绝缘和/或基极区域的绝缘。因此通过内部隔离区确定了内基极的范围。其中外基极从内基极一直延伸到硅化物层之下，其中外基极的基极区域的半导体区至少大部分通过硅化物层为连接接触(Anschlusskontaktierung)而被覆盖。
为了尽可能低电阻地接触发射极区域，在本发明的一种有利的构型中，在导电层或者层序列中引入与发射极区域的第一导电类型相应的掺杂材料，该掺杂材料在退火步骤中向内扩散(eindiffundiert)进入在隔离区开口区域中的单晶半导体层中，这样导电层或层序列作为掺杂材料的源起作用。在此，向内扩散通过相应的温度/时间选择优选地被局限于在内部隔离区之间的隔离区开口下方的范围内。
为了尽可能低电阻地接触基极并且为了避免肖特基接触，根据本发明的改进方案考虑，在硅化物层和/或在第二半导体层中引入与基极区域的第二导电类型相应的掺杂材料，该掺杂材料在退火步骤中向内扩散入为发射极区域的开口区域之外的第一半导体层和/或基极区域，这样硅化物层和/或第二半导体层作为掺杂材料的源起作用。
本发明的该改进方案的构型有利地考虑，导电的层序列由第一导电类型的、位于下方的、特别是多晶的硅层以及位于上方的另一个硅化物层形成。其中多晶的硅层优选地这样高地掺杂，使得它具有大于×××cm-3的掺杂材料浓度。
该硅化物层或者该另外的硅化物层在本发明的第一有利的构型变型方案中被施加，其方式是为了成形(Formierung)而施加一个硅层和一个或多个金属层、特别是钛层和/或钴层，并且接着进行硅化。在硅化之前和/或之后，掺杂材料可以优选地通过相应的掩膜被选择性地注入。
该硅化物层或者该另外的硅化物层在本发明的第二优选构型变型方案中被施加，其方式是一个包含硅化物的靶被溅射。掺杂材料可以在溅射过程中被引入原处。
本发明的一种有利的进一步构型考虑，基极区域至少具有一个硅-锗-层，其方式是在基极区域的外延沉积期间由硅和锗构成的混合物被施加。有利的是，该硅-锗-层通过一个保护层、例如通过第一半导体层被覆盖，以防止锗与在硅化物层形成期间被施加的金属发生反应。
本发明的另一个方面是高频装置、特别是可以按照前面阐述的方法制造的双极型晶体管。该高频装置具有由半导体材料构成的基极区域和在基极区域上方设置的硅化物层，该硅化物层为与基极区域的电学连接而构造。在硅化物层中蚀刻了一个开口，在其中引入了发射极区域，该发射极区域通过绝缘体层、例如电介质与硅化物层电绝缘。
本发明的另一个方面是用于制造半导体对象的方法，在此特别是制造四级管。在此，构造了一个第一基极区域和一个第二基极区域。两个基极区域优选地互相分隔地被连接并且有利地可以分隔地通过不同的基极电流控制。
在第一基极区域和第二基极区域之间构造了一个与两个基极区域邻造的中间基极区域，该区域优选地具有单晶的半导体材料。与第一基极区域邻接地构造了一个集电极区域。然后由第一半导体材料例如Si或者SiGe构成的第二基极区域被施加。
在第一基极区域上方施加了一个硅化物层。在硅化物层的施加之后，在硅化物层中产生一个开口，其方式是在开口区域中的硅化物层被去除。接着在开口内构造一个与第二基极区域相邻的发射极区域。
本发明的一种优选的构型考虑，一个连接层被施加，它与第一基极区域邻接。在此，该连接层由硅化物材料形成，它被混以杂质(Fremdstoffen)、优选的是周期表的3A族的材料(硼，等等)，它在相邻的半导体材料中作为掺杂材料起作用，这样连接层用作相邻的半导体区域的掺杂材料扩散源。
在本发明的另外的、也是可以组合的进一步构型，连接层通过施加一个第一电介质而与集电极区域绝缘和/或通过施加一个第二电介质而与中间基极区域绝缘。这种电介质例如是SiO2或者Si3N4。
本发明有利地改进地考虑，至少在连接层中开了一个基极窗，第一基极区域的一个或多个单晶半导体层被选择性地外延淀积在该基极窗中。有利的是单晶半导体层之一由混合晶体、例如SiGe构成。
本发明的另一个优选的进一步构型考虑，为了构造中间基极区域，在第二电介质上和在第一基极区域的露出的半导体层上非结晶形地淀积了中间基极层的半导体材料的至少一部分，并且通过固相外延从第一基极区域的露出的半导体层出发作为晶种而被晶化。
为了将本发明进一步有利地扩展考虑，连接层由被淀积的或通过硅化物化制造的硼掺杂的硅化钴(Kobaldsilizid)形成。此外在本发明的第一构型变型方案中，连接层由被淀积的、在原处硼掺杂的硅化钴形成，而在第二构型变型方案中，连接层由借助注入而被硼掺杂的硅化钴形成。有利的是，在连接层的淀积之后进行退火步骤。本发明的另一个方面是其它的高频布置，在此优选的是四级管。它可以借助前面阐述的方法被制造。
该高频布置具有由半导体材料构成的第一基极区域和第二基极区域。在第一基极区域和第二基极区域之间设置了由半导体材料构成的中间基极区域。此外设置了与第一基极区域相邻的集电极区域和与第二基极区域相邻的发射极区域。
此外该高频布置还具有一个连接区域，它为了电学连接而与第一基极区域邻接。在此，在连接区域开口中的第一基极区域通过选择性外延作为单晶半导体材料被构造。发射极区域被引入一个开口中，该开口在第二基极区域的为电学连接而构造的硅化物层中被蚀刻出。
附图说明
以下本发明借助附图在实施例中被详细阐述。其中：
图1a至1h示出了根据现有技术的HBT的制造过程的概要示意图，
图2示出了HBT的制造状态的概要剖面图，
图3示出了HBT的一个区段的概要剖面图，
图4示出了四级管的概要剖面图。
具体实施方式
在用于制造高频双极型晶体管(HBT)的第一实施例中，以下的制造工艺步骤被逐个执行。为了简化，详细的工艺步骤，如表面净化等等，被省略：
-在硅晶圆中引入一个被掩埋的n+层90并且
-450nm硅9外延生长，2e16cm-3As掺杂，
-借助氮化物硬掩膜进行平坦的STI-沟道绝缘的蚀刻，以及
-以热的和/或被施加的氧化物填充，
-以STI反掩膜(Inversmaske)进行氧化物的反刻，以及
-氧化物CMP以氮化物硬掩模作为抛光停止，
-基极外延，步骤是
●5nm n--Si-起始层，
●10nm固有的SiGe-层
●5nm p+-SiGe-层
●5nm固有的SiGe-层
●10nm硼掺杂的p--硅-层4
●10nm硼掺杂的p+-硅-帽层(Capschicht)40作为扩散源
-100nm CoSi2的溅射淀积以及
-200nm等离子体-Si3N4的淀积，
-在设置发射极窗的位置上去除Si3N4层8，
-淀积200nm等离子体-Si3N4并且
-在时间上进行Si3N4-反刻，名义上去除250nm(隔离区蚀刻)
-CoSi2干燥地在时间上蚀刻，例如具有选择性为30∶1的Cl2∶O2-等离子体至位于下方的具有大约2至3nm Si-去除量(Abtrag)的硅，
-具有5nm Si-去除量的Si-软蚀刻
图2概要示出了根据这些工艺步骤的制造方法状态。在此，以下的导电类型适用于高频npn-双极型晶体管。集电极区域通过n+掺杂的、被掩埋的层90以及通过n--层9形成，其中这些层90和9在两个介电层72之间彼此相邻，并且在该区域中，衬底的晶格延伸。在n--层9上设置有基极区域1，该基板区域在本实施例中为了简化的表示而只是由一层构成。在该基极区域1上设置了一个第一半导体层4和一个第二半导体层40，它们与基极区域1相反，没有锗。此外为了该高频半导体布置与其它高频半导体布置的分开，设置了由一个Si3N4-层8和一个SiO2-层71构成的电介质。
在第二半导体层40上方并且由此在基极区域1的上方设置了一个硅化物层2，在其中借助由Si3N4-层8和间隔区-81构成的硬掩膜蚀刻出一个开口3，其中在该开口内在以下步骤中构造出发射极区域。
在图3中概要示出了在本发明的另一个实施例中、通过npn-高频双极型晶体管的基极-发射极区域的一个剖视图。与图2类似，层9形成一个低的n-掺杂的集电极区域的一部分，在其上设置了p掺杂的基极区域1。在基极区域1之上仅仅设置了半导体层4，在其上方又设置了硅化物层2和由Si3N4(8)构成的硬掩膜。开口3穿透硅化物层2，在该开口内设置了发射极区域(5，11)。
在开口3内在一个热氧化物7之上分别设置两个内部隔离区6。与内部隔离区6相邻地施加多晶的、n+-(高)掺杂的硅，它同样填充两个内部隔离区6之间的隔离区开口。发射极区域的开口3的剩余部分以硅化物11以及必要时其它的(在图3中未示出的)金属导体填充。
此外，多晶硅5作为掺杂材料源用于在发射极区域45中的单晶半导体层4的掺杂，该发射极区域此外通过由多晶硅5构成的掺杂剂被高n+-掺杂，并且形成有源的发射极区域45。此外，硅化物层2作为掺杂材料源起作用，其中在外基极区域42的区域中的第一半导体层4被高p+掺杂。这能够实现外基极42，1的特别低电阻的连接。
图4以概要的剖面图的形式示出了垂直集成的共射-共基放大器结构。标号2、4、5、6、8和11相应于图2的实施例。然而图2示出了高频双极型晶体管的区段，而图3示出了高频共射-共基放大器结构的概要示意图。因此在图3中设置了第一基极区域10和第二基极区域1。在第二基极区域1上方，垂直集成的共射-共基放大器结构的构造相应于图2中的双极型晶体管。
在第一基极区域和第二基极区域之间设置了一个中间基极区域900。该中间基极区域900具有与两个基极区域1、10的导电类型相反的导电类型。在该实施例中，基极区域1、10被p-掺杂，而中间基极区域被n-掺杂。
为了第一基极区域10的连接设置了硅化物层20，它通过电介质73、74例如SiO2与集电极区域9和中间基极区域900绝缘。在硅化物层20之间通过选择性外延而施加了单晶的半导体材料，该材料形成由层91、10和901构成的层堆叠(Schichtstapel)。不但第一基极区域，而且第二基极区域都具有SiGe-混合晶体。
在该实施例中硅化物层20被混以硼，并且在施加温度下用作为相邻的硅区域91、901的掺杂的固体源。在此p-掺杂的边沿区域741围绕硅化物层20形成。通过这种方式避免了在硅化物层20和n-掺杂的层9、91和901之间的短路。
为了制造图4的垂直集成共射-共基放大器结构，优选地执行以下制造工艺步骤：
-在第一硅表面上生成覆盖集电极层9的集电极区域的硬掩膜，
-选择性地去除集电极层9的不被硬掩膜覆盖的部分，
-热氧化在选择性去除集电极层之后露出的硅表面，
-淀积第一介电层73，
-去除第一介电层73的在硬掩膜的背离第一硅表面的表面上方的材料，
-去除硬掩膜，
-施加由连接层20构成的层序列，其中该连接层由硅化物材料实施并且用周期表中的3A族的一种材料混合，这样连接层20用作为邻接的半导体区域10的固体扩散源，
-施加第二介电层74，
-在第二介电层74和连接层20中在集电极区域上方开一个基极窗，
-在基极窗的开口中选择性地外延淀积第一单晶的半导体层10或者第一单晶半导体层堆叠，其中第一单晶半导体层10具有一个第一p-掺杂SiGe-层或者该堆叠具有一个SiGe-层，
-非选择性地淀积非结晶形的、n-掺杂的硅层，
-对从第一单晶半导体层10或者半导体层堆叠出发，至中间基极层900的至少一部分的、通过固相外延的、非结晶形的、n-掺杂的硅层进行晶体化，这样至少中间基极层900的范围被单晶地构建。
对于在中间基极层900上方的区域，所述用于制造双极型晶体管的工艺步骤类似地适用。
Claims (26)
1.用于制造半导体对象、特别是双极型晶体管的方法，其中
-施加一个由一个第一半导体材料构成的基极区域(1)，
-在该基极区域(1)的上方施加一个硅化物层(2)，
-在施加该硅化物层(2)之后在该硅化物层(2)中产生一个开口(3)，其方式是去除在该开口(3)范围中的该硅化物层(2)，并且
-接着在该开口(3)内构造一个发射极区域。
2.根据权利要求1的方法，其特征在于，在该基极区域(1)和该硅化物层(2)之间加入一个第一半导体层(4)，其方式是在该硅化物层(2)的施加之前，在该基极区域(1)的一个第一表面上施加该第一半导体层(4)。
3.根据权利要求2的方法，其特征在于，在该硅化物层(2)和该第一半导体层(4)之间引入一个第二半导体层(40)，其方式是在该硅化物层(2)的施加之前，在该第一半导体层(4)的一个第二表面上施加该第二半导体层(40)，其中优选的是该第二半导体层(40)相对于该第一半导体层(4)具有更高的掺杂材料浓度。
4.根据权利要求2或3之一的方法，其特征在于，该开口(3)以至少到达该第一半导体层(4)的该第二表面或者直到该基极层(1)的该第一表面的深度被产生。
5.根据前述权利要求之一的方法，其特征在于，该发射极区域在该开口(3)内被自对准地构造。
6.根据前述权利要求之一的方法，其特征在于，为了在该开口(3)内构造发射极区域而产生内部隔离区(6)，并且接着施加一个导电的层(5)或层序列(5，11)。
7.根据权利要求6的方法，其特征在于，在该导电的层(5)或层序列(5，11)中引入一种杂质，它在退火步骤期间向内扩散入该开口(3)的区域内的该半导体层(4)中，并且在该半导体层(4)内作为一个第一导电类型的掺杂材料起作用，这样该导电的层(5)或层序列(5，11)用作该掺杂材料的源。
8.根据前述权利要求之一的方法，其特征在于，在该硅化物层(2)和/或在该第二半导体层(40)中引入一种杂质，它在退火步骤期间向内扩散入在该开口(3)的区域之外的该第一半导体层(4)和/或该基极区域(1)中，并且在该第一半导体层(4)内作为一个第二导电类型的掺杂材料起作用，这样该硅化物层(2)和/或该第二半导体层(40)作为该掺杂材料的源起作用。
9.根据权利要求6的方法，其特征在于，该导电的层序列由一个位于下方的、特别是多晶的或者非结晶形的、第一导电类型的硅层(5)以及一个位于上方的另外的硅化物层(11)形成。
10.根据前述权利要求之一的方法，其特征在于，施加该硅化物层(2)或者该另外的硅化物层(11)，其方式是为了成形而施加一个硅层和一个或多个金属层、特别是钛层和/或钴层。
11.根据权利要求1至9之一的方法，其特征在于，该硅化物层(2)或者该另外的硅化物层(11)被施加，其方式是溅射包含硅化物的靶。
12.根据前述权利要求之一的方法，其特征在于，该基极区域(1)至少具有一个硅-锗-层。
13.特别是根据前述权利要求之一的方法，用于制造半导体对象，特别是制造垂直集成的共射-共基放大器结构，其中
-构造一个第一基极区域(10)和一个第二基极区域(1)，
-在该第一基极区域(10)和该第二基极区域(1)之间构造一个中间基极区域(900)，
-与该第一基极区域(10)相邻地构造一个集电极区域(91，9’)
-施加由一个第一半导体材料构成的该第二基极区域(1)，
-在该第二基极区域(1)上方施加一个硅化物层(2)，
-在该硅化物层(2)的施加之后在该硅化物层(2)中产生一个开口(3)，其方式是将在该开口(3)的区域内的该硅化物层(2)去除，并且
-接着在该开口(3)内构造一个与该第二基极区域(1)相邻的发射极区域。
14.根据权利要求13的方法，其特征在于，该第一基极区域(10)，该第二基极区域(1)和/或该中间基极区域(900)被构造为一些层，它们优选地形成一些互相水平的界面。
15.根据权利要求13或14之一的方法，其特征在于，施加一个与该第一基极区域(10)相邻的连接层(20)，
-该连接层由一种硅化物材料构造，该硅化物材料被混以至少一种杂质，该杂质可在一个与该硅化物材料相邻的半导体材料(901，10，91，9’)中作为掺杂材料起作用，并且
-该连接层用作用于一个与该连接层(20)相邻的半导体区域(901，10，91，9’)掺杂的扩散源。
16.根据权利要求15的方法，其特征在于，该连接层(20)通过施加一个第一电介质(73)而与该集电极区域(9’)绝缘。
17.根据权利要求15或16之一的方法，其特征在于，该连接层(20)通过施加一个第二电介质(74)而与该中间基极区域(900)绝缘。
18.根据权利要求15至17之一的方法，其特征在于，至少在该连接层(20)中开了一个基极窗，该第一基极区域(10)的一个或多个单晶半导体层被选择性地外延淀积在该基极窗中。
19.根据权利要求17或18的方法，其特征在于，为了构造该中间基极区域(900)，在该第二电介质(74)上和在该第一基极区域(1)的露出的半导体层上非结晶形地淀积该中间基极层(900)的半导体材料的至少一部分，并且通过固相外延从该第一基极区域(1)的该露出的半导体层出发作为晶种地被晶化。
20.根据权利要求15至19之一的方法，其特征在于，该连接层(20)由被淀积的或通过硅化物化制造的被掺以硼的硅化钴形成。
21.根据权利要求20的方法，其特征在于，该连接层(20)由被淀积的、在原处被掺以硼的硅化钴形成。
22.根据权利要求20的方法，其特征在于，该连接层(20)由借助注入而被掺以硼的硅化钴形成。
23.根据权利要求14至22之一的方法，其特征在于，在该连接层(20)的淀积之后进行退火步骤。
24.根据权利要求23的方法，其特征在于，接着该连接层(20)的施加的外延或者淀积步骤作为热处理步骤起作用。
25.半导体对象，特别是高频双极型晶体管，优选地借助按照权利要求1至12之一的方法制造，具有
-一个由半导体材料构成的基极区域(1)，
-在该基极区域(1)上方设置的硅化物层(2)，它为该基极区域(1)的电连接而构造，
-一个在该硅化物层(2)中蚀刻出的开口(3)，在该开口中引入一个发射极区域，该发射极区域通过一个绝缘层(6，7)与该硅化物层(2)电绝缘。
26.半导体对象，特别是垂直集成的高频共射-共基放大器结构，优选地借助根据权利要求13至23之一的方法制造，具有
-一个第一基极区域(10)和一个第二基极区域(1)，
-在该第一基极区域(10)和该第二基极区域(1)之间设置的一个中间基极区域(900)，
-一个与该第一基极区域(10)相邻的集电极区域(91，9’)，
-一个与该第二基极区域(1)相邻的发射极区域，以及
-一个连接区域(20)，它为电连接而与该第一基极区域(10)邻接，
其中
-在一个连接区域开口中的该第一基极区域(10)通过选择性的外延作为单晶半导体材料被构造，并且
-该发射极区域被设置在一个开口(3)中，该开口被设置在一个为了该第二基极区域(1)的电连接而被构造的硅化物层(2)中。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE102004053393.8 | 2004-11-05 | ||
| DE102004053393A DE102004053393B4 (de) | 2004-11-05 | 2004-11-05 | Verfahren zur Herstellung einer vertikal integrierten Kaskodenstruktur und vertikal integrierte Kaskodenstruktur |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN1790636A true CN1790636A (zh) | 2006-06-21 |
Family
ID=35589311
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200510116290.7A Pending CN1790636A (zh) | 2004-11-05 | 2005-11-07 | 用于制造半导体对象的方法以及半导体对象 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7488663B2 (zh) |
| EP (1) | EP1655783A1 (zh) |
| CN (1) | CN1790636A (zh) |
| DE (1) | DE102004053393B4 (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103545357A (zh) * | 2010-09-02 | 2014-01-29 | 台湾积体电路制造股份有限公司 | 双极性晶体管 |
| WO2019001144A1 (zh) * | 2017-06-29 | 2019-01-03 | 厦门市三安集成电路有限公司 | 多重外延层的共射共基晶体管 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8435873B2 (en) * | 2006-06-08 | 2013-05-07 | Texas Instruments Incorporated | Unguarded Schottky barrier diodes with dielectric underetch at silicide interface |
| US8409959B2 (en) | 2007-03-13 | 2013-04-02 | Micron Technology, Inc. | Vertically base-connected bipolar transistor |
| US20090258238A1 (en) * | 2008-04-14 | 2009-10-15 | Heraeus Inc. | Silicide formation utilizing ni-doped cobalt deposition source |
| DE102015208133B3 (de) | 2015-04-30 | 2016-08-18 | Infineon Technologies Ag | BiMOS-Vorrichtung mit einem vollständig selbstausgerichteten Emittersilicium und Verfahren zu deren Herstellung |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA1279410C (en) * | 1986-06-06 | 1991-01-22 | Anatoly Feygenson | Submicron bipolar transistor with buried silicide region |
| US4771013A (en) * | 1986-08-01 | 1988-09-13 | Texas Instruments Incorporated | Process of making a double heterojunction 3-D I2 L bipolar transistor with a Si/Ge superlattice |
| DE69107779T2 (de) * | 1990-10-31 | 1995-09-21 | Ibm | Transistor mit selbstjustierender epitaxialer Basis und dessen Herstellungsverfahren. |
| JPH05275437A (ja) * | 1992-03-24 | 1993-10-22 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| DE69315813T2 (de) * | 1992-12-28 | 1998-06-10 | Koninkl Philips Electronics Nv | Kaskodenschaltungsstruktur mit bipolaren Epitoxial-Transistoren und niedrig gelegenem Basisanschluss |
| DE4301333C2 (de) * | 1993-01-20 | 2003-05-15 | Daimler Chrysler Ag | Verfahren zur Herstellung von Silizium-Germanium-Heterobipolartransistoren |
| FR2728389A1 (fr) * | 1994-12-19 | 1996-06-21 | Korea Electronics Telecomm | Procede de fabrication d'un transistor bipolaire a hetero-jonctions |
| KR100205024B1 (ko) * | 1995-12-20 | 1999-07-01 | 양승택 | 초 자기 정렬 바이폴러 트랜지스터의 제조방법 |
| KR970054343A (ko) * | 1995-12-20 | 1997-07-31 | 이준 | 규소/규소게르마늄 쌍극자 트랜지스터 제조방법 |
| FR2779572B1 (fr) * | 1998-06-05 | 2003-10-17 | St Microelectronics Sa | Transistor bipolaire vertical a faible bruit et procede de fabrication correspondant |
| DE19845790B4 (de) * | 1998-09-21 | 2008-12-04 | IHP GmbH - Innovations for High Performance Microelectronics/Institut für innovative Mikroelektronik | Verfahren zur naßchemischen Abdünnung von Si-Schichten im aktiven Emittergebiet eines Bipolartransistors |
| US6239477B1 (en) * | 1998-10-07 | 2001-05-29 | Texas Instruments Incorporated | Self-aligned transistor contact for epitaxial layers |
| DE19958062C2 (de) * | 1999-12-02 | 2002-06-06 | Infineon Technologies Ag | Verfahren zur Herstellung eines Bipolartransistors und Verfahren zur Herstellung einer integrierten Schaltungsanordnung mit einem solchen Bipolartransistor |
| FR2804247B1 (fr) * | 2000-01-21 | 2002-04-12 | St Microelectronics Sa | Procede de realisation d'un transistor bipolaire a emetteur et base extrinseque auto-alignes |
| US20030199153A1 (en) * | 2000-01-27 | 2003-10-23 | Kovacic Stephen J. | Method of producing SI-GE base semiconductor devices |
| FR2805923B1 (fr) * | 2000-03-06 | 2002-05-24 | St Microelectronics Sa | Procede de fabrication d'un transistor bipolaire double- polysilicium auto-aligne |
| JP4598224B2 (ja) * | 2000-03-30 | 2010-12-15 | シャープ株式会社 | ヘテロ接合バイポーラ型ガン効果四端子素子 |
| JP3528756B2 (ja) * | 2000-05-12 | 2004-05-24 | 松下電器産業株式会社 | 半導体装置 |
| US6518111B1 (en) * | 2001-12-20 | 2003-02-11 | Texas Instruments Incorporated | Method for manufacturing and structure of semiconductor device with dielectric diffusion source and CMOS integration |
| US6869854B2 (en) * | 2002-07-18 | 2005-03-22 | International Business Machines Corporation | Diffused extrinsic base and method for fabrication |
| DE10254663B4 (de) * | 2002-11-22 | 2005-08-04 | Austriamicrosystems Ag | Transistor mit niederohmigem Basisanschluß und Verfahren zum Herstellen |
-
2004
- 2004-11-05 DE DE102004053393A patent/DE102004053393B4/de not_active Expired - Fee Related
-
2005
- 2005-11-02 EP EP05023837A patent/EP1655783A1/de not_active Withdrawn
- 2005-11-04 US US11/266,209 patent/US7488663B2/en not_active Expired - Fee Related
- 2005-11-07 CN CN200510116290.7A patent/CN1790636A/zh active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103545357A (zh) * | 2010-09-02 | 2014-01-29 | 台湾积体电路制造股份有限公司 | 双极性晶体管 |
| CN103545357B (zh) * | 2010-09-02 | 2017-07-11 | 台湾积体电路制造股份有限公司 | 双极性晶体管 |
| WO2019001144A1 (zh) * | 2017-06-29 | 2019-01-03 | 厦门市三安集成电路有限公司 | 多重外延层的共射共基晶体管 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1655783A1 (de) | 2006-05-10 |
| DE102004053393A1 (de) | 2006-05-11 |
| DE102004053393B4 (de) | 2007-01-11 |
| US7488663B2 (en) | 2009-02-10 |
| US20060099770A1 (en) | 2006-05-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1225797C (zh) | 半导体器件及其制备方法 | |
| CN1224109C (zh) | 双极晶体管及其制造方法 | |
| CN1215569C (zh) | 半导体器件及其制造方法 | |
| CN1222986C (zh) | 半导体装置的制造方法和半导体装置 | |
| CN1293637C (zh) | 具有应变沟道的互补式金属氧化物半导体及其制作方法 | |
| US7880270B2 (en) | Vertical bipolar transistor | |
| CN1159768C (zh) | 横型异质结双极三极管及其制造方法 | |
| US6846710B2 (en) | Method for manufacturing self-aligned BiCMOS | |
| CN1667834A (zh) | 在BiCMOS工艺中形成基极的方法 | |
| CN1253946C (zh) | 半导体装置及其制造方法 | |
| CN1466225A (zh) | 双载子晶体管及其制造方法 | |
| CN1790636A (zh) | 用于制造半导体对象的方法以及半导体对象 | |
| CN1015037B (zh) | 双极型和互补金属氧化物半导体晶体管的集成制造工艺 | |
| CN1717793A (zh) | 用于生产双极晶体管的方法 | |
| CN1161842C (zh) | 带有微波双极晶体管的半导体器件 | |
| CN1540742A (zh) | 半导体装置及其制造方法 | |
| US7358132B2 (en) | Self-aligned bipolar semiconductor device and fabrication method thereof | |
| CN1625809A (zh) | 半导体器件及其制造方法 | |
| CN1210813C (zh) | 半导体器件和其制造方法 | |
| CN1828929A (zh) | 双极性晶体管及相关的制造方法 | |
| US7368361B2 (en) | Bipolar junction transistors and method of manufacturing the same | |
| US20040256696A1 (en) | Bipolar junction transistors and methods of manufacturing the same | |
| CN1020026C (zh) | 双极型晶体管的集成制造工艺 | |
| CN1722461A (zh) | 半导体装置 | |
| US20020185657A1 (en) | Method of manufacturing a bipolar transistor of double-polysilicon, heterojunction-base type and corresponding transistor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |