JP4391069B2 - ヘテロバイポーラトランジスタおよびその製造方法 - Google Patents
ヘテロバイポーラトランジスタおよびその製造方法 Download PDFInfo
- Publication number
- JP4391069B2 JP4391069B2 JP2002271172A JP2002271172A JP4391069B2 JP 4391069 B2 JP4391069 B2 JP 4391069B2 JP 2002271172 A JP2002271172 A JP 2002271172A JP 2002271172 A JP2002271172 A JP 2002271172A JP 4391069 B2 JP4391069 B2 JP 4391069B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- concentration
- emitter
- base layer
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 36
- 125000005842 heteroatom Chemical group 0.000 title description 13
- 239000013078 crystal Substances 0.000 claims description 91
- 229910003811 SiGeC Inorganic materials 0.000 claims description 76
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 51
- 238000000034 method Methods 0.000 claims description 40
- 239000000758 substrate Substances 0.000 claims description 28
- 238000000151 deposition Methods 0.000 claims description 20
- 239000002019 doping agent Substances 0.000 claims description 17
- 239000012535 impurity Substances 0.000 claims description 14
- 230000007423 decrease Effects 0.000 claims description 10
- 239000010410 layer Substances 0.000 description 514
- 238000009792 diffusion process Methods 0.000 description 38
- 238000009826 distribution Methods 0.000 description 36
- 239000007789 gas Substances 0.000 description 27
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 20
- 230000015556 catabolic process Effects 0.000 description 18
- 230000008569 process Effects 0.000 description 18
- 239000004065 semiconductor Substances 0.000 description 17
- 238000010438 heat treatment Methods 0.000 description 13
- 238000010586 diagram Methods 0.000 description 12
- 239000010453 quartz Substances 0.000 description 11
- 229910052796 boron Inorganic materials 0.000 description 10
- 238000002955 isolation Methods 0.000 description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 9
- 239000002994 raw material Substances 0.000 description 9
- 229910052799 carbon Inorganic materials 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 7
- 229910052681 coesite Inorganic materials 0.000 description 7
- 229910052906 cristobalite Inorganic materials 0.000 description 7
- 239000000203 mixture Substances 0.000 description 7
- 229920005591 polysilicon Polymers 0.000 description 7
- 239000000377 silicon dioxide Substances 0.000 description 7
- 229910052682 stishovite Inorganic materials 0.000 description 7
- 229910052905 tridymite Inorganic materials 0.000 description 7
- 238000002347 injection Methods 0.000 description 6
- 239000007924 injection Substances 0.000 description 6
- 238000007740 vapor deposition Methods 0.000 description 6
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 5
- 230000010355 oscillation Effects 0.000 description 5
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 150000001875 compounds Chemical class 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 4
- 230000005684 electric field Effects 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 4
- 238000004458 analytical method Methods 0.000 description 3
- 125000004429 atom Chemical group 0.000 description 3
- 238000004891 communication Methods 0.000 description 3
- 229910002804 graphite Inorganic materials 0.000 description 3
- 239000010439 graphite Substances 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 230000001133 acceleration Effects 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 125000004432 carbon atom Chemical group C* 0.000 description 2
- 230000035515 penetration Effects 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000001803 electron scattering Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 230000009545 invasion Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- UIUXUFNYAYAMOE-UHFFFAOYSA-N methylsilane Chemical compound [SiH3]C UIUXUFNYAYAMOE-UHFFFAOYSA-N 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66242—Heterojunction transistors [HBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1004—Base region of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
- H01L29/7371—Vertical transistors
- H01L29/7378—Vertical transistors comprising lattice mismatched active layers, e.g. SiGe strained layer transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
- H01L29/1608—Silicon carbide
Description
【０００１】
【発明の属する技術分野】
本発明は半導体装置に係り、特にＳｉＧｅＣ三元系混晶半導体層を有する高速半導体装置に関する。
【０００２】
Ｓｉバイポーラトランジスタは今日では古典的な半導体装置であるが、従来のＳｉバイポーラトランジスタではＳｉ中のキャリア移動度が限られているため動作速度に限界があり、数十ＧＨｚ帯域での高速動作が要求される光通信システムや携帯電話等の無線通信システムでは、もっぱら電子移動度の大きい化合物半導体を活性領域に使った化合物半導体装置が使われていた。
【０００３】
一方、化合物半導体装置はＳｉ基板上への集積化が困難で、このため従来の高速通信システムでは、ＧＨｚ帯域で動作する高周波回路をＳｉ集積回路により構成された信号処理部とは別に設ける必要があった。
【０００４】
ＳｉはＧｅとの間で広範な混晶を形成することが知られており、かかるＳｉＧｅ二元系混晶を活性層に使った高速半導体装置が提案されている。ＳｉＧｅ二元系混晶では、ＳｉとＧｅの原子半径の差に起因して歪が生じるが、かかる歪の存在の結果、混晶を構成する結晶の対称性が低下し、電子の散乱が制限され、その結果キャリア移動度が大きく増大する。かかるＳｉＧｅ二元系混晶を使った高速半導体装置は他のＳｉ半導体装置と共に共通のＳｉ基板上に集積化することができるため、好都合である。
【０００５】
ＳｉＧｅ二元系混晶ではＳｉ結晶中におけるＧｅによる置換の結果バンドギャップが減少するが、かかるＳｉＧｅ混晶をｐ型にドープしてＳｉバイポーラトランジスタのベース層に使うことにより、エミッタ領域中への少数キャリアの注入を阻止するバンド不連続をベース−エミッタ間の価電子帯側に形成することができ、その結果、かかるＳｉＧｅ系のヘテロバイポーラトランジスタでは、従来の化合物半導体へテロバイポーラトランジスタと同様に、エミッタ注入効率を向上させ高速応答特性を実現することができる。
【０００６】
【従来の技術】
図１（ａ）は従来のＳｉＧｅ二元系混晶を使ったヘテロバイポーラトランジスタ１０の構成を、また図１（ｂ）は図１（ａ）のヘテロバイポーラトランジスタ１０のバンド構造を示す。
【０００７】
図１（ａ）を参照するに、ヘテロバイポーラトランジスタ１０は素子分離溝１１Ａおよびｎ+型ウェル１１Ｂが形成されたＳｉ基板１１上に形成されており、ｎ+型ウェル１１Ｂ上にはｎ型Ｓｉコレクタ層１２と、ｐ型ＳｉＧｅ二元系混晶よりなる薄いベース層１３とが順次形成されている。コレクタ層１２とベース層１３とはメサ構造を形成し、ベース層１３上にはｎ+型Ｓｉエミッタ層１４が形成される。典型的にはコレクタ層１２およびエミッタ層１４はＰまたはＡｓにより、それぞれ５×１０17ｃｍ-3および３×１０20ｃｍ-3程度のキャリア密度にドープされており、一方ベース層はＢにより、５×１０18ｃｍ-3程度以上のキャリア密度にドープされている。エミッタ層１４上にはエミッタ電極１５が、ベース層１３上にはベース電極１６が、さらにｎ+ウェル１１Ｂ上にはコレクタ電極１７が形成される。すなわち、図１（ａ）の構造では、ｎ+型ウェル１１Ｂはコレクタコンタクト層を構成する。
【０００８】
図１（ｂ）のバンド構造図中に示すように、ベース層１３中においてはＧｅ濃度が厚さ方向に、ベース層１３とエミッタ層１４との界面からベース層１３とコレクタ層１２との界面に向かって増大するように変化しており、その結果ベース層１３中においては伝導帯Ｅｃがコレクタ層１２に向かって傾斜する。ベース層１３中にかかる傾斜組成構造を設けることにより、電子はベース層１３中を拡散により通過する際に伝導帯Ｅｃの傾斜に起因するドリフト電界により加速を受け、その結果バイポーラトランジスタ１０の動作速度が向上する。かかるＳｉＧｅ二元系混晶を使ったヘテロバイポーラトランジスタについては、例えば非特許文献１を参照。
【０００９】
図１（ａ）、（ｂ）のヘテロバイポーラトランジスタ１０はＳｉ基板上に、Ｓｉ集積回路の分野で既に確立された技術により形成されるため、アナログ回路を含む他の情報処理回路と容易に集積化することができる。
【００１０】
【特許文献１】
特開２００２−１５８２３２号公報
【特許文献２】
特開２００１−３１９９３６号公報
【特許文献３】
特開平４−１０６９８０号公報
【非特許文献１】
米国特許５，３５３，９１２号公報
【非特許文献２】
Lanzerotti, et al., Appl. Phys. Lett. 70(23), 9 June 1997;Osten, H.J., et al., J. Vac. Sci. Technol. B16(3), May/Jun 1998, pp.1750-1753
【００１１】
【発明が解決しようとする課題】
一方、図１（ａ），（ｂ）のヘテロバイポーラトランジスタ１０では、ベース層１３のドーピングに使われるＢが容易に隣接するコレクタ層１２あるいはエミッタ層１４中に拡散するため、熱処理に対して不安定である問題を有している。
【００１２】
これに対し、従来よりＳｉＧｅ二元系混晶ベース層１３に少量のＣ（炭素）をドーパントとして導入することにより、ベース層１３から隣接するコレクタ層１２あるいはエミッタ層１４へのＢの拡散を抑制する技術が提案されている（非特許文献２参照）。
【００１３】
すなわち、ベース層１３中にＣを制御された分布プロファイルで導入することによりベース層１３中におけるＢの分布を理想的に制御したヘテロバイポーラトランジスタでは、ベース層の膜厚が最小化でき、またベース層中のドーパント濃度が最大化できるため、優れた動作特性を示すと期待される。
【００１４】
ところが、本発明の発明者が実際に作製した、ＳｉＧｅＣベース層１３中におけるＢの分布を理想的に制御したヘテロバイポーラトランジスタでは、式１
【００１５】
【数１】
【００１６】
（H.F. Cooke, Solid State Design, Feb. 1963, pp.37 - 42）で与えられる雑音指数（Noise Figure：ＮＦ)が０．８〜１．２ｄＢ程度の値に劣化し、特にＧＨｚ帯域を含む高周波数帯域におけるＳ／Ｎ比が劣化することが見出された。ただし式１中、ｒgは信号源インピーダンス、ｒb’はベース抵抗、ｒeはエミッタ抵抗、α0はベース接地電流増幅率を表す。
【００１７】
式１より、ベース抵抗ｒb’およびエミッタ抵抗ｒeを低減することにより、ヘテロバイポーラトランジスタの雑音指数を低減できるのがわかる。そこでベース層１３中におけるＣの分布を制御してＢの分布を、ベース層中におけるＢの濃度が最大化しベース抵抗ｒb’が最小化するように、またエミッタ層中へのＢの侵入が抑制されエミッタ抵抗ｒeも最小化するように制御することで、ヘテロバイポーラトランジスタの雑音指数を抑制することが期待された。
【００１８】
しかしながら、このようなＳｉＧｅＣベース層１３中におけるＢの分布を理想的に制御したヘテロバイポーラトランジスタでは、先にも述べたように雑音指数が０．８〜１．２ｄＢ程度に劣化してしまい、特に高周波数帯域において所望の高いＳ／Ｎ比を得られないことが見出された。
【００１９】
図２は、本発明の発明者が図１（ａ），（ｂ）の構造を有するヘテロバイポーラトランジスタにおいて、ｎ型コレクタ層１２およびＢ（ホウ素）によりｐ型にドープされたベース層１３を順次減圧ＣＶＤ法により形成した状態における、コレクタ層１２およびベース層１３中のＢ，ＣおよびＧｅの分布をＳＩＭＳ分析により調べた結果を示す。
【００２０】
図２の状態、すなわちエミッタ層１４が形成される前の、ベース層１３の成膜直後の状態では、ベース層１３の下部、コレクタ層１２との境界近傍にはＣおよびＢを含まないＳｉＧｅ混晶領域１３Ａが形成されており、その上にＣおよびＢを含むＳｉＧｅＣ混晶領域１３Ｂが形成されているのがわかる。また領域１３ＢにおいてはＢの濃度よりもＣの濃度が高く、Ｂの分布はＣの分布している範囲内に限られているのがわかる。
【００２１】
これに対し図３は図２の構造上にさらにＰ（リン）によりｎ型にドープされたエミッタ層１４を減圧ＣＶＤ法により形成し、さらに実際に素子を製造する際に行われるＣＶＤ絶縁膜の形成工程に対応する熱処理（７００〜８００℃）を行い（後で説明する図１１（ｂ）を参照）、さらに実際の素子製造工程に対応して９００〜１０００℃で急速熱処理（ＲＴＡ）を行った状態におけるＧｅ，Ｃ，ＢおよびＰの分布を示す。
【００２２】
図１２は、本発明の発明者が、図１の構成のヘテロバイポーラトランジスタを作成した際の膜中元素分布を示す更に別の図である。図２は、各層を堆積した状態におけるＳＩＭＳ分析の結果を示したものであり、深さ方向の分解能があまり高くない。そこで、より正確な膜中元素分布を図１２を用いて示している。
【００２３】
図３及び図１２を参照するに、このような絶縁膜形成の際の減圧ＣＶＤ処理に伴い、ベース層１３中のＣはベース層１３全体に拡散し、図２の領域１３Ａ，１３Ｂは消滅し、単一のベース層１３が形成されているのがわかる。これに伴ってＢも図２の状態に比べれば多少拡散しているが、その分布プロファイルはＣの分布プロファイルに対応して良好に制御されており、エミッタ層１４にＢが侵入することはない。また、図１２から分かるように、ベース層１３のコレクタ層１２側においてはＧｅの濃度勾配は存在しておらず、Ｇｅ濃度はコレクタ層１２とベース層１３との界面で０％から例えば１６％に急激に増加している。また、図１２から分かるように、ベース層１３のエミッタ層１４側においてはＧｅの濃度勾配は一定ではなく、Ｇｅ濃度はベース層１３とエミッタ層１４との界面で５〜１０％から０％へと急激に減少している。また図３よりわかるようにベース層１３中におけるＧｅの分布プロファイルはエミッタ層１４の形成前後でほとんど変化していないことがわかる。
【００２４】
しかし、このようなＣの分布により理想的にＢの分布が制御され、Ｂがベース層内に閉じ込められた構成のヘテロバイポーラトランジスタでは、先にも説明したように、所望の特性を得ることができないことがわかった。
【００２５】
そこで本発明は上記の課題を解決した、新規で有用な半導体装置を提供することを概括的課題とする。
【００２６】
本発明のより具体的な課題は、ＳｉＧｅ二元系混晶をベースとするヘテロバイポーラトランジスタにおいて、雑音指数特性を向上させ、良好なＳ／Ｎ比を得ることにある。
【００２７】
【課題を解決するための手段】
本発明は上記の課題を、ｎ形Ｓｉコレクタ層と、前記ｎ形Ｓｉコレクタ層上に形成された、Ｂでドープされたｐ型ＳｉＧｅＣ混晶層よりなるベース層と、前記ベース層上に形成されたｎ型Ｓｉエミッタ層とよりなり、前記ベース層と前記エミッタ層との境界におけるＢ濃度は、７×１０１７ｃｍ−３を超えており、前記ベース層のうち、少なくとも前記エミッタ層側の境界を含む領域において、Ｂ濃度がＣ濃度以上であり、前記コレクタ層は、前記ベース層との境界を含む領域におけるＣの濃度が、Ｂの濃度以上であることを特徴とするヘテロバイポーラトランジスタにより、解決する。
【００２８】
本発明によれば、ベース層とエミッタ層との境界面に緩やかなＢの分布と緩やかなｐｎ接合が生じ、一部のＢはエミッタ層中に侵入するが、その結果、特に高周波帯域で非常に優れた雑音指数を有するヘテロバイポーラトランジスタが得られる。
【００２９】
本発明では、前記ベース層のうち、少なくとも前記エミッタ層との境界を含む領域において、Ｂの濃度がＣの濃度以上に設定される。またその際、前記エミッタ層も、前記ベース層との境界近傍ではＣを含むことが可能である。一方前記エミッタ層は、Ｐによりドープすることが可能である。また前記コレクタ層では、前記ベース層との境界を含む領域においてＣを、Ｂの濃度以上の濃度にドープすることで、Ｂのコレクタ層への拡散を抑制している。前記エミッタ層は、所望のヘテロバイポーラ動作を実現するため、Ｇｅを実質的に含まない前記ベース層よりもワイドギャップの材料よりなるのが好ましい。
【００３０】
また本発明は上記の課題を、基板上に第１のｎ型Ｓｉ層を形成することにより、ｎ型コレクタ層を形成する工程と、前記ｎ型コレクタ層上に、Ｂを含むＳｉＧｅＣ混晶層を、Ｃ濃度がＢ濃度を上回るように堆積し、次にＢ濃度がＣ濃度を上回るように堆積することにより、ｐ型ベース層を形成する工程と、前記ｐ型ベース層上に、第２のｎ型Ｓｉ層を堆積することにより、エミッタ層を形成する工程とよりなることを特徴とするヘテロバイポーラトランジスタの製造方法により、解決する。
【００３１】
本発明によれば、前記ベース層上にエミッタ層を形成する際にベース層中のＢがエミッタ層にまで拡散し、前記ベース層とエミッタ層との界面に緩やかなＢの分布と緩やかなｐｎ接合が形成され、一部のＢはエミッタ層中に７×１０17ｃｍ-3を超える濃度で侵入するが、その結果、特に高周波帯域で非常に優れた雑音指数を有するヘテロバイポーラトランジスタが得られる。
【００３２】
本発明では前記ｐ型ベース層を形成する際に、前記ＳｉＧｅＣ混晶層を前記Ｂ濃度がＣ濃度を上回るように堆積した後、さらにＳｉＧｅ混晶層を堆積するのが好ましい。これにより、ＢはＣを含まないＳｉＧｅ混晶層中をエミッタ層へと拡散することができる。その際、Ｃも前記ＳｉＧｅＣ混晶層から同時に拡散するため、Ｂの異常拡散は生じない。また前記ｐ型ベース層を形成する工程において、前記ＳｉＧｅＣ混晶層を前記Ｃ濃度がＢ濃度を上回るように堆積する前に、前記ｎ型コレクタ層上に別のＳｉＧｅＣ混晶層を堆積するのが好ましい。これにより、コレクタ層中へのＢの侵入を効果的に抑制できる。さらに前記Ｓｉエミッタ層を形成する工程は、前記第２のｎ型Ｓｉ層を、前記ベース層上に直接に堆積するのが好ましい。この場合も、Ｂが前記ベース層からエミッタ層へと拡散することができる。前記第１のｎ型Ｓｉ層を堆積する工程と前記ＳｉＧｅＣ混晶層を堆積する工程と前記第２のｎ型Ｓｉ層を堆積する工程とは、減圧ＣＶＤ法により実行することができる。
【００３３】
【発明の実施の形態】
［第１実施形態］
本発明の第１実施形態によるヘテロバイポーラトランジスタについて説明する。
【００３４】
図４は、本発明で使われる気相堆積装置１００の構成を示す。
【００３５】
図４を参照するに、気相堆積装置１００は回動自在なグラファイトサセプタ１０２を有する石英リアクタ１０１を含み、グラファイトサセプタ１０２上にはＳｉウェハなどの被処理基板１０３が保持される。なお、図示の例ではグラファイトサセプタ１０２は図示しないＳｉＣ被膜により覆われている。
【００３６】
石英リアクタ１０１にはフランジ１０１Ａを介してゲートバルブ１０４Ａおよびロードロック室１０４Ｂを備えたウェハ出入部１０４が結合されており、石英リアクタ１０１はウェハ出入部１０４に設けられた排気ポート１０４ａを介して排気される。さらにロードロック室１０４Ｂも、別の排気ポート１０４ｂを介して排気される。また石英リアクタ１０１中には原料注入ポート１０１ａから気相原料が導入される。また、石英リアクタ１０１に隣接して、サセプタ１０２上の被処理基板１０３を加熱するランプ加熱装置１０５Ａ，１０５Ｂが配設されている。
【００３７】
以下、図４の堆積装置１００を使ったＳｉ基板上へのＳｉＧｅＣ三元系混晶層の形成工程について説明する。
【００３８】
最初に石英リアクタ１０１中には、表面を洗浄された例えば（１００）面を有するＳｉ基板が、被処理基板１０３としてロードロック室１０４Ｂおよびゲートバルブ１０４Ａを介して導入され、サセプタ１０２上において表面の酸化膜がＨ2キャリアガス中９５０℃でベークすることにより除去される。
【００３９】
次に被処理基板１０３の基板温度を５５０〜６５０℃まで低下させ、原料注入ポート１０１ａからＳｉの原料としてＳｉＨ4を、Ｇｅの原料としてＧｅＨ4を、さらにＣの原料として（ＣＨ3）ＳｉＨ3（モノメチルシラン）を、Ｂ2Ｈ6ドーパントガスと共に石英リアクタ１０１中に導入し、さらに石英リアクタ１０１中の内圧を約１０ｋＰａ（８０Ｔｏｒｒ）に設定して被処理基板１０３上にＳｉＧｅＣ系混晶層の堆積を行う。
【００４０】
本発明では、図４の堆積装置１００を使い、最初にＳｉＨ4を供給して基板表面をＳｉ原子で実質的に覆い、次いで（ＣＨ3）ＳｉＨ3等のＣ原料を供給することで、Ｃ原子を所望の格子位置に導入し、その後でＧｅＨ4を供給してＧｅ原子を導入する。かかる工程により、ＳｉＧｅＣ混晶中に安定してＣ原子を高い濃度で混晶中に導入することが可能になる。上記の工程を繰り返すことにより、所望の格子位置に高濃度のＣ原子を含むＳｉＧｅＣ混晶を形成することができる。その際、Ｃ原料の供給量を制御することにより、所望のＳｉＧｅＣ混晶を、任意の組成プロファイルで形成することが可能になる。
【００４１】
図５，６は、図４の気体堆積装置１００を使って図１（ａ）のｎ型Ｓｉコレクタ層１２に対応するコレクタ層２２上に、図７のフローチャートに従って図１（ａ）のベース層１３に対応するベース層２３とエミッタ層１４に対応するエミッタ層２４とを順次堆積し、図８に示す半導体積層構造を形成した場合の、得られた膜中における元素分布をＳＩＭＳ分析で調べた結果を示す。ただし図８の層２２，２３，２４よりなる半導体積層構造は、図１（ａ）の半導体層１２，１３，１４よりなる半導体積層構造に対応している。また図６では、図８の構造に対して図３の場合と同様な熱処理が加えられている。
【００４２】
図７および図８を参照するに、ステップＳ１において図１（ａ）のｎ+型ウェル１１Ｂに対応するコレクタコンタクト層２１上に、ｎ型Ｓｉよりなりコレクタ層１２に対応するコレクタ層２２が、図４の気相堆積装置１００において原料注入ポート１０１ａから石英リアクタ１０１にＳｉＨ4ガスを導入することにより形成され、さらにステップＳ２においてコレクタ層２２上に、図１（ａ）のベース層１３に対応するベース層２３の一部として、ＳｉＧｅ混晶層２３1が、ＳｉＨ4ガスとＧｅＨ4ガスの混合ガスを同様に導入することにより形成される。さらにステップＳ３において、ＳｉＨ4ガスとＳｉＨ3ＣＨ3ガスとＧｅＨ4ガスとの混合ガスが導入され、ＳｉＧｅ混晶層２３1に引き続き、ＳｉＧｅＣ混晶層２３2が堆積される。
【００４３】
さらにステップＳ３に引き続くステップＳ４において、石英リアクタ１０１中に、ＳｉＨ4ガスとＳｉＨ3ＣＨ3ガスとＧｅＨ4ガスとの混合ガスにさらにＢ2Ｈ6ガスを添加したガスが導入され、ＳｉＧｅＣ層２３2上にＢドープされたｐ型のＳｉＧｅＣ混晶層２３3が堆積される。その際、ステップＳ４においては形成されるＳｉＧｅＣ混晶層２３3中におけるＣ濃度がＢ濃度よりも高くなるように、ＳｉＨ3ＣＨ3ガスとＢ2Ｈ6ガスの流量比が設定される。
【００４４】
次にステップＳ５においてもＳｉＨ4ガスとＳｉＨ3ＣＨ3ガスとＧｅＨ4ガスとの混合ガスにさらにＢ2Ｈ6ガスを添加したガスが引き続き導入され、ｐ型のＳｉＧｅＣ混晶層２３4がｐ型ＳｉＧｅＣ混晶層２３3に連続して形成されるが、ステップＳ５においてはＳｉＨ3ＣＨ3ガスとＢ2Ｈ6ガスの流量比が、ｐ型ＳｉＧｅＣ混晶層２３4中におけるＢ濃度がＣ濃度よりも高くなるように設定される。
【００４５】
さらにステップＳ５に引き続くステップＳ６において、ＢドープＳｉＧｅＣ混晶層２３4上に薄くＳｉＧｅ層２３5が形成される。
【００４６】
図５は、このようにしてステップＳ６までの工程で得られた半導体積層構造中におけるＧｅ，ＣおよびＢの分布を、成膜直後の状態について示す。
【００４７】
図５を参照するに、Ｂの分布はＣの分布に制御されており、特にコレクタ層２２に面するＢドープＳｉＧｅＣ混晶層２３3においては、Ｃの分布に対応した非常に急峻なＢ分布が生じている。また層２３3においては、Ｃ濃度がＢ濃度を上回っているのがわかる。
【００４８】
これに対し、混晶層２３3上の混晶層２３4においては、Ｂ濃度がＣ濃度と同等か、あるいはそれを上回っているのがわかる。またＳｉＧｅＣ混晶層２３4中のＣがＳｉＧｅ混晶層２３5中に拡散しているのがわかる。ただし、図５に示すベース層２３を形成した直後の状態では、混晶層２３4中におけるＢの分布は急峻な勾配を保っており、ＢのＳｉＧｅ混晶層２３5中への実質的な拡散は生じていない。
【００４９】
このようにして形成されたベース層２３上に、さらに図３の減圧ＣＶＤ装置を使いｎ型エミッタ層２４が形成される。
【００５０】
再び図７，８を参照するに、ステップＳ７の工程において、ベース層２３の最上部を構成するＳｉＧｅ混晶層２３5上に、ＰでドープされたＳｉ層が、図４の気相堆積装置において原料注入ポート１０１ａから石英リアクタ１０１にＳｉＨ4ガスおよびＰＨ3ドーパントガスを導入することにより、エミッタ層２４として、例えば６５０℃の基板温度で堆積される。あるいは、エミッタ層２４は、後の実施形態で説明するようにアモルファス状態あるいはポリシリコンの形で堆積し、その後ベース層２３にエピタキシャルに再結晶させてもよい。
【００５１】
図６は、このようにベース層２３上にエミッタ層２４が形成され、さらに実際のヘテロバイポーラトランジスタの製造工程に対応して図１１（ｂ）で説明するＣＶＤ絶縁膜の形成に対応する熱処理（７００〜８００℃）および９００〜１０００℃の温度で実行されるＲＴＡ処理を行った場合の、層２２〜２４中のＧｅ，Ｃ，ＢおよびＰの分布を示す。
【００５２】
図６を参照するに、エミッタ層２４の形成後には、エミッタ層２４形成時のＣＶＤ処理に付随する熱処理の結果、ＣとＢがベース層２３、特にＢ濃度がＣ濃度よりも高いＢドープＳｉＧｅＣ混晶層２３ ４ からエミッタ層２４中へと、１×１０１８ｃｍ−３を超える濃度で拡散し、Ｐドープエミッタ層２４中にＢがＣと共に含まれるようになるのがわかる。
【００５３】
図６のプロファイルを先の図３のプロファイルと比較すると、図３のヘテロバイポーラトランジスタでは、Ｂはエミッタ層１４中に殆ど含まれていないことがわかる。
【００５４】
一方、図６のプロファイルでは、Ｂはエミッタ層２４中に深くは侵入しておらず、Ｂの分布はベース層２３との境界面近傍の厚さが０．０１〜０．０２μｍの範囲に限られているのがわかる。
【００５５】
従来、このようにＢの拡散がベース層からエミッタ層へと生じているＳｉＧｅ系のヘテロバイポーラトランジスタでは、エミッタ層とベース層の界面領域において、ｐ型ドーパントとｎ型ドーパントの共存の結果キャリア密度が減少し、エミッタ抵抗が増大し、またベース層中のキャリア密度もドーパントのエミッタ層中への拡散により減少するため、先の式１で与えられる雑音指数などの電気特性が劣化すると予測されていた。また、このため、従来はベース層中にＢ濃度を上回る濃度でＣを導入し、Ｂのエミッタ層への拡散を抑制していた。
【００５６】
これに対し、本発明の発明者は、上記の工程で形成したエミッタ層２４中にＢの拡散が生じているヘテロバイポーラトランジスタに対して式１の雑音指数を求めたところ、０．４８〜０．５５ｄＢと、従来の０．８〜１．２ｄＢの値よりも著しく向上していることを見出した。
【００５７】
この原因は、現時点では十分に解明されていないが、ベース層からＢがエミッタ層に拡散することに伴う、ベース−エミッタ接合界面近傍における電界の緩和が寄与している可能性がある。また、図６のＳＩＭＳプロファイルよりわかるように、本実施形態ではＢの拡散源となるＳｉＧｅＣ混晶層２３4はＢの他に、より低い濃度であるがＣも含んでおり、その結果、ＣもＢと共にエミッタ層２４へと拡散しており、Ｃの拡散がＢのエミッタ層２４の奥深くへの制御できない拡散を抑制している可能性もある。実際、エミッタ層２４のベース層２３との接合部分では、拡散したＢと同程度あるいはそれ以上の濃度のＣが存在していることがわかる。
【００５８】
このように、本実施形態によれば、ＳｉＧｅＣ混晶層よりなるｐ型ベース層からＢをエミッタ層２４中に制御しながら拡散させることにより、優れた電気特性を有するＳｉＧｅＣ系ヘテロバイポーラトランジスタを作製することが可能になる。
【００５９】
なお、本実施形態においては図７の工程において、ステップＳ２あるいはＳ３を省略することも可能である。また図７の工程においてステップＳ６を省略することも可能である。
【００６０】
［第２実施形態］
次に、本発明の第２実施形態によるｎｐｎ型ヘテロバイポーラトランジスタについて、構成および製造方法を説明する。
【００６１】
図９（ａ）〜１１（ｃ）は、本実施形態によるヘテロバイポーラトランジスタの製造方法を工程順に示す。
【００６２】
図９（ａ）を参照するに、ｐ型Ｓｉ基板３１の表面にｎ型不純物、例えばＰをドーズ量１×１０14／ｃｍ2、加速エネルギー３００ｋｅＶの条件でイオン注入し、ｎ+拡散領域３２を形成する。このｎ+拡散領域３２がヘテロバイポーラトランジスタのコレクタとして機能することになる。
【００６３】
続いてＬＯＣＯＳ法などにより、Ｓｉ基板３１の素子分離領域に素子分離絶縁膜３３を形成し、活性領域３４を形成する。その後、ＣＶＤ法により全面にＳｉＯ2膜３５を３０ｎｍ〜１００ｎｍの膜厚に形成し、その上にＣＶＤ法によりポリシリコン膜３６を形成した後、更にその上にＣＶＤ法によりＳｉＯ2膜３７を３００ｎｍ〜７００ｎｍの膜厚に形成する。
【００６４】
次に図９（ｂ）の工程において、ＳｉＯ2膜３５、ポリシリコン膜３６、及びＳｉＯ2膜３７からなる多層構造中においてヘテロバイポーラトランジスタのベースを形成すべき領域をパターニングし、ｎ＋拡散領域３２の表面の一部を露出させるベース開口部３８を形成する。その際、ポリシリコン膜３６は、後の工程で形成されるベース引き出し層４０を形成する。
【００６５】
次に図９（ｃ）の工程において、先に図４で示したような気相堆積装置を使った減圧エピタキシャル成長法により、露出ｎ+拡散領域３２上に、ベース開口部３８の内壁およびＳｉＯ2膜３７を覆うように、ＳｉＧｅ／ＳｉＧｅＣ膜３９を、約８０ｎｍの膜厚に形成する。ただしＳｉＧｅ／ＳｉＧｅＣ膜３９は、ＳｉＧｅ膜上にＳｉＧｅＣ膜を連続して積層した膜である。
【００６６】
本実施形態では、ＳｉＧｅＣ膜を形成する際に、ｐ型不純物として、Ｂをドープする。このとき、ベース層中においてＣの濃度が、コレクタ層３２に面する第１の界面においてはＢ濃度よりも高くなるように、また次の工程で形成されるエミッタ層に面する第２の界面においてはＢ濃度がＣ濃度よりも高くなるように、成膜条件を調整する。その結果，先に図５で説明したようなＢおよびＣの濃度分布が、膜３９中に得られる。
【００６７】
また、このときＳｉＧｅ／ＳｉＧｅＣ膜３９は、ベース開口部３８において露出したコレクタとなるｎ+拡散領域３２の表面を覆う底部が単結晶状態に結晶化し、その他の部位（後の工程でＳｉＧｅ／ＳｉＧｅＣ膜３９の側壁部を含む。）は多結晶状態となっている。
【００６８】
次に図１０（ａ）の工程において、ベース開口部８を埋め込むようにレジスト膜４１を塗布し、図１０（ｂ）の工程においてフォトレジスト４１の全面に対して膜に垂直方向に作用する異方性エッチングを行い、ベース開口部３８の所定深さにレジストパターン４１Ａを残す。
【００６９】
次に図１０（ｃ）の工程において、レジストパターン４１ＡをマスクとしてＳｉＧｅ／ＳｉＧｅＣ膜３９を異方性ドライエッチングし、ベース開口部３９内のみにＳｉＧｅ／ＳｉＧｅＣ膜３９を、レジストパターン４１Ａに対応する深さまで残す。
【００７０】
次に図１１（ａ）の工程において、レジストパターン４１Ａを灰化処理等により除去することにより、単結晶からなる平坦な底部と底部に対して垂直に延在するポリシリコンよりなる側壁部とが一体となったベース層４２が形成される。ベース層４２は、ベース引き出し層４０と側壁部で電気的に接続される。
【００７１】
次に図１１（ｂ）に示すように、ＣＶＤ法により全面にシリコン酸化膜を７００〜８００℃の温度で堆積し、エッチバックすることにより、ベース層４２の中央部４２Ａを露出させ、ベース層４２の側壁部及びシリコン酸化膜４７の内壁面を覆うサイドウォール絶縁膜４３を形成する。このサイドウォール絶縁膜４３は、ベース層４２の中央部４２Ａをテーパ状に開口する。
【００７２】
さらに、図１１（ｃ）に示すように、ＣＶＤ法により全面にｎ型多結晶シリコン膜又はアモルファスシリコン膜を堆積し、これをフォトリソグラフィー及びそれに続くドライエッチングにより加工し、ベース層中央部４２Ａにおいてベース層４２と接合するエミッタ層４４を形成する。このとき、ｎ型多結晶シリコン膜又はアモルファスシリコン膜を堆積する際の熱及びその後の熱処理により、ベース層４２を構成するＳｉＧｅＣ混晶層中に含有されたｎ型不純物の一部がベース４２へと拡散し、浅い接合が形成される。
【００７３】
この熱処理を経た後、ベース層４２中には、先に図６で説明したのと同様な不純物元素プロファイルが生じる。
【００７４】
しかる後、層間絶縁膜や配線層等の形成を経て、本実施形態のヘテロバイポーラトランジスタが完成する。
【００７５】
先にも説明したように、このようにして形成されたヘテロバイポーラトランジスタでは、ベース層４２からエミッタ層４４へのＢの制御された拡散が生じており、その結果、駆動速度や高周波特性、ノイズマージン等のトランジスタ特性が向上する。
【００７６】
［第３実施形態］
本発明の第３実施形態によるヘテロバイポーラトランジスタ及びその製造方法を図１３乃至図２０を用いて説明する。図１３は、本実施形態によるヘテロバイポーラトランジスタを示す断面図である。図１乃至図１２に示す第１又は第２実施形態によるヘテロバイポーラトランジスタ及びその製造方法と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。
【００７７】
（ヘテロバイポーラトランジスタ）
まず、本実施形態によるヘテロバイポーラトランジスタを図１３を用いて説明する。
【００７８】
図１３に示すように、ｐ型Ｓｉ基板３１内には、ｎ+ウェル、即ちｎ+型拡散領域３２が形成されている。ｎ+型拡散領域３２は、コレクタ層２２ａの一部を構成するものである。
【００７９】
Ｓｉ基板３１の素子分離領域には、素子分離絶縁膜３３が形成されている。素子分離絶縁膜３３により活性領域３４が画定されている。
【００８０】
素子分離絶縁膜３３が形成されたＳｉ基板３１上には、ＳｉＯ2膜３５が形成されている。
【００８１】
ＳｉＯ2膜３５上及び素子分離絶縁膜３３上には、ポリシリコン膜より成るベース引き出し層４０が形成されている。
【００８２】
ベース引き出し層４０上には、ＳｉＯ2膜３７が形成されている。
【００８３】
ＳｉＯ2膜３７、ベース引き出し層４０、及びＳｉＯ2膜３５には、コレクタ層２２ａに達する開口部３８が形成されている。
【００８４】
開口部３８内のｎ+型拡散領域３２上には、Ｓｉ層３２ａが形成されている。Ｓｉ層３２ａのうち、Ｓｉ基板３１上、具体的にはｎ+型拡散領域３２上に形成された部分１３２ａは、エピタキシャル成長されており、単結晶状態となっている。Ｓｉ層３２ａのうち、引き出しベース層４０の側面及びＳｉＯ2膜３５の側面に形成された部分１３２ｂは、多結晶状態になっている。Ｓｉ層３２ａは、ｎ+拡散領域３２から拡散されたｎ型のドーパント不純物を含んでいる。Ｓｉ層３２ａは、コレクタ層２２ａの一部を構成するものである。ｎ+型拡散領域３２とＳｉ層３２ａとによりコレクタ層２２ａが構成されている。本実施形態でＳｉ層３２ａを形成しているのは、クリーンかつ含有酸素の少ない層を得るためである。
【００８５】
開口部３８内のＳｉ層３２ａ上には、ＳｉＧｅ／ＳｉＧｅＣより成るベース層２３ａが更に形成されている。ベース層２３ａのうち、Ｓｉ層３２ａの単結晶状態になっている部分１３２ａ上に形成された部分１２３ａは、単結晶状態となっている。ベース層２３ａのうち、Ｓｉ層３２ａの多結晶状態になっている部分１３２ｂ上に形成された部分１２３ｂは、多結晶状態になっている。
【００８６】
図１４は、本実施形態によるヘテロバイポーラトランジスタにおける膜中元素分布を示す図である。
【００８７】
図１４に示すように、ベース層２３ａのうちコレクタ層２２ａ側の境界を含む領域、即ち、ベース層２３ａのうちコレクタ層２２ａ側の界面を含む領域には、コレクタ層２２ａ側からエミッタ層２４側に向かってＧｅの濃度が徐々に高くなるようなＧｅの濃度勾配が存在している。Ｇｅの濃度勾配は、直線的になっている。Ｇｅの濃度勾配が存在している領域の厚さは、例えば１６ｎｍとなっている。Ｇｅの濃度勾配が存在している領域におけるＧｅの濃度は、コレクタ層２２ａ側において０％となっており、エミッタ層２４側において１６％となっている。
【００８８】
なお、ここでは、Ｇｅの濃度勾配が存在している領域の厚さを１６ｎｍとする場合を例に説明したが、Ｇｅの濃度勾配が存在している領域の厚さは１６ｎｍに限定されるものではない。例えば、Ｇｅの濃度勾配が存在している領域の厚さは１６ｎｍ以下とすることができる。
【００８９】
ベース層２３ａのうち、コレクタ層２２ａ側の界面を含む領域にＧｅの濃度勾配を存在させているのは、主としてコレクタ層２２ａとベース層２３ａとの界面近傍におけるミスフィット転位の発生を防止するためである。ベース層２３ａには、Ｇｅが高濃度で含まれている。そして、Ｇｅ濃度が高い領域の厚さが厚いほど、後工程における熱処理により、歪を蓄えて成長したベース層２３ａが、コレクタ層２２ａとベース層２３ａとの界面近傍においてミスフィット転位を発生し、格子緩和する可能性が高くなる。そうすると、ベース−コレクタ間や、ベース−エミッタ間において大きなリーク電流が発生してしまい、所望の電気的特性を得ることができない。このため、本実施形態では、ベース層２３ａのうちコレクタ層２２ａ側の界面を含む領域に、コレクタ層２２ａ側からエミッタ層２４ａ側に向かってＧｅの濃度が徐々に高くなるようなＧｅの濃度勾配を形成することにより、ミスフィット転位の発生を防止している。
【００９０】
ベース層２３ａのうち、コレクタ層２２ａ側の界面を含む領域にＧｅの濃度勾配を形成しない場合、ベース層２３ａを成長した後の工程での熱履歴により、例えば１×１０6個／ｃｍ2以上のミスフィット転位が発生する。
【００９１】
これに対し、ベース層２３ａのうちコレクタ層２２ａ側の界面を含む領域にＧｅの濃度勾配を形成した場合、具体的には、ベース層２３ａのうちコレクタ層２２ａ側の界面を含む例えば１６ｎｍの領域にＧｅの濃度勾配を存在させた場合、ミスフィット転位は発生しなかった。従って、本実施形態によれば、ミスフィット転位の発生を防止することができ、リーク電流を抑制することが可能となる。
【００９２】
但し、Ｇｅの濃度勾配が存在する領域の厚さをあまり厚くしすぎると、高速特性、具体的には遮断周波数ｆT等の劣化を招いてしまうこととなる。従って、高速特性の劣化を招かないように、Ｇｅの濃度勾配が存在する領域の厚さを適宜設定することが望ましい。目安としては、ベース層２３ａのうちＢ濃度が１×１０19ｃｍ-3以上の領域とＧｅの濃度勾配が存在する領域との間の距離が１５ｎｍ以下となるようにすれば、高速特性の劣化を招くことはなく、また、ＮＦ特性、ＤＣ特性に悪影響を及ぼすこともない。
【００９３】
ベース層２３ａのうちエミッタ層２４側の界面を含む領域、即ちベース層２３ａのうちベース層２３ａとキャップ層２５との界面を含む領域には、コレクタ層側２２ａからエミッタ層２３ａ側に向かってＧｅ濃度が徐々に低くなるようなＧｅの濃度勾配が存在している。Ｇｅの濃度勾配は、直線的になっている。Ｇｅの濃度勾配が存在している領域の厚さは、例えば３０〜３５ｎｍとなっている。Ｇｅの濃度勾配が存在している領域におけるＧｅの濃度は、コレクタ層２２ａ側において例えば１６％となっており、エミッタ層２４側において例えば０％となっている。
【００９４】
ベース層２３ａのうち、エミッタ層２４側の境界を含む領域にＧｅの濃度勾配を存在させ、エミッタ−ベース接合におけるＧｅ濃度を低くしているのは、エミッタ−コレクタ間の耐圧を向上するためである。また、Ｇｅの濃度勾配を直線的にしているのは、バンドギャップを連続的に変化させることにより電子に対するドリフト電界を一定にし、これにより高速化を実現するためである。
【００９５】
なお、ここでは、Ｇｅの濃度勾配を直線的にしたが、Ｇｅの濃度勾配は必ずしも直線的でなくてもよい。ベース層２３ａのうち、エミッタ層２４側の境界を含む領域においてＧｅ濃度が低くなっていれば、エミッタ−コレクタ間の耐圧を向上することが可能であるためである。但し、Ｇｅの濃度勾配を直線的にした場合の方が、バンドギャップを連続的に変化させることができ、電子に対するドリフト電界を一定にすることができるため、より高速化を実現することが可能となる。
【００９６】
また、ここでは、Ｇｅの濃度勾配が存在している領域におけるＧｅ濃度を、エミッタ層２４側において０％としたが、必ずしもＧｅ濃度を０％としなくてもよい。即ち、ベース層２３ａのうちエミッタ層２４側を含む領域においてＧｅ濃度がある程度低くなっていれば、エミッタ−コレクタ間の耐圧を向上することが可能であるためである。
【００９７】
例えば、Ｇｅの濃度勾配が存在している領域におけるＧｅ濃度を、エミッタ層２４側において５％以下とすれば、エミッタ−コレクタ間の耐圧をある程度向上することが可能である。また、Ｇｅの濃度勾配が存在している領域におけるＧｅ濃度を、エミッタ層２４側において１％以下とすれば、エミッタ−コレクタ間の耐圧をより向上することが可能である。更には、Ｇｅの濃度勾配が存在している領域におけるＧｅ濃度を、エミッタ層２４側において実質的に０％とすれば、エミッタ−コレクタ間の耐圧を更に向上することが可能である。なお、ここで実質的に０％とは、Ｇｅを主成分としては含ませていない状態を意味する。Ｇｅの濃度を完全に０％にすることは極めて困難であり、実際にはわずかにＧｅが含まれてしまうため、実質的に０％と表現している。
【００９８】
ベース層２３ａ上には、ＢがドープされたＳｉより成るキャップ層２５が形成されている。キャップ層２５は、Ｓｉ／ＳｉＧｅ／ＳｉＧｅＣ膜３９ａ（図１９（ｃ）参照）を成長した後に、Ｓｉ／ＳｉＧｅ／ＳｉＧｅＣ膜３９ａの表面を保護するためのものである。また、キャップ層２５は、ベース層２３ａとエミッタ層２４との間に生ずるｐｎ接合におけるドーパント不純物の濃度を、エミッタ−ベース間の耐圧が劣化しない程度にコントロールするためのものである。キャップ層２５の厚さは、例えば３０ｎｍと薄くなっている。キャップ層２５のうち単結晶状態のベース層１２３ａ上に形成された部分１２５ａは、単結晶状態となっている。キャップ層２５のうち多結晶状態のベース層１２３ｂ上に形成された部分１２５ｂは、多結晶状態になっている。また、キャップ層２５のうちエミッタ層２４の直下の部分１２５ｃには、エミッタ層２４から熱拡散したｎ型ドーパント不純物が高濃度に含まれている。キャップ層２５のうちエミッタ層２４の直下の部分１２５ｃにおいては、ｎ型ドーパント不純物の濃度がＢ濃度より高くなっている。
【００９９】
なお、第１及び第２実施形態では、キャップ層２５の説明が省略されているが、本実施形態では、キャップ層２５を省略することなく説明している。
【０１００】
キャップ層２５の厚さを３０ｎｍと薄くしているのは、雑音指数（ＮＦ）や高速性能を向上するためである。キャップ層２５の厚さを単に薄くした場合には、エミッタ−コレクタ間の耐圧は低くなってしまうこととなる。本願発明者らは、ベース層２３ａのうちエミッタ層２４側の境界を含む領域において、コレクタ層２２ａ側からエミッタ層側２４に向かってＧｅの濃度が徐々に低くなるようなＧｅの濃度勾配を存在させると、エミッタ−コレクタ間の耐圧を向上し得ることを見出した。例えば、図１に示すヘテロバイポーラトランジスタでは、エミッタ−コレクタ間の耐圧が２．４Ｖ程度であるが、ベース層１３のうちエミッタ層１４側の境界を含む領域においてベース層１３側からエミッタ層１４側に向かってＧｅの濃度が徐々に低くなるようなＧｅの濃度勾配を形成すると、エミッタ−コレクタ間の耐圧は２．９Ｖまで向上する。なお、エミッタ−コレクタ耐圧の測定条件は、コレクタ電流ＩCが１００μＡ以上となったときのエミッタ−コレクタ間電圧とした。本実施形態では、ベース層２３ａのうちエミッタ層２４側の境界を含む領域においてＧｅの濃度勾配が存在しているため、エミッタ−コレクタ間の耐圧を高く確保しつつ、雑音指数や高速性能を向上することができる。このため、本実施形態によれば、例えばキャップ層２５の厚さを３０ｎｍまで薄くした場合であっても、エミッタ−コレクタ間の耐圧を２．７Ｖと高く確保することが可能となる。
【０１０１】
図１５は、キャップ層の厚さと雑音指数との関係を示すグラフである。図１５の横軸はキャップ層の厚さを示しており、縦軸は雑音指数（ＮＦ）を示している。図１６は、キャップ層の厚さと遮断周波数との関係を示すグラフである。図１６の横軸はキャップ層の厚さを示しており、縦軸は遮断周波数ｆTを示している。図１７は、キャップ層の厚さと最大発振周波数との関係を示すグラフである。図１７の横軸はキャップ層の厚さを示しており、縦軸は最大発振周波数ｆmaxを示している。
【０１０２】
上述したように、従来のヘテロバイポーラトランジスタでは、雑音指数は０．８〜１．２ｄＢであった。
【０１０３】
これに対し、図１５に示すように、本実施形態によるヘテロバイポーラトランジスタでは、キャップ層２５の厚さを５０ｎｍとした場合には、雑音指数は０．６ｄＢであった。また、キャップ層２５の厚さを３０ｎｍとした場合には、雑音指数は０．５６ｄＢ以下であった。キャップ層２５を薄くすることにより雑音特性が改善されたのは、エミッタ接地電流利得ｈFEが増加したためである。
【０１０４】
このことから、本実施形態によれば、従来のヘテロバイポーラトランジスタと比較して雑音指数を著しく改善し得ることがわかる。
【０１０５】
また、図１６及び図１７から分かるように、キャップ層２５の厚さを薄くするに伴って、遮断周波数ｆTや最大発振周波数ｆmaxも改善されることが分かる。
【０１０６】
このように、本実施形態によれば、エミッタ−コレクタ間の耐圧を高く確保しつつ、キャップ層２５の厚さを薄くすることができる。このため、本実施形態によれば、エミッタ−コレクタ間の耐圧を高く確保しつつ、雑音指数、遮断周波数及び最大発振周波数を向上することができる。
【０１０７】
また、本実施形態では、ベース層２３ａのＢ濃度が６×１０19ｃｍ-3に設定されており、ベース層２３ａのＣ濃度がコレクタ層２２ａ側の一部において８×１０19ｃｍ-3に設定されている。
【０１０８】
本実施形態でベース層２３ａ中のＣ濃度やＢ濃度をこのように設定しているのは、コレクタ層２２ａ側へのＢの熱拡散を抑制しつつ、ベース層２３ａ中のＢ濃度を高くするためである。即ち、雑音指数を改善するためには、エミッタ層２４側にＢを拡散させるだけでなく、ベース層２３ａ自体のＢ濃度を高く設定する必要がある。しかし、単にベース層２３ａ中のＢ濃度を高く設定した場合には、ベース層２３ａを成長した後の工程で加わる熱により、ベース層２３ａ中のＢがコレクタ層２２ａ側に拡散してしまい、電気的特性の劣化を招いてしまう。本実施形態では、コレクタ層２２ａ側へのＢの拡散を抑制しつつ、ベース層２３ａ中のＢ濃度を高く設定すべく、Ｃ濃度とＢ濃度とのバランスを考慮して、Ｃ濃度とＢ濃度の最適化を図っている。
【０１０９】
なお、ここでは、ベース層２３ａのＣ濃度をコレクタ層２２ａ側の一部において８×１０19ｃｍ-3に設定し、ベース層２３ａのＢ濃度を６×１０19ｃｍ-3に設定したが、ベース層２３ａのＣ濃度やＢ濃度はこれに限定されるものではない。コレクタ層２２ａ側へのＢの拡散を抑制しうる範囲で、ベース層２３ａ中のＣ濃度を高く設定すればよい。例えば、Ｂ濃度を２×１０19〜８×１０19ｃｍ-3とし、Ｃ濃度を少なくともコレクタ層２２ａ側の一部において７×１０19〜９×１０19ｃｍ-3とすれば、コレクタ層２２ａ側へのＢの拡散を抑制しつつ、ベース層２３ａ中のＢ濃度を高くすることができる。
【０１１０】
図１８は、ベース層中のＢ濃度と雑音特性との関係を示すグラフである。
【０１１１】
図１８から分かるように、ベース層２３ａ中のＢ濃度を高く設定すると、雑音指数は低くなる傾向にある。
【０１１２】
本実施形態によれば、コレクタ層２２ａ側へのＢの拡散を抑制しつつ、ベース層２３ａ中のＢ濃度を高くすることができるため、電気的特性の劣化を招くことなく、雑音指数を改善することができる。
【０１１３】
キャップ層２５上には、エミッタ層２４が形成されている。
【０１１４】
こうして、本実施形態によるヘテロバイポーラトランジスタが構成されている。
【０１１５】
このように、本実施形態によれば、ベース層２３ａのうちコレクタ層２２ａ側の界面を含む領域に、コレクタ層２２ａ側からエミッタ層２４側に向かってＧｅの濃度が徐々に高くなるようなＧｅの濃度勾配が存在しているため、ミスフィット転位の発生を防止することができ、ひいてはエミッタ−コレクタ間やベース−コレクタ間のリーク電流を抑制することができる。
【０１１６】
また、本実施形態によれば、ベース層２３ａのうちエミッタ層２４側の界面を含む領域に、コレクタ層２２ａ側からエミッタ層２４側に向かってＧｅの濃度が徐々に低くなるようなＧｅの濃度勾配が存在しているため、エミッタ−コレクタ間の耐圧を向上するとともに、高速化を実現することができる。
【０１１７】
また、本実施形態によれば、エミッタ−コレクタ間の耐圧を高く確保しつつ、キャップ層２５の厚さを薄くすることができるため、雑音指数や高速性能をより向上することができる。
【０１１８】
また、本実施形態によれば、ベース層２３ａ中のＢ濃度やＣ濃度が上記のように適切に制御されているため、コレクタ層２２ａ側へのＢの拡散を抑制しつつ、ベース層２３ａ中のＢ濃度を高くすることができる。このため、本実施形態によれば、電気的特性の劣化を招くことなく、雑音指数を改善することができる。
【０１１９】
なお、特許文献１（特開２００２−１５８２３２号公報）には、エミッタ側でＣ濃度を低下させることにより、ベース電流のｎ値を改善する技術が開示されている。特許文献１では、ベース層のＣ濃度はコレクタ側において０．８％未満となっており、エミッタ側において０．０１％以上となっている。また、特許文献１では、ベース層のＢ濃度はいずれの位置においてもＣ濃度よりも低くなっている。本願発明でもベース層のＣ濃度をエミッタ側において低下させているが、本願発明は、ベース層のエミッタ側においてＢ濃度をＣ濃度より高くしている点で、特許文献１と異なっている。本願発明でベース層におけるエミッタ側のＢ濃度を高く設定しているのは、エミッタ側にＢを拡散させるとともに、ベース抵抗を低減することにより、雑音指数等を改善するためである。また、本願発明は、ベース層のコレクタ側において、コレクタ側からエミッタ側に向かってＧｅの濃度が徐々に高くなるような濃度勾配が存在していることにも主な特徴の一つがあるが、この点は特許文献１には一切開示されていない。また、本願発明は、ベース層のエミッタ側において、コレクタ側からエミッタ側に向かってＧｅの濃度が徐々に低くなる濃度勾配が存在していることにも主な特徴の一つがあるが、この点も特許文献１には一切開示されていない。
【０１２０】
また、特許文献２（特開２００１−３１９９３６号公報）には、Ｓｉキャップ層中にＢをドープすることにより、ベース抵抗を低減する技術が開示されている。特許文献２は、ベース層中にＣが含まれていない点、ベース層中のＢ濃度が１×１０18ｃｍ-3程度と低い点で、本願発明と異なっている。なお、本願発明でＢ濃度を高く設定しているのは、上述したように、エミッタ側にＢを拡散させるとともに、ベース抵抗を低減することにより、雑音指数等を改善するためである。また、本願発明でベース層中にＣを含ませているのは、上述したようにＢのコレクタ層への拡散を防止して電気的特性の劣化を防止するとともに、ミスフィット転位の発生を防止してリーク電流の増加を防止するためである。このように、本願発明は特許文献２とは大きく異なっている。
【０１２１】
（ヘテロバイポーラトランジスタの製造方法）
次に、本実施形態によるヘテロバイポーラトランジスタの製造方法を図１９及び図２０を用いて説明する。図１９は、本実施形態によるヘテロバイポーラトランジスタの製造方法を示す工程断面図である。図２０は本実施形態によるヘテロバイポーラトランジスタの層構造の一部を示す図である。
【０１２２】
まず、図１９（ａ）に示すように、ｐ型Ｓｉ基板３１に、イオン注入法により、ｎ型のドーパント不純物を導入する。ｎ型のドーパント不純物としては、例えばＰを用いることができる。イオン注入条件は、例えば、ドーズ量１×１０14ｃｍ-2、加速エネルギー３００ｋｅＶとする。これにより、例えば厚さ約０．５μｍのｎ+型拡散領域３２が形成される。なお、上述したように、ｎ+型拡散領域３２は、コレクタ層２２ａの一部を構成するものである。
【０１２３】
この後の図１９（ａ）及び図１９（ｂ）に示す本実施形態によるヘテロバイポーラトランジスタの製造方法は、図９（ａ）及び図９（ｂ）を用いて上述したヘテロバイポーラトランジスタの製造方法と同様であるので、説明を省略する。
【０１２４】
次に、図１９（ｃ）に示すように、全面に、例えば減圧エピタキシャル成長法により、Ｓｉ／ＳｉＧｅ／ＳｉＧｅＣ膜３９ａを形成する。
【０１２５】
Ｓｉ／ＳｉＧｅ／ＳｉＧｅＣ膜３９ａのうちのＳｉ層は、図１３及び図２０中のＳｉ層３２ａに対応するものである。なお、上述したように、Ｓｉ層３２ａは、ｎ+型拡散領域３２と相俟って、コレクタ層２２ａを構成するものである。Ｓｉ層３２ａの厚さは、例えば１６ｎｍ程度とする。
【０１２６】
Ｓｉ／ＳｉＧｅ／ＳｉＧｅＣ膜３９ａのうちのＳｉＧｅ／ＳｉＧｅＣ層は、図２０中のＳｉＧｅ混晶層２３1a、ＳｉＧｅＣ混晶層２３2、ＳｉＧｅＣ混晶層２３3、ＳｉＧｅＣ混晶層２３4、及びＳｉＧｅ混晶層２３5aに対応するものである。即ち、Ｓｉ／ＳｉＧｅ／ＳｉＧｅＣ膜３９ａのうちのＳｉＧｅ／ＳｉＧｅＣ層は、ベース層２３ａを構成するものである。ＳｉＧｅ／ＳｉＧｅＣ膜よりなるベース層２３ａは、図２０に示すように、ＳｉＧｅ混晶層２３1a、ＳｉＧｅＣ混晶層２３2、ＳｉＧｅＣ混晶層２３3、ＳｉＧｅＣ混晶層２３4、及びＳｉＧｅ混晶層２３5aを順次積層することにより、形成する。ベース層２３ａの総膜厚は、例えば８０ｎｍ程度とする。
【０１２７】
ＳｉＧｅ混晶層２３1aを形成する際には、下面側から上面側に向かってＧｅ濃度が例えば０％から１６％まで徐々に高くなるように形成する。Ｇｅの濃度勾配は、直線的になることが望ましい。
【０１２８】
ＳｉＧｅＣ混晶層２３2、ＳｉＧｅＣ混晶層２３3、ＳｉＧｅＣ混晶層２３4の形成方法は、上記と同様であるので説明を省略する。
【０１２９】
ＳｉＧｅ混晶層２３5aを形成する際には、下面側から上面側に向かって向かってＧｅ濃度が例えば１６％から０％まで徐々に低くなるように形成する。Ｇｅの濃度勾配は、直線的になることが望ましい。
【０１３０】
こうして、Ｓｉ／ＳｉＧｅ／ＳｉＧｅＣ膜３９ａのうちのＳｉＧｅ／ＳｉＧｅＣ層より成るベース層２３ａが形成される。
【０１３１】
次に、全面に、例えば減圧エピタキシャル成長法により、ＢがドープされたＳｉより成るキャップ層２５を形成する。キャップ層の厚さは、例えば３０ｎｍとする。
【０１３２】
この後のヘテロバイポーラトランジスタの製造方法は、図１０（ａ）乃至図１１（ｃ）を用いて上述したヘテロバイポーラトランジスタの製造方法と同様であるので、説明を省略する。図１１（ｃ）を用いて上述した工程における熱処理により、ｎ+型拡散領域３２中のｎ型のドーパント不純物がＳｉ層３２ａ中に拡散する。ｎ+型拡散領域３２とＳｉ層３２ａとによりコレクタ層２２ａが構成される。
【０１３３】
こうして、本実施形態によるヘテロバイポーラトランジスタが製造される。
【０１３４】
以上、本発明を好ましい実施形態について説明したが、本発明はかかる特定の実施形態に限定されるものではなく、特許請求の範囲に記載した要旨内において様々な変形・変更が可能である。
【０１３５】
（付記１） ｎ形Ｓｉコレクタ層と、
前記ｎ形Ｓｉコレクタ層上に形成された、Ｂでドープされたｐ型ＳｉＧｅＣ混晶層よりなるベース層と、
前記ベース層上に形成されたｎ型Ｓｉエミッタ層とよりなり、
前記エミッタ層は、Ｂを７×１０17ｃｍ-3を超える濃度で含む
ことを特徴とするヘテロバイポーラトランジスタ。
【０１３６】
（付記２） 付記１記載のヘテロバイポーラトランジスタにおいて、
前記ベース層と前記エミッタ層との間に形成された、ＢでドープされたＳｉより成るキャップ層を更に有し、
前記キャップ層は、ｎ型のドーパント不純物を、Ｂの濃度を超える濃度で含む
ことを特徴とするヘテロバイポーラトランジスタ。
【０１３７】
（付記３） 付記１又は２記載のヘテロバイポーラトランジスタにおいて、
前記ベース層のうち、少なくとも前記エミッタ層側の境界を含む領域において、Ｂ濃度がＣ濃度以上である
ことを特徴とするヘテロバイポーラトランジスタ。
【０１３８】
（付記４） 付記１乃至３のいずれかに記載のヘテロバイポーラトランジスタにおいて、
前記エミッタ層は、Ｃを含む
ことを特徴とするヘテロバイポーラトランジスタ。
【０１３９】
（付記５） 付記１乃至４のいずれかに記載のヘテロバイポーラトランジスタにおいて、
前記エミッタ層はＰによりドープされている
ことを特徴とするヘテロバイポーラトランジスタ。
【０１４０】
（付記６） 付記１乃至５のいずれかに記載のヘテロバイポーラトランジスタにおいて、
前記コレクタ層は、前記ベース層との境界を含む領域におけるＣの濃度が、Ｂの濃度以上である
ことを特徴とするヘテロバイポーラトランジスタ。
【０１４１】
（付記７） 付記１乃至６のいずれかに記載のヘテロバイポーラトランジスタにおいて、
前記エミッタ層はＧｅを実質的に含まない
ことを特徴とするヘテロバイポーラトランジスタ。
【０１４２】
（付記８） 付記１乃至７のいずれかに記載のヘテロバイポーラトランジスタにおいて、
前記ベース層は、前記エミッタ層側の領域に、前記コレクタ層側から前記エミッタ層側に向かってＧｅ濃度が徐々に低くなるようなＧｅの濃度勾配が存在している第１の領域を有する
ことを特徴とするヘテロバイポーラトランジスタ。
【０１４３】
（付記９） 付記８記載のヘテロバイポーラトランジスタにおいて、
前記第１の領域におけるＧｅの濃度勾配は、ほぼ直線的である
ことを特徴とするヘテロバイポーラトランジスタ。
【０１４４】
（付記１０） 付記８又は９記載のヘテロバイポーラトランジスタにおいて、
前記ベース層の前記エミッタ層側の境界におけるＧｅ濃度は、５％以下である
ことを特徴とするヘテロバイポーラトランジスタ。
【０１４５】
（付記１１） 付記１０記載のヘテロバイポーラトランジスタにおいて、
前記ベース層の前記エミッタ層側の境界におけるＧｅ濃度は、１％以下である
ことを特徴とするヘテロバイポーラトランジスタ。
【０１４６】
（付記１２） 付記１１記載のヘテロバイポーラトランジスタにおいて、
前記ベース層の前記エミッタ層側の境界におけるＧｅ濃度は、実質的に０％である
ことを特徴とするヘテロバイポーラトランジスタ。
【０１４７】
（付記１３） 請求項１乃至１２のいずれかに記載のヘテロバイポーラトランジスタにおいて、
前記ベース層は、Ｂの濃度が２×１０19〜８×１０19ｃｍ-3である領域を有し、少なくともコレクタ層側の領域に、Ｃの濃度が７×１０19〜９×１０19ｃｍ-3である領域を有する
ことを特徴とするヘテロバイポーラトランジスタ。
【０１４８】
（付記１４） 付記１乃至１３のいずれかに記載のヘテロバイポーラトランジスタにおいて、
前記ベース層は、前記コレクタ層側の領域に、前記コレクタ層側から前記エミッタ層側に向かってＧｅ濃度が徐々に高くなるようなＧｅの濃度勾配が存在している第２の領域を有する
ことを特徴とするヘテロバイポーラトランジスタ。
【０１４９】
（付記１５） 付記１４記載のヘテロバイポーラトランジスタにおいて、
前記第２の領域の厚さは、１６ｎｍ以下である
ことを特徴とするヘテロバイポーラトランジスタ。
【０１５０】
（付記１６） 付記１４又は１５記載のヘテロバイポーラトランジスタにおいて、
前記ベース層は、前記第２の領域と、Ｂ濃度が１×１０19ｃｍ-3以上である領域との間の距離が１５ｎｍ以下である
ことを特徴とするヘテロバイポーラトランジスタ。
【０１５１】
（付記１７） 付記１乃至１６のいずれかに記載のヘテロバイポーラトランジスタにおいて、
前記コレクタ層は、基板上にエピタキシャル成長されたＳｉ層を含む
ことを特徴とするヘテロバイポーラトランジスタ。
【０１５２】
（付記１８） 基板上に第１のｎ型Ｓｉ層を形成することにより、ｎ型コレクタ層を形成する工程と、
前記ｎ型コレクタ層上に、Ｂを含むＳｉＧｅＣ混晶層を、Ｃ濃度がＢ濃度を上回るように堆積し、次にＢ濃度がＣ濃度を上回るように堆積することにより、ｐ型ベース層を形成する工程と、
前記ｐ型ベース層上に、第２のｎ型Ｓｉ層を堆積することにより、エミッタ層を形成する工程と
よりなることを特徴とするヘテロバイポーラトランジスタの製造方法。
【０１５３】
（付記１９） 付記１８記載のヘテロバイポーラトランジスタの製造方法において、
前記ｐ型ベース層を形成する工程は、前記ＳｉＧｅＣ混晶層を、前記Ｂ濃度がＣ濃度を上回るように堆積した後、さらにＳｉＧｅ混晶層を堆積する工程を含む
ことを特徴とするヘテロバイポーラトランジスタの製造方法。
【０１５４】
（付記２０） 付記１８又は１９記載のヘテロバイポーラトランジスタの製造方法において、
前記ｐ型ベース層を形成する工程は、前記ＳｉＧｅＣ混晶層を前記Ｃ濃度がＢ濃度を上回るように堆積する前に、前記ｎ型コレクタ層上に別のＳｉＧｅＣ混晶層を堆積する工程を含む
ことを特徴とするヘテロバイポーラトランジスタの製造方法。
【０１５５】
（付記２１） 付記１８乃至２０のいずれかに記載のヘテロバイポーラトランジスタの製造方法において、
前記ｐ型ベース層を形成する工程では、前記エミッタ層側の境界を含む領域において、前記ｎ型コレクタ層側から前記エミッタ層側に向かってＧｅ濃度が徐々に低くなるようなＧｅの濃度勾配が形成されるように、前記ｐ型ベース層を形成する
ことを特徴とするヘテロバイポーラトランジスタの製造方法。
【０１５６】
（付記２２） 付記１８乃至２１のいずれかに記載のヘテロバイポーラトランジスタの製造方法において、
前記ｐ型ベース層を形成する工程では、前記ｎ型コレクタ層との境界を含む領域において、前記ｎ型コレクタ層側から前記エミッタ層側に向かってＧｅ濃度が徐々に高くなるようなＧｅの別の濃度勾配が形成されるように、前記ｐ型ベース層を形成する
ことを特徴とするヘテロバイポーラトランジスタの製造方法。
【０１５７】
（付記２３） 付記１８乃至２２のいずれかに記載のヘテロバイポーラトランジスタの製造方法において、
前記エミッタ層を形成する工程は、前記第２のｎ型Ｓｉ層を、前記ｐ型ベース層上に直接に堆積する工程を含む
ことを特徴とするヘテロバイポーラトランジスタの製造方法。
【０１５８】
（付記２４） 付記１８乃至２２のいずれかに記載のヘテロバイポーラトランジスタの製造方法において、
前記ｐ型ベース層を形成する工程の後、前記エミッタ層を形成する工程の前に、Ｂを含むＳｉよりなるキャップ層を形成する工程を更に有する
ことを特徴とするヘテロバイポーラトランジスタの製造方法。
【０１５９】
（付記２５） 付記１８乃至２４のいずれかに記載のヘテロバイポーラトランジスタの製造方法において、
前記第１のｎ型Ｓｉ層を形成する工程と前記ＳｉＧｅＣ混晶層を堆積する工程と前記第２のｎ型Ｓｉ層を堆積する工程とは、減圧ＣＶＤ法により実行される
ことを特徴とするヘテロバイポーラトランジスタの製造方法。
【０１６０】
【発明の効果】
本発明によれば、ベース層上にエミッタ層を形成する際にベース層中のＢがエミッタ層にまで拡散し、ベース層とエミッタ層との界面に緩やかなＢの分布と緩やかなｐｎ接合が形成され、一部のＢはエミッタ層中に侵入するが、その結果、特に高周波帯域で非常に優れた雑音指数を有するヘテロバイポーラトランジスタが得られる。
【図面の簡単な説明】
【図１】従来のＳｉＧｅＣヘテロバイポーラトランジスタの構成および動作を説明する図である。
【図２】本発明の発明者が、図１の構成のヘテロバイポーラトランジスタを作成した際の膜中元素分布を示す図である。
【図３】本発明の発明者が、図１の構成のヘテロバイポーラトランジスタを作成した際の膜中元素分布を示す別の図である。
【図４】本発明で使われる気相堆積装置の構成を示す図である。
【図５】本発明の第１実施形態によるヘテロバイポーラトランジスタにおける膜中元素分布を示す図である。
【図６】本発明の第１実施形態によるヘテロバイポーラトランジスタにおける膜中元素分布を示す別の図である。
【図７】本発明の第１実施形態によるヘテロバイポーラトランジスタの製造工程を説明する図である。
【図８】本発明の第１実施形態によるヘテロバイポーラトランジスタの層構造の一部を示す図である。
【図９】本発明の第２実施形態によるヘテロバイポーラトランジスタの製造工程を示す図（その１）である。
【図１０】本発明の第２実施形態によるヘテロバイポーラトランジスタの製造工程を示す図（その２）である。
【図１１】本発明の第２実施形態によるヘテロバイポーラトランジスタの製造工程を示す図（その３）である。
【図１２】本発明の発明者が、図１の構成のヘテロバイポーラトランジスタを作成した際の膜中元素分布を示す更に別の図である。
【図１３】本発明の第３実施形態によるヘテロバイポーラトランジスタを示す断面図である。
【図１４】本発明の第３実施形態によるヘテロバイポーラトランジスタにおける膜中元素分布を示す図である。
【図１５】キャップ層の厚さと雑音指数との関係を示すグラフである。
【図１６】キャップ層の厚さと遮断周波数との関係を示すグラフである。
【図１７】キャップ層の厚さと最大発振周波数との関係を示すグラフである。
【図１８】ベース層中のＢ濃度と雑音特性との関係を示すグラフである。
【図１９】本発明の第３実施形態によるヘテロバイポーラトランジスタの製造方法を示す工程断面図である。
【図２０】本発明の第３実施形態によるヘテロバイポーラトランジスタの層構造の一部を示す図である。
【符号の説明】
１０…ヘテロバイポーラトランジスタ
１１…Ｓｉ基板
１１Ａ…素子分離溝
１１Ｂ…ｎ+型ウェル
１２，２２…Ｓｉコレクタ層
１２Ａ，１４Ａ…絶縁膜マスク
１２ａ，１４ａ…ＳｉＣ組成層
１３…ＳｉＧｅベース層
１４，２４…Ｓｉエミッタ層
１５…エミッタ電極
１６…ベース電極
１７…コレクタ電極
２２、２２ａ…コレクタ層
２３、２３ａ…ＳｉＧｅＣベース層
２３1，２３1a、２３5…ＳｉＧｅ混晶層
２３2…ＳｉＧｅＣ混晶層
２３3，２３4、２４4a…ＢドープＳｉＧｅＣ混晶層
２４…ｎ型エミッタ層
２５…キャップ層
３１…Ｓｉ基板
３２…ｎ+ウェル（コレクタ層）、ｎ+型拡散領域
３２ａ…Ｓｉ層
３３…素子分離絶縁膜
３４…活性領域
３５，３７…ＳｉＯ2膜
３６…ポリシリコン膜
３８…ベース開口部、開口部
３９…ＳｉＧｅ／ＳｉＧｅＣ膜
３９ａ…Ｓｉ／ＳｉＧｅ／ＳｉＧｅＣ膜
４０…ベース引出し層
４１…レジスト膜
４１Ａ…レジストパターン
４２…ベース層
４３…サイドウォール絶縁膜
４４…エミッタ層
１００…堆積装置
１０１…リアクタ
１０１ａ…原料ガス入口
１０１Ａ…フランジ
１０２…サセプタ
１０３…被処理基板
１０４…ウェハ出入部
１０４Ａ…ゲートバルブ
１０４Ｂ…ロードロック室
１０４ａ，１０４ｂ…排気ポート
１０５Ａ，１０５Ｂ…ランプ加熱装置
１２３ａ…単結晶状態になっている部分
１２３ｂ…多結晶状態になっている部分
１２５ａ…単結晶状態になっている部分
１２５ｂ…多結晶状態になっている部分
１２５ｃ…ｎ型ドーパント不純物の濃度が高くなっている部分
１３２ａ…単結晶状態になっている部分
１３２ｂ…多結晶状態になっている部分
【発明の属する技術分野】
本発明は半導体装置に係り、特にＳｉＧｅＣ三元系混晶半導体層を有する高速半導体装置に関する。
【０００２】
Ｓｉバイポーラトランジスタは今日では古典的な半導体装置であるが、従来のＳｉバイポーラトランジスタではＳｉ中のキャリア移動度が限られているため動作速度に限界があり、数十ＧＨｚ帯域での高速動作が要求される光通信システムや携帯電話等の無線通信システムでは、もっぱら電子移動度の大きい化合物半導体を活性領域に使った化合物半導体装置が使われていた。
【０００３】
一方、化合物半導体装置はＳｉ基板上への集積化が困難で、このため従来の高速通信システムでは、ＧＨｚ帯域で動作する高周波回路をＳｉ集積回路により構成された信号処理部とは別に設ける必要があった。
【０００４】
ＳｉはＧｅとの間で広範な混晶を形成することが知られており、かかるＳｉＧｅ二元系混晶を活性層に使った高速半導体装置が提案されている。ＳｉＧｅ二元系混晶では、ＳｉとＧｅの原子半径の差に起因して歪が生じるが、かかる歪の存在の結果、混晶を構成する結晶の対称性が低下し、電子の散乱が制限され、その結果キャリア移動度が大きく増大する。かかるＳｉＧｅ二元系混晶を使った高速半導体装置は他のＳｉ半導体装置と共に共通のＳｉ基板上に集積化することができるため、好都合である。
【０００５】
ＳｉＧｅ二元系混晶ではＳｉ結晶中におけるＧｅによる置換の結果バンドギャップが減少するが、かかるＳｉＧｅ混晶をｐ型にドープしてＳｉバイポーラトランジスタのベース層に使うことにより、エミッタ領域中への少数キャリアの注入を阻止するバンド不連続をベース−エミッタ間の価電子帯側に形成することができ、その結果、かかるＳｉＧｅ系のヘテロバイポーラトランジスタでは、従来の化合物半導体へテロバイポーラトランジスタと同様に、エミッタ注入効率を向上させ高速応答特性を実現することができる。
【０００６】
【従来の技術】
図１（ａ）は従来のＳｉＧｅ二元系混晶を使ったヘテロバイポーラトランジスタ１０の構成を、また図１（ｂ）は図１（ａ）のヘテロバイポーラトランジスタ１０のバンド構造を示す。
【０００７】
図１（ａ）を参照するに、ヘテロバイポーラトランジスタ１０は素子分離溝１１Ａおよびｎ+型ウェル１１Ｂが形成されたＳｉ基板１１上に形成されており、ｎ+型ウェル１１Ｂ上にはｎ型Ｓｉコレクタ層１２と、ｐ型ＳｉＧｅ二元系混晶よりなる薄いベース層１３とが順次形成されている。コレクタ層１２とベース層１３とはメサ構造を形成し、ベース層１３上にはｎ+型Ｓｉエミッタ層１４が形成される。典型的にはコレクタ層１２およびエミッタ層１４はＰまたはＡｓにより、それぞれ５×１０17ｃｍ-3および３×１０20ｃｍ-3程度のキャリア密度にドープされており、一方ベース層はＢにより、５×１０18ｃｍ-3程度以上のキャリア密度にドープされている。エミッタ層１４上にはエミッタ電極１５が、ベース層１３上にはベース電極１６が、さらにｎ+ウェル１１Ｂ上にはコレクタ電極１７が形成される。すなわち、図１（ａ）の構造では、ｎ+型ウェル１１Ｂはコレクタコンタクト層を構成する。
【０００８】
図１（ｂ）のバンド構造図中に示すように、ベース層１３中においてはＧｅ濃度が厚さ方向に、ベース層１３とエミッタ層１４との界面からベース層１３とコレクタ層１２との界面に向かって増大するように変化しており、その結果ベース層１３中においては伝導帯Ｅｃがコレクタ層１２に向かって傾斜する。ベース層１３中にかかる傾斜組成構造を設けることにより、電子はベース層１３中を拡散により通過する際に伝導帯Ｅｃの傾斜に起因するドリフト電界により加速を受け、その結果バイポーラトランジスタ１０の動作速度が向上する。かかるＳｉＧｅ二元系混晶を使ったヘテロバイポーラトランジスタについては、例えば非特許文献１を参照。
【０００９】
図１（ａ）、（ｂ）のヘテロバイポーラトランジスタ１０はＳｉ基板上に、Ｓｉ集積回路の分野で既に確立された技術により形成されるため、アナログ回路を含む他の情報処理回路と容易に集積化することができる。
【００１０】
【特許文献１】
特開２００２−１５８２３２号公報
【特許文献２】
特開２００１−３１９９３６号公報
【特許文献３】
特開平４−１０６９８０号公報
【非特許文献１】
米国特許５，３５３，９１２号公報
【非特許文献２】
Lanzerotti, et al., Appl. Phys. Lett. 70(23), 9 June 1997;Osten, H.J., et al., J. Vac. Sci. Technol. B16(3), May/Jun 1998, pp.1750-1753
【００１１】
【発明が解決しようとする課題】
一方、図１（ａ），（ｂ）のヘテロバイポーラトランジスタ１０では、ベース層１３のドーピングに使われるＢが容易に隣接するコレクタ層１２あるいはエミッタ層１４中に拡散するため、熱処理に対して不安定である問題を有している。
【００１２】
これに対し、従来よりＳｉＧｅ二元系混晶ベース層１３に少量のＣ（炭素）をドーパントとして導入することにより、ベース層１３から隣接するコレクタ層１２あるいはエミッタ層１４へのＢの拡散を抑制する技術が提案されている（非特許文献２参照）。
【００１３】
すなわち、ベース層１３中にＣを制御された分布プロファイルで導入することによりベース層１３中におけるＢの分布を理想的に制御したヘテロバイポーラトランジスタでは、ベース層の膜厚が最小化でき、またベース層中のドーパント濃度が最大化できるため、優れた動作特性を示すと期待される。
【００１４】
ところが、本発明の発明者が実際に作製した、ＳｉＧｅＣベース層１３中におけるＢの分布を理想的に制御したヘテロバイポーラトランジスタでは、式１
【００１５】
【数１】
（H.F. Cooke, Solid State Design, Feb. 1963, pp.37 - 42）で与えられる雑音指数（Noise Figure：ＮＦ)が０．８〜１．２ｄＢ程度の値に劣化し、特にＧＨｚ帯域を含む高周波数帯域におけるＳ／Ｎ比が劣化することが見出された。ただし式１中、ｒgは信号源インピーダンス、ｒb’はベース抵抗、ｒeはエミッタ抵抗、α0はベース接地電流増幅率を表す。
【００１７】
式１より、ベース抵抗ｒb’およびエミッタ抵抗ｒeを低減することにより、ヘテロバイポーラトランジスタの雑音指数を低減できるのがわかる。そこでベース層１３中におけるＣの分布を制御してＢの分布を、ベース層中におけるＢの濃度が最大化しベース抵抗ｒb’が最小化するように、またエミッタ層中へのＢの侵入が抑制されエミッタ抵抗ｒeも最小化するように制御することで、ヘテロバイポーラトランジスタの雑音指数を抑制することが期待された。
【００１８】
しかしながら、このようなＳｉＧｅＣベース層１３中におけるＢの分布を理想的に制御したヘテロバイポーラトランジスタでは、先にも述べたように雑音指数が０．８〜１．２ｄＢ程度に劣化してしまい、特に高周波数帯域において所望の高いＳ／Ｎ比を得られないことが見出された。
【００１９】
図２は、本発明の発明者が図１（ａ），（ｂ）の構造を有するヘテロバイポーラトランジスタにおいて、ｎ型コレクタ層１２およびＢ（ホウ素）によりｐ型にドープされたベース層１３を順次減圧ＣＶＤ法により形成した状態における、コレクタ層１２およびベース層１３中のＢ，ＣおよびＧｅの分布をＳＩＭＳ分析により調べた結果を示す。
【００２０】
図２の状態、すなわちエミッタ層１４が形成される前の、ベース層１３の成膜直後の状態では、ベース層１３の下部、コレクタ層１２との境界近傍にはＣおよびＢを含まないＳｉＧｅ混晶領域１３Ａが形成されており、その上にＣおよびＢを含むＳｉＧｅＣ混晶領域１３Ｂが形成されているのがわかる。また領域１３ＢにおいてはＢの濃度よりもＣの濃度が高く、Ｂの分布はＣの分布している範囲内に限られているのがわかる。
【００２１】
これに対し図３は図２の構造上にさらにＰ（リン）によりｎ型にドープされたエミッタ層１４を減圧ＣＶＤ法により形成し、さらに実際に素子を製造する際に行われるＣＶＤ絶縁膜の形成工程に対応する熱処理（７００〜８００℃）を行い（後で説明する図１１（ｂ）を参照）、さらに実際の素子製造工程に対応して９００〜１０００℃で急速熱処理（ＲＴＡ）を行った状態におけるＧｅ，Ｃ，ＢおよびＰの分布を示す。
【００２２】
図１２は、本発明の発明者が、図１の構成のヘテロバイポーラトランジスタを作成した際の膜中元素分布を示す更に別の図である。図２は、各層を堆積した状態におけるＳＩＭＳ分析の結果を示したものであり、深さ方向の分解能があまり高くない。そこで、より正確な膜中元素分布を図１２を用いて示している。
【００２３】
図３及び図１２を参照するに、このような絶縁膜形成の際の減圧ＣＶＤ処理に伴い、ベース層１３中のＣはベース層１３全体に拡散し、図２の領域１３Ａ，１３Ｂは消滅し、単一のベース層１３が形成されているのがわかる。これに伴ってＢも図２の状態に比べれば多少拡散しているが、その分布プロファイルはＣの分布プロファイルに対応して良好に制御されており、エミッタ層１４にＢが侵入することはない。また、図１２から分かるように、ベース層１３のコレクタ層１２側においてはＧｅの濃度勾配は存在しておらず、Ｇｅ濃度はコレクタ層１２とベース層１３との界面で０％から例えば１６％に急激に増加している。また、図１２から分かるように、ベース層１３のエミッタ層１４側においてはＧｅの濃度勾配は一定ではなく、Ｇｅ濃度はベース層１３とエミッタ層１４との界面で５〜１０％から０％へと急激に減少している。また図３よりわかるようにベース層１３中におけるＧｅの分布プロファイルはエミッタ層１４の形成前後でほとんど変化していないことがわかる。
【００２４】
しかし、このようなＣの分布により理想的にＢの分布が制御され、Ｂがベース層内に閉じ込められた構成のヘテロバイポーラトランジスタでは、先にも説明したように、所望の特性を得ることができないことがわかった。
【００２５】
そこで本発明は上記の課題を解決した、新規で有用な半導体装置を提供することを概括的課題とする。
【００２６】
本発明のより具体的な課題は、ＳｉＧｅ二元系混晶をベースとするヘテロバイポーラトランジスタにおいて、雑音指数特性を向上させ、良好なＳ／Ｎ比を得ることにある。
【００２７】
【課題を解決するための手段】
本発明は上記の課題を、ｎ形Ｓｉコレクタ層と、前記ｎ形Ｓｉコレクタ層上に形成された、Ｂでドープされたｐ型ＳｉＧｅＣ混晶層よりなるベース層と、前記ベース層上に形成されたｎ型Ｓｉエミッタ層とよりなり、前記ベース層と前記エミッタ層との境界におけるＢ濃度は、７×１０１７ｃｍ−３を超えており、前記ベース層のうち、少なくとも前記エミッタ層側の境界を含む領域において、Ｂ濃度がＣ濃度以上であり、前記コレクタ層は、前記ベース層との境界を含む領域におけるＣの濃度が、Ｂの濃度以上であることを特徴とするヘテロバイポーラトランジスタにより、解決する。
【００２８】
本発明によれば、ベース層とエミッタ層との境界面に緩やかなＢの分布と緩やかなｐｎ接合が生じ、一部のＢはエミッタ層中に侵入するが、その結果、特に高周波帯域で非常に優れた雑音指数を有するヘテロバイポーラトランジスタが得られる。
【００２９】
本発明では、前記ベース層のうち、少なくとも前記エミッタ層との境界を含む領域において、Ｂの濃度がＣの濃度以上に設定される。またその際、前記エミッタ層も、前記ベース層との境界近傍ではＣを含むことが可能である。一方前記エミッタ層は、Ｐによりドープすることが可能である。また前記コレクタ層では、前記ベース層との境界を含む領域においてＣを、Ｂの濃度以上の濃度にドープすることで、Ｂのコレクタ層への拡散を抑制している。前記エミッタ層は、所望のヘテロバイポーラ動作を実現するため、Ｇｅを実質的に含まない前記ベース層よりもワイドギャップの材料よりなるのが好ましい。
【００３０】
また本発明は上記の課題を、基板上に第１のｎ型Ｓｉ層を形成することにより、ｎ型コレクタ層を形成する工程と、前記ｎ型コレクタ層上に、Ｂを含むＳｉＧｅＣ混晶層を、Ｃ濃度がＢ濃度を上回るように堆積し、次にＢ濃度がＣ濃度を上回るように堆積することにより、ｐ型ベース層を形成する工程と、前記ｐ型ベース層上に、第２のｎ型Ｓｉ層を堆積することにより、エミッタ層を形成する工程とよりなることを特徴とするヘテロバイポーラトランジスタの製造方法により、解決する。
【００３１】
本発明によれば、前記ベース層上にエミッタ層を形成する際にベース層中のＢがエミッタ層にまで拡散し、前記ベース層とエミッタ層との界面に緩やかなＢの分布と緩やかなｐｎ接合が形成され、一部のＢはエミッタ層中に７×１０17ｃｍ-3を超える濃度で侵入するが、その結果、特に高周波帯域で非常に優れた雑音指数を有するヘテロバイポーラトランジスタが得られる。
【００３２】
本発明では前記ｐ型ベース層を形成する際に、前記ＳｉＧｅＣ混晶層を前記Ｂ濃度がＣ濃度を上回るように堆積した後、さらにＳｉＧｅ混晶層を堆積するのが好ましい。これにより、ＢはＣを含まないＳｉＧｅ混晶層中をエミッタ層へと拡散することができる。その際、Ｃも前記ＳｉＧｅＣ混晶層から同時に拡散するため、Ｂの異常拡散は生じない。また前記ｐ型ベース層を形成する工程において、前記ＳｉＧｅＣ混晶層を前記Ｃ濃度がＢ濃度を上回るように堆積する前に、前記ｎ型コレクタ層上に別のＳｉＧｅＣ混晶層を堆積するのが好ましい。これにより、コレクタ層中へのＢの侵入を効果的に抑制できる。さらに前記Ｓｉエミッタ層を形成する工程は、前記第２のｎ型Ｓｉ層を、前記ベース層上に直接に堆積するのが好ましい。この場合も、Ｂが前記ベース層からエミッタ層へと拡散することができる。前記第１のｎ型Ｓｉ層を堆積する工程と前記ＳｉＧｅＣ混晶層を堆積する工程と前記第２のｎ型Ｓｉ層を堆積する工程とは、減圧ＣＶＤ法により実行することができる。
【００３３】
【発明の実施の形態】
［第１実施形態］
本発明の第１実施形態によるヘテロバイポーラトランジスタについて説明する。
【００３４】
図４は、本発明で使われる気相堆積装置１００の構成を示す。
【００３５】
図４を参照するに、気相堆積装置１００は回動自在なグラファイトサセプタ１０２を有する石英リアクタ１０１を含み、グラファイトサセプタ１０２上にはＳｉウェハなどの被処理基板１０３が保持される。なお、図示の例ではグラファイトサセプタ１０２は図示しないＳｉＣ被膜により覆われている。
【００３６】
石英リアクタ１０１にはフランジ１０１Ａを介してゲートバルブ１０４Ａおよびロードロック室１０４Ｂを備えたウェハ出入部１０４が結合されており、石英リアクタ１０１はウェハ出入部１０４に設けられた排気ポート１０４ａを介して排気される。さらにロードロック室１０４Ｂも、別の排気ポート１０４ｂを介して排気される。また石英リアクタ１０１中には原料注入ポート１０１ａから気相原料が導入される。また、石英リアクタ１０１に隣接して、サセプタ１０２上の被処理基板１０３を加熱するランプ加熱装置１０５Ａ，１０５Ｂが配設されている。
【００３７】
以下、図４の堆積装置１００を使ったＳｉ基板上へのＳｉＧｅＣ三元系混晶層の形成工程について説明する。
【００３８】
最初に石英リアクタ１０１中には、表面を洗浄された例えば（１００）面を有するＳｉ基板が、被処理基板１０３としてロードロック室１０４Ｂおよびゲートバルブ１０４Ａを介して導入され、サセプタ１０２上において表面の酸化膜がＨ2キャリアガス中９５０℃でベークすることにより除去される。
【００３９】
次に被処理基板１０３の基板温度を５５０〜６５０℃まで低下させ、原料注入ポート１０１ａからＳｉの原料としてＳｉＨ4を、Ｇｅの原料としてＧｅＨ4を、さらにＣの原料として（ＣＨ3）ＳｉＨ3（モノメチルシラン）を、Ｂ2Ｈ6ドーパントガスと共に石英リアクタ１０１中に導入し、さらに石英リアクタ１０１中の内圧を約１０ｋＰａ（８０Ｔｏｒｒ）に設定して被処理基板１０３上にＳｉＧｅＣ系混晶層の堆積を行う。
【００４０】
本発明では、図４の堆積装置１００を使い、最初にＳｉＨ4を供給して基板表面をＳｉ原子で実質的に覆い、次いで（ＣＨ3）ＳｉＨ3等のＣ原料を供給することで、Ｃ原子を所望の格子位置に導入し、その後でＧｅＨ4を供給してＧｅ原子を導入する。かかる工程により、ＳｉＧｅＣ混晶中に安定してＣ原子を高い濃度で混晶中に導入することが可能になる。上記の工程を繰り返すことにより、所望の格子位置に高濃度のＣ原子を含むＳｉＧｅＣ混晶を形成することができる。その際、Ｃ原料の供給量を制御することにより、所望のＳｉＧｅＣ混晶を、任意の組成プロファイルで形成することが可能になる。
【００４１】
図５，６は、図４の気体堆積装置１００を使って図１（ａ）のｎ型Ｓｉコレクタ層１２に対応するコレクタ層２２上に、図７のフローチャートに従って図１（ａ）のベース層１３に対応するベース層２３とエミッタ層１４に対応するエミッタ層２４とを順次堆積し、図８に示す半導体積層構造を形成した場合の、得られた膜中における元素分布をＳＩＭＳ分析で調べた結果を示す。ただし図８の層２２，２３，２４よりなる半導体積層構造は、図１（ａ）の半導体層１２，１３，１４よりなる半導体積層構造に対応している。また図６では、図８の構造に対して図３の場合と同様な熱処理が加えられている。
【００４２】
図７および図８を参照するに、ステップＳ１において図１（ａ）のｎ+型ウェル１１Ｂに対応するコレクタコンタクト層２１上に、ｎ型Ｓｉよりなりコレクタ層１２に対応するコレクタ層２２が、図４の気相堆積装置１００において原料注入ポート１０１ａから石英リアクタ１０１にＳｉＨ4ガスを導入することにより形成され、さらにステップＳ２においてコレクタ層２２上に、図１（ａ）のベース層１３に対応するベース層２３の一部として、ＳｉＧｅ混晶層２３1が、ＳｉＨ4ガスとＧｅＨ4ガスの混合ガスを同様に導入することにより形成される。さらにステップＳ３において、ＳｉＨ4ガスとＳｉＨ3ＣＨ3ガスとＧｅＨ4ガスとの混合ガスが導入され、ＳｉＧｅ混晶層２３1に引き続き、ＳｉＧｅＣ混晶層２３2が堆積される。
【００４３】
さらにステップＳ３に引き続くステップＳ４において、石英リアクタ１０１中に、ＳｉＨ4ガスとＳｉＨ3ＣＨ3ガスとＧｅＨ4ガスとの混合ガスにさらにＢ2Ｈ6ガスを添加したガスが導入され、ＳｉＧｅＣ層２３2上にＢドープされたｐ型のＳｉＧｅＣ混晶層２３3が堆積される。その際、ステップＳ４においては形成されるＳｉＧｅＣ混晶層２３3中におけるＣ濃度がＢ濃度よりも高くなるように、ＳｉＨ3ＣＨ3ガスとＢ2Ｈ6ガスの流量比が設定される。
【００４４】
次にステップＳ５においてもＳｉＨ4ガスとＳｉＨ3ＣＨ3ガスとＧｅＨ4ガスとの混合ガスにさらにＢ2Ｈ6ガスを添加したガスが引き続き導入され、ｐ型のＳｉＧｅＣ混晶層２３4がｐ型ＳｉＧｅＣ混晶層２３3に連続して形成されるが、ステップＳ５においてはＳｉＨ3ＣＨ3ガスとＢ2Ｈ6ガスの流量比が、ｐ型ＳｉＧｅＣ混晶層２３4中におけるＢ濃度がＣ濃度よりも高くなるように設定される。
【００４５】
さらにステップＳ５に引き続くステップＳ６において、ＢドープＳｉＧｅＣ混晶層２３4上に薄くＳｉＧｅ層２３5が形成される。
【００４６】
図５は、このようにしてステップＳ６までの工程で得られた半導体積層構造中におけるＧｅ，ＣおよびＢの分布を、成膜直後の状態について示す。
【００４７】
図５を参照するに、Ｂの分布はＣの分布に制御されており、特にコレクタ層２２に面するＢドープＳｉＧｅＣ混晶層２３3においては、Ｃの分布に対応した非常に急峻なＢ分布が生じている。また層２３3においては、Ｃ濃度がＢ濃度を上回っているのがわかる。
【００４８】
これに対し、混晶層２３3上の混晶層２３4においては、Ｂ濃度がＣ濃度と同等か、あるいはそれを上回っているのがわかる。またＳｉＧｅＣ混晶層２３4中のＣがＳｉＧｅ混晶層２３5中に拡散しているのがわかる。ただし、図５に示すベース層２３を形成した直後の状態では、混晶層２３4中におけるＢの分布は急峻な勾配を保っており、ＢのＳｉＧｅ混晶層２３5中への実質的な拡散は生じていない。
【００４９】
このようにして形成されたベース層２３上に、さらに図３の減圧ＣＶＤ装置を使いｎ型エミッタ層２４が形成される。
【００５０】
再び図７，８を参照するに、ステップＳ７の工程において、ベース層２３の最上部を構成するＳｉＧｅ混晶層２３5上に、ＰでドープされたＳｉ層が、図４の気相堆積装置において原料注入ポート１０１ａから石英リアクタ１０１にＳｉＨ4ガスおよびＰＨ3ドーパントガスを導入することにより、エミッタ層２４として、例えば６５０℃の基板温度で堆積される。あるいは、エミッタ層２４は、後の実施形態で説明するようにアモルファス状態あるいはポリシリコンの形で堆積し、その後ベース層２３にエピタキシャルに再結晶させてもよい。
【００５１】
図６は、このようにベース層２３上にエミッタ層２４が形成され、さらに実際のヘテロバイポーラトランジスタの製造工程に対応して図１１（ｂ）で説明するＣＶＤ絶縁膜の形成に対応する熱処理（７００〜８００℃）および９００〜１０００℃の温度で実行されるＲＴＡ処理を行った場合の、層２２〜２４中のＧｅ，Ｃ，ＢおよびＰの分布を示す。
【００５２】
図６を参照するに、エミッタ層２４の形成後には、エミッタ層２４形成時のＣＶＤ処理に付随する熱処理の結果、ＣとＢがベース層２３、特にＢ濃度がＣ濃度よりも高いＢドープＳｉＧｅＣ混晶層２３ ４ からエミッタ層２４中へと、１×１０１８ｃｍ−３を超える濃度で拡散し、Ｐドープエミッタ層２４中にＢがＣと共に含まれるようになるのがわかる。
【００５３】
図６のプロファイルを先の図３のプロファイルと比較すると、図３のヘテロバイポーラトランジスタでは、Ｂはエミッタ層１４中に殆ど含まれていないことがわかる。
【００５４】
一方、図６のプロファイルでは、Ｂはエミッタ層２４中に深くは侵入しておらず、Ｂの分布はベース層２３との境界面近傍の厚さが０．０１〜０．０２μｍの範囲に限られているのがわかる。
【００５５】
従来、このようにＢの拡散がベース層からエミッタ層へと生じているＳｉＧｅ系のヘテロバイポーラトランジスタでは、エミッタ層とベース層の界面領域において、ｐ型ドーパントとｎ型ドーパントの共存の結果キャリア密度が減少し、エミッタ抵抗が増大し、またベース層中のキャリア密度もドーパントのエミッタ層中への拡散により減少するため、先の式１で与えられる雑音指数などの電気特性が劣化すると予測されていた。また、このため、従来はベース層中にＢ濃度を上回る濃度でＣを導入し、Ｂのエミッタ層への拡散を抑制していた。
【００５６】
これに対し、本発明の発明者は、上記の工程で形成したエミッタ層２４中にＢの拡散が生じているヘテロバイポーラトランジスタに対して式１の雑音指数を求めたところ、０．４８〜０．５５ｄＢと、従来の０．８〜１．２ｄＢの値よりも著しく向上していることを見出した。
【００５７】
この原因は、現時点では十分に解明されていないが、ベース層からＢがエミッタ層に拡散することに伴う、ベース−エミッタ接合界面近傍における電界の緩和が寄与している可能性がある。また、図６のＳＩＭＳプロファイルよりわかるように、本実施形態ではＢの拡散源となるＳｉＧｅＣ混晶層２３4はＢの他に、より低い濃度であるがＣも含んでおり、その結果、ＣもＢと共にエミッタ層２４へと拡散しており、Ｃの拡散がＢのエミッタ層２４の奥深くへの制御できない拡散を抑制している可能性もある。実際、エミッタ層２４のベース層２３との接合部分では、拡散したＢと同程度あるいはそれ以上の濃度のＣが存在していることがわかる。
【００５８】
このように、本実施形態によれば、ＳｉＧｅＣ混晶層よりなるｐ型ベース層からＢをエミッタ層２４中に制御しながら拡散させることにより、優れた電気特性を有するＳｉＧｅＣ系ヘテロバイポーラトランジスタを作製することが可能になる。
【００５９】
なお、本実施形態においては図７の工程において、ステップＳ２あるいはＳ３を省略することも可能である。また図７の工程においてステップＳ６を省略することも可能である。
【００６０】
［第２実施形態］
次に、本発明の第２実施形態によるｎｐｎ型ヘテロバイポーラトランジスタについて、構成および製造方法を説明する。
【００６１】
図９（ａ）〜１１（ｃ）は、本実施形態によるヘテロバイポーラトランジスタの製造方法を工程順に示す。
【００６２】
図９（ａ）を参照するに、ｐ型Ｓｉ基板３１の表面にｎ型不純物、例えばＰをドーズ量１×１０14／ｃｍ2、加速エネルギー３００ｋｅＶの条件でイオン注入し、ｎ+拡散領域３２を形成する。このｎ+拡散領域３２がヘテロバイポーラトランジスタのコレクタとして機能することになる。
【００６３】
続いてＬＯＣＯＳ法などにより、Ｓｉ基板３１の素子分離領域に素子分離絶縁膜３３を形成し、活性領域３４を形成する。その後、ＣＶＤ法により全面にＳｉＯ2膜３５を３０ｎｍ〜１００ｎｍの膜厚に形成し、その上にＣＶＤ法によりポリシリコン膜３６を形成した後、更にその上にＣＶＤ法によりＳｉＯ2膜３７を３００ｎｍ〜７００ｎｍの膜厚に形成する。
【００６４】
次に図９（ｂ）の工程において、ＳｉＯ2膜３５、ポリシリコン膜３６、及びＳｉＯ2膜３７からなる多層構造中においてヘテロバイポーラトランジスタのベースを形成すべき領域をパターニングし、ｎ＋拡散領域３２の表面の一部を露出させるベース開口部３８を形成する。その際、ポリシリコン膜３６は、後の工程で形成されるベース引き出し層４０を形成する。
【００６５】
次に図９（ｃ）の工程において、先に図４で示したような気相堆積装置を使った減圧エピタキシャル成長法により、露出ｎ+拡散領域３２上に、ベース開口部３８の内壁およびＳｉＯ2膜３７を覆うように、ＳｉＧｅ／ＳｉＧｅＣ膜３９を、約８０ｎｍの膜厚に形成する。ただしＳｉＧｅ／ＳｉＧｅＣ膜３９は、ＳｉＧｅ膜上にＳｉＧｅＣ膜を連続して積層した膜である。
【００６６】
本実施形態では、ＳｉＧｅＣ膜を形成する際に、ｐ型不純物として、Ｂをドープする。このとき、ベース層中においてＣの濃度が、コレクタ層３２に面する第１の界面においてはＢ濃度よりも高くなるように、また次の工程で形成されるエミッタ層に面する第２の界面においてはＢ濃度がＣ濃度よりも高くなるように、成膜条件を調整する。その結果，先に図５で説明したようなＢおよびＣの濃度分布が、膜３９中に得られる。
【００６７】
また、このときＳｉＧｅ／ＳｉＧｅＣ膜３９は、ベース開口部３８において露出したコレクタとなるｎ+拡散領域３２の表面を覆う底部が単結晶状態に結晶化し、その他の部位（後の工程でＳｉＧｅ／ＳｉＧｅＣ膜３９の側壁部を含む。）は多結晶状態となっている。
【００６８】
次に図１０（ａ）の工程において、ベース開口部８を埋め込むようにレジスト膜４１を塗布し、図１０（ｂ）の工程においてフォトレジスト４１の全面に対して膜に垂直方向に作用する異方性エッチングを行い、ベース開口部３８の所定深さにレジストパターン４１Ａを残す。
【００６９】
次に図１０（ｃ）の工程において、レジストパターン４１ＡをマスクとしてＳｉＧｅ／ＳｉＧｅＣ膜３９を異方性ドライエッチングし、ベース開口部３９内のみにＳｉＧｅ／ＳｉＧｅＣ膜３９を、レジストパターン４１Ａに対応する深さまで残す。
【００７０】
次に図１１（ａ）の工程において、レジストパターン４１Ａを灰化処理等により除去することにより、単結晶からなる平坦な底部と底部に対して垂直に延在するポリシリコンよりなる側壁部とが一体となったベース層４２が形成される。ベース層４２は、ベース引き出し層４０と側壁部で電気的に接続される。
【００７１】
次に図１１（ｂ）に示すように、ＣＶＤ法により全面にシリコン酸化膜を７００〜８００℃の温度で堆積し、エッチバックすることにより、ベース層４２の中央部４２Ａを露出させ、ベース層４２の側壁部及びシリコン酸化膜４７の内壁面を覆うサイドウォール絶縁膜４３を形成する。このサイドウォール絶縁膜４３は、ベース層４２の中央部４２Ａをテーパ状に開口する。
【００７２】
さらに、図１１（ｃ）に示すように、ＣＶＤ法により全面にｎ型多結晶シリコン膜又はアモルファスシリコン膜を堆積し、これをフォトリソグラフィー及びそれに続くドライエッチングにより加工し、ベース層中央部４２Ａにおいてベース層４２と接合するエミッタ層４４を形成する。このとき、ｎ型多結晶シリコン膜又はアモルファスシリコン膜を堆積する際の熱及びその後の熱処理により、ベース層４２を構成するＳｉＧｅＣ混晶層中に含有されたｎ型不純物の一部がベース４２へと拡散し、浅い接合が形成される。
【００７３】
この熱処理を経た後、ベース層４２中には、先に図６で説明したのと同様な不純物元素プロファイルが生じる。
【００７４】
しかる後、層間絶縁膜や配線層等の形成を経て、本実施形態のヘテロバイポーラトランジスタが完成する。
【００７５】
先にも説明したように、このようにして形成されたヘテロバイポーラトランジスタでは、ベース層４２からエミッタ層４４へのＢの制御された拡散が生じており、その結果、駆動速度や高周波特性、ノイズマージン等のトランジスタ特性が向上する。
【００７６】
［第３実施形態］
本発明の第３実施形態によるヘテロバイポーラトランジスタ及びその製造方法を図１３乃至図２０を用いて説明する。図１３は、本実施形態によるヘテロバイポーラトランジスタを示す断面図である。図１乃至図１２に示す第１又は第２実施形態によるヘテロバイポーラトランジスタ及びその製造方法と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。
【００７７】
（ヘテロバイポーラトランジスタ）
まず、本実施形態によるヘテロバイポーラトランジスタを図１３を用いて説明する。
【００７８】
図１３に示すように、ｐ型Ｓｉ基板３１内には、ｎ+ウェル、即ちｎ+型拡散領域３２が形成されている。ｎ+型拡散領域３２は、コレクタ層２２ａの一部を構成するものである。
【００７９】
Ｓｉ基板３１の素子分離領域には、素子分離絶縁膜３３が形成されている。素子分離絶縁膜３３により活性領域３４が画定されている。
【００８０】
素子分離絶縁膜３３が形成されたＳｉ基板３１上には、ＳｉＯ2膜３５が形成されている。
【００８１】
ＳｉＯ2膜３５上及び素子分離絶縁膜３３上には、ポリシリコン膜より成るベース引き出し層４０が形成されている。
【００８２】
ベース引き出し層４０上には、ＳｉＯ2膜３７が形成されている。
【００８３】
ＳｉＯ2膜３７、ベース引き出し層４０、及びＳｉＯ2膜３５には、コレクタ層２２ａに達する開口部３８が形成されている。
【００８４】
開口部３８内のｎ+型拡散領域３２上には、Ｓｉ層３２ａが形成されている。Ｓｉ層３２ａのうち、Ｓｉ基板３１上、具体的にはｎ+型拡散領域３２上に形成された部分１３２ａは、エピタキシャル成長されており、単結晶状態となっている。Ｓｉ層３２ａのうち、引き出しベース層４０の側面及びＳｉＯ2膜３５の側面に形成された部分１３２ｂは、多結晶状態になっている。Ｓｉ層３２ａは、ｎ+拡散領域３２から拡散されたｎ型のドーパント不純物を含んでいる。Ｓｉ層３２ａは、コレクタ層２２ａの一部を構成するものである。ｎ+型拡散領域３２とＳｉ層３２ａとによりコレクタ層２２ａが構成されている。本実施形態でＳｉ層３２ａを形成しているのは、クリーンかつ含有酸素の少ない層を得るためである。
【００８５】
開口部３８内のＳｉ層３２ａ上には、ＳｉＧｅ／ＳｉＧｅＣより成るベース層２３ａが更に形成されている。ベース層２３ａのうち、Ｓｉ層３２ａの単結晶状態になっている部分１３２ａ上に形成された部分１２３ａは、単結晶状態となっている。ベース層２３ａのうち、Ｓｉ層３２ａの多結晶状態になっている部分１３２ｂ上に形成された部分１２３ｂは、多結晶状態になっている。
【００８６】
図１４は、本実施形態によるヘテロバイポーラトランジスタにおける膜中元素分布を示す図である。
【００８７】
図１４に示すように、ベース層２３ａのうちコレクタ層２２ａ側の境界を含む領域、即ち、ベース層２３ａのうちコレクタ層２２ａ側の界面を含む領域には、コレクタ層２２ａ側からエミッタ層２４側に向かってＧｅの濃度が徐々に高くなるようなＧｅの濃度勾配が存在している。Ｇｅの濃度勾配は、直線的になっている。Ｇｅの濃度勾配が存在している領域の厚さは、例えば１６ｎｍとなっている。Ｇｅの濃度勾配が存在している領域におけるＧｅの濃度は、コレクタ層２２ａ側において０％となっており、エミッタ層２４側において１６％となっている。
【００８８】
なお、ここでは、Ｇｅの濃度勾配が存在している領域の厚さを１６ｎｍとする場合を例に説明したが、Ｇｅの濃度勾配が存在している領域の厚さは１６ｎｍに限定されるものではない。例えば、Ｇｅの濃度勾配が存在している領域の厚さは１６ｎｍ以下とすることができる。
【００８９】
ベース層２３ａのうち、コレクタ層２２ａ側の界面を含む領域にＧｅの濃度勾配を存在させているのは、主としてコレクタ層２２ａとベース層２３ａとの界面近傍におけるミスフィット転位の発生を防止するためである。ベース層２３ａには、Ｇｅが高濃度で含まれている。そして、Ｇｅ濃度が高い領域の厚さが厚いほど、後工程における熱処理により、歪を蓄えて成長したベース層２３ａが、コレクタ層２２ａとベース層２３ａとの界面近傍においてミスフィット転位を発生し、格子緩和する可能性が高くなる。そうすると、ベース−コレクタ間や、ベース−エミッタ間において大きなリーク電流が発生してしまい、所望の電気的特性を得ることができない。このため、本実施形態では、ベース層２３ａのうちコレクタ層２２ａ側の界面を含む領域に、コレクタ層２２ａ側からエミッタ層２４ａ側に向かってＧｅの濃度が徐々に高くなるようなＧｅの濃度勾配を形成することにより、ミスフィット転位の発生を防止している。
【００９０】
ベース層２３ａのうち、コレクタ層２２ａ側の界面を含む領域にＧｅの濃度勾配を形成しない場合、ベース層２３ａを成長した後の工程での熱履歴により、例えば１×１０6個／ｃｍ2以上のミスフィット転位が発生する。
【００９１】
これに対し、ベース層２３ａのうちコレクタ層２２ａ側の界面を含む領域にＧｅの濃度勾配を形成した場合、具体的には、ベース層２３ａのうちコレクタ層２２ａ側の界面を含む例えば１６ｎｍの領域にＧｅの濃度勾配を存在させた場合、ミスフィット転位は発生しなかった。従って、本実施形態によれば、ミスフィット転位の発生を防止することができ、リーク電流を抑制することが可能となる。
【００９２】
但し、Ｇｅの濃度勾配が存在する領域の厚さをあまり厚くしすぎると、高速特性、具体的には遮断周波数ｆT等の劣化を招いてしまうこととなる。従って、高速特性の劣化を招かないように、Ｇｅの濃度勾配が存在する領域の厚さを適宜設定することが望ましい。目安としては、ベース層２３ａのうちＢ濃度が１×１０19ｃｍ-3以上の領域とＧｅの濃度勾配が存在する領域との間の距離が１５ｎｍ以下となるようにすれば、高速特性の劣化を招くことはなく、また、ＮＦ特性、ＤＣ特性に悪影響を及ぼすこともない。
【００９３】
ベース層２３ａのうちエミッタ層２４側の界面を含む領域、即ちベース層２３ａのうちベース層２３ａとキャップ層２５との界面を含む領域には、コレクタ層側２２ａからエミッタ層２３ａ側に向かってＧｅ濃度が徐々に低くなるようなＧｅの濃度勾配が存在している。Ｇｅの濃度勾配は、直線的になっている。Ｇｅの濃度勾配が存在している領域の厚さは、例えば３０〜３５ｎｍとなっている。Ｇｅの濃度勾配が存在している領域におけるＧｅの濃度は、コレクタ層２２ａ側において例えば１６％となっており、エミッタ層２４側において例えば０％となっている。
【００９４】
ベース層２３ａのうち、エミッタ層２４側の境界を含む領域にＧｅの濃度勾配を存在させ、エミッタ−ベース接合におけるＧｅ濃度を低くしているのは、エミッタ−コレクタ間の耐圧を向上するためである。また、Ｇｅの濃度勾配を直線的にしているのは、バンドギャップを連続的に変化させることにより電子に対するドリフト電界を一定にし、これにより高速化を実現するためである。
【００９５】
なお、ここでは、Ｇｅの濃度勾配を直線的にしたが、Ｇｅの濃度勾配は必ずしも直線的でなくてもよい。ベース層２３ａのうち、エミッタ層２４側の境界を含む領域においてＧｅ濃度が低くなっていれば、エミッタ−コレクタ間の耐圧を向上することが可能であるためである。但し、Ｇｅの濃度勾配を直線的にした場合の方が、バンドギャップを連続的に変化させることができ、電子に対するドリフト電界を一定にすることができるため、より高速化を実現することが可能となる。
【００９６】
また、ここでは、Ｇｅの濃度勾配が存在している領域におけるＧｅ濃度を、エミッタ層２４側において０％としたが、必ずしもＧｅ濃度を０％としなくてもよい。即ち、ベース層２３ａのうちエミッタ層２４側を含む領域においてＧｅ濃度がある程度低くなっていれば、エミッタ−コレクタ間の耐圧を向上することが可能であるためである。
【００９７】
例えば、Ｇｅの濃度勾配が存在している領域におけるＧｅ濃度を、エミッタ層２４側において５％以下とすれば、エミッタ−コレクタ間の耐圧をある程度向上することが可能である。また、Ｇｅの濃度勾配が存在している領域におけるＧｅ濃度を、エミッタ層２４側において１％以下とすれば、エミッタ−コレクタ間の耐圧をより向上することが可能である。更には、Ｇｅの濃度勾配が存在している領域におけるＧｅ濃度を、エミッタ層２４側において実質的に０％とすれば、エミッタ−コレクタ間の耐圧を更に向上することが可能である。なお、ここで実質的に０％とは、Ｇｅを主成分としては含ませていない状態を意味する。Ｇｅの濃度を完全に０％にすることは極めて困難であり、実際にはわずかにＧｅが含まれてしまうため、実質的に０％と表現している。
【００９８】
ベース層２３ａ上には、ＢがドープされたＳｉより成るキャップ層２５が形成されている。キャップ層２５は、Ｓｉ／ＳｉＧｅ／ＳｉＧｅＣ膜３９ａ（図１９（ｃ）参照）を成長した後に、Ｓｉ／ＳｉＧｅ／ＳｉＧｅＣ膜３９ａの表面を保護するためのものである。また、キャップ層２５は、ベース層２３ａとエミッタ層２４との間に生ずるｐｎ接合におけるドーパント不純物の濃度を、エミッタ−ベース間の耐圧が劣化しない程度にコントロールするためのものである。キャップ層２５の厚さは、例えば３０ｎｍと薄くなっている。キャップ層２５のうち単結晶状態のベース層１２３ａ上に形成された部分１２５ａは、単結晶状態となっている。キャップ層２５のうち多結晶状態のベース層１２３ｂ上に形成された部分１２５ｂは、多結晶状態になっている。また、キャップ層２５のうちエミッタ層２４の直下の部分１２５ｃには、エミッタ層２４から熱拡散したｎ型ドーパント不純物が高濃度に含まれている。キャップ層２５のうちエミッタ層２４の直下の部分１２５ｃにおいては、ｎ型ドーパント不純物の濃度がＢ濃度より高くなっている。
【００９９】
なお、第１及び第２実施形態では、キャップ層２５の説明が省略されているが、本実施形態では、キャップ層２５を省略することなく説明している。
【０１００】
キャップ層２５の厚さを３０ｎｍと薄くしているのは、雑音指数（ＮＦ）や高速性能を向上するためである。キャップ層２５の厚さを単に薄くした場合には、エミッタ−コレクタ間の耐圧は低くなってしまうこととなる。本願発明者らは、ベース層２３ａのうちエミッタ層２４側の境界を含む領域において、コレクタ層２２ａ側からエミッタ層側２４に向かってＧｅの濃度が徐々に低くなるようなＧｅの濃度勾配を存在させると、エミッタ−コレクタ間の耐圧を向上し得ることを見出した。例えば、図１に示すヘテロバイポーラトランジスタでは、エミッタ−コレクタ間の耐圧が２．４Ｖ程度であるが、ベース層１３のうちエミッタ層１４側の境界を含む領域においてベース層１３側からエミッタ層１４側に向かってＧｅの濃度が徐々に低くなるようなＧｅの濃度勾配を形成すると、エミッタ−コレクタ間の耐圧は２．９Ｖまで向上する。なお、エミッタ−コレクタ耐圧の測定条件は、コレクタ電流ＩCが１００μＡ以上となったときのエミッタ−コレクタ間電圧とした。本実施形態では、ベース層２３ａのうちエミッタ層２４側の境界を含む領域においてＧｅの濃度勾配が存在しているため、エミッタ−コレクタ間の耐圧を高く確保しつつ、雑音指数や高速性能を向上することができる。このため、本実施形態によれば、例えばキャップ層２５の厚さを３０ｎｍまで薄くした場合であっても、エミッタ−コレクタ間の耐圧を２．７Ｖと高く確保することが可能となる。
【０１０１】
図１５は、キャップ層の厚さと雑音指数との関係を示すグラフである。図１５の横軸はキャップ層の厚さを示しており、縦軸は雑音指数（ＮＦ）を示している。図１６は、キャップ層の厚さと遮断周波数との関係を示すグラフである。図１６の横軸はキャップ層の厚さを示しており、縦軸は遮断周波数ｆTを示している。図１７は、キャップ層の厚さと最大発振周波数との関係を示すグラフである。図１７の横軸はキャップ層の厚さを示しており、縦軸は最大発振周波数ｆmaxを示している。
【０１０２】
上述したように、従来のヘテロバイポーラトランジスタでは、雑音指数は０．８〜１．２ｄＢであった。
【０１０３】
これに対し、図１５に示すように、本実施形態によるヘテロバイポーラトランジスタでは、キャップ層２５の厚さを５０ｎｍとした場合には、雑音指数は０．６ｄＢであった。また、キャップ層２５の厚さを３０ｎｍとした場合には、雑音指数は０．５６ｄＢ以下であった。キャップ層２５を薄くすることにより雑音特性が改善されたのは、エミッタ接地電流利得ｈFEが増加したためである。
【０１０４】
このことから、本実施形態によれば、従来のヘテロバイポーラトランジスタと比較して雑音指数を著しく改善し得ることがわかる。
【０１０５】
また、図１６及び図１７から分かるように、キャップ層２５の厚さを薄くするに伴って、遮断周波数ｆTや最大発振周波数ｆmaxも改善されることが分かる。
【０１０６】
このように、本実施形態によれば、エミッタ−コレクタ間の耐圧を高く確保しつつ、キャップ層２５の厚さを薄くすることができる。このため、本実施形態によれば、エミッタ−コレクタ間の耐圧を高く確保しつつ、雑音指数、遮断周波数及び最大発振周波数を向上することができる。
【０１０７】
また、本実施形態では、ベース層２３ａのＢ濃度が６×１０19ｃｍ-3に設定されており、ベース層２３ａのＣ濃度がコレクタ層２２ａ側の一部において８×１０19ｃｍ-3に設定されている。
【０１０８】
本実施形態でベース層２３ａ中のＣ濃度やＢ濃度をこのように設定しているのは、コレクタ層２２ａ側へのＢの熱拡散を抑制しつつ、ベース層２３ａ中のＢ濃度を高くするためである。即ち、雑音指数を改善するためには、エミッタ層２４側にＢを拡散させるだけでなく、ベース層２３ａ自体のＢ濃度を高く設定する必要がある。しかし、単にベース層２３ａ中のＢ濃度を高く設定した場合には、ベース層２３ａを成長した後の工程で加わる熱により、ベース層２３ａ中のＢがコレクタ層２２ａ側に拡散してしまい、電気的特性の劣化を招いてしまう。本実施形態では、コレクタ層２２ａ側へのＢの拡散を抑制しつつ、ベース層２３ａ中のＢ濃度を高く設定すべく、Ｃ濃度とＢ濃度とのバランスを考慮して、Ｃ濃度とＢ濃度の最適化を図っている。
【０１０９】
なお、ここでは、ベース層２３ａのＣ濃度をコレクタ層２２ａ側の一部において８×１０19ｃｍ-3に設定し、ベース層２３ａのＢ濃度を６×１０19ｃｍ-3に設定したが、ベース層２３ａのＣ濃度やＢ濃度はこれに限定されるものではない。コレクタ層２２ａ側へのＢの拡散を抑制しうる範囲で、ベース層２３ａ中のＣ濃度を高く設定すればよい。例えば、Ｂ濃度を２×１０19〜８×１０19ｃｍ-3とし、Ｃ濃度を少なくともコレクタ層２２ａ側の一部において７×１０19〜９×１０19ｃｍ-3とすれば、コレクタ層２２ａ側へのＢの拡散を抑制しつつ、ベース層２３ａ中のＢ濃度を高くすることができる。
【０１１０】
図１８は、ベース層中のＢ濃度と雑音特性との関係を示すグラフである。
【０１１１】
図１８から分かるように、ベース層２３ａ中のＢ濃度を高く設定すると、雑音指数は低くなる傾向にある。
【０１１２】
本実施形態によれば、コレクタ層２２ａ側へのＢの拡散を抑制しつつ、ベース層２３ａ中のＢ濃度を高くすることができるため、電気的特性の劣化を招くことなく、雑音指数を改善することができる。
【０１１３】
キャップ層２５上には、エミッタ層２４が形成されている。
【０１１４】
こうして、本実施形態によるヘテロバイポーラトランジスタが構成されている。
【０１１５】
このように、本実施形態によれば、ベース層２３ａのうちコレクタ層２２ａ側の界面を含む領域に、コレクタ層２２ａ側からエミッタ層２４側に向かってＧｅの濃度が徐々に高くなるようなＧｅの濃度勾配が存在しているため、ミスフィット転位の発生を防止することができ、ひいてはエミッタ−コレクタ間やベース−コレクタ間のリーク電流を抑制することができる。
【０１１６】
また、本実施形態によれば、ベース層２３ａのうちエミッタ層２４側の界面を含む領域に、コレクタ層２２ａ側からエミッタ層２４側に向かってＧｅの濃度が徐々に低くなるようなＧｅの濃度勾配が存在しているため、エミッタ−コレクタ間の耐圧を向上するとともに、高速化を実現することができる。
【０１１７】
また、本実施形態によれば、エミッタ−コレクタ間の耐圧を高く確保しつつ、キャップ層２５の厚さを薄くすることができるため、雑音指数や高速性能をより向上することができる。
【０１１８】
また、本実施形態によれば、ベース層２３ａ中のＢ濃度やＣ濃度が上記のように適切に制御されているため、コレクタ層２２ａ側へのＢの拡散を抑制しつつ、ベース層２３ａ中のＢ濃度を高くすることができる。このため、本実施形態によれば、電気的特性の劣化を招くことなく、雑音指数を改善することができる。
【０１１９】
なお、特許文献１（特開２００２−１５８２３２号公報）には、エミッタ側でＣ濃度を低下させることにより、ベース電流のｎ値を改善する技術が開示されている。特許文献１では、ベース層のＣ濃度はコレクタ側において０．８％未満となっており、エミッタ側において０．０１％以上となっている。また、特許文献１では、ベース層のＢ濃度はいずれの位置においてもＣ濃度よりも低くなっている。本願発明でもベース層のＣ濃度をエミッタ側において低下させているが、本願発明は、ベース層のエミッタ側においてＢ濃度をＣ濃度より高くしている点で、特許文献１と異なっている。本願発明でベース層におけるエミッタ側のＢ濃度を高く設定しているのは、エミッタ側にＢを拡散させるとともに、ベース抵抗を低減することにより、雑音指数等を改善するためである。また、本願発明は、ベース層のコレクタ側において、コレクタ側からエミッタ側に向かってＧｅの濃度が徐々に高くなるような濃度勾配が存在していることにも主な特徴の一つがあるが、この点は特許文献１には一切開示されていない。また、本願発明は、ベース層のエミッタ側において、コレクタ側からエミッタ側に向かってＧｅの濃度が徐々に低くなる濃度勾配が存在していることにも主な特徴の一つがあるが、この点も特許文献１には一切開示されていない。
【０１２０】
また、特許文献２（特開２００１−３１９９３６号公報）には、Ｓｉキャップ層中にＢをドープすることにより、ベース抵抗を低減する技術が開示されている。特許文献２は、ベース層中にＣが含まれていない点、ベース層中のＢ濃度が１×１０18ｃｍ-3程度と低い点で、本願発明と異なっている。なお、本願発明でＢ濃度を高く設定しているのは、上述したように、エミッタ側にＢを拡散させるとともに、ベース抵抗を低減することにより、雑音指数等を改善するためである。また、本願発明でベース層中にＣを含ませているのは、上述したようにＢのコレクタ層への拡散を防止して電気的特性の劣化を防止するとともに、ミスフィット転位の発生を防止してリーク電流の増加を防止するためである。このように、本願発明は特許文献２とは大きく異なっている。
【０１２１】
（ヘテロバイポーラトランジスタの製造方法）
次に、本実施形態によるヘテロバイポーラトランジスタの製造方法を図１９及び図２０を用いて説明する。図１９は、本実施形態によるヘテロバイポーラトランジスタの製造方法を示す工程断面図である。図２０は本実施形態によるヘテロバイポーラトランジスタの層構造の一部を示す図である。
【０１２２】
まず、図１９（ａ）に示すように、ｐ型Ｓｉ基板３１に、イオン注入法により、ｎ型のドーパント不純物を導入する。ｎ型のドーパント不純物としては、例えばＰを用いることができる。イオン注入条件は、例えば、ドーズ量１×１０14ｃｍ-2、加速エネルギー３００ｋｅＶとする。これにより、例えば厚さ約０．５μｍのｎ+型拡散領域３２が形成される。なお、上述したように、ｎ+型拡散領域３２は、コレクタ層２２ａの一部を構成するものである。
【０１２３】
この後の図１９（ａ）及び図１９（ｂ）に示す本実施形態によるヘテロバイポーラトランジスタの製造方法は、図９（ａ）及び図９（ｂ）を用いて上述したヘテロバイポーラトランジスタの製造方法と同様であるので、説明を省略する。
【０１２４】
次に、図１９（ｃ）に示すように、全面に、例えば減圧エピタキシャル成長法により、Ｓｉ／ＳｉＧｅ／ＳｉＧｅＣ膜３９ａを形成する。
【０１２５】
Ｓｉ／ＳｉＧｅ／ＳｉＧｅＣ膜３９ａのうちのＳｉ層は、図１３及び図２０中のＳｉ層３２ａに対応するものである。なお、上述したように、Ｓｉ層３２ａは、ｎ+型拡散領域３２と相俟って、コレクタ層２２ａを構成するものである。Ｓｉ層３２ａの厚さは、例えば１６ｎｍ程度とする。
【０１２６】
Ｓｉ／ＳｉＧｅ／ＳｉＧｅＣ膜３９ａのうちのＳｉＧｅ／ＳｉＧｅＣ層は、図２０中のＳｉＧｅ混晶層２３1a、ＳｉＧｅＣ混晶層２３2、ＳｉＧｅＣ混晶層２３3、ＳｉＧｅＣ混晶層２３4、及びＳｉＧｅ混晶層２３5aに対応するものである。即ち、Ｓｉ／ＳｉＧｅ／ＳｉＧｅＣ膜３９ａのうちのＳｉＧｅ／ＳｉＧｅＣ層は、ベース層２３ａを構成するものである。ＳｉＧｅ／ＳｉＧｅＣ膜よりなるベース層２３ａは、図２０に示すように、ＳｉＧｅ混晶層２３1a、ＳｉＧｅＣ混晶層２３2、ＳｉＧｅＣ混晶層２３3、ＳｉＧｅＣ混晶層２３4、及びＳｉＧｅ混晶層２３5aを順次積層することにより、形成する。ベース層２３ａの総膜厚は、例えば８０ｎｍ程度とする。
【０１２７】
ＳｉＧｅ混晶層２３1aを形成する際には、下面側から上面側に向かってＧｅ濃度が例えば０％から１６％まで徐々に高くなるように形成する。Ｇｅの濃度勾配は、直線的になることが望ましい。
【０１２８】
ＳｉＧｅＣ混晶層２３2、ＳｉＧｅＣ混晶層２３3、ＳｉＧｅＣ混晶層２３4の形成方法は、上記と同様であるので説明を省略する。
【０１２９】
ＳｉＧｅ混晶層２３5aを形成する際には、下面側から上面側に向かって向かってＧｅ濃度が例えば１６％から０％まで徐々に低くなるように形成する。Ｇｅの濃度勾配は、直線的になることが望ましい。
【０１３０】
こうして、Ｓｉ／ＳｉＧｅ／ＳｉＧｅＣ膜３９ａのうちのＳｉＧｅ／ＳｉＧｅＣ層より成るベース層２３ａが形成される。
【０１３１】
次に、全面に、例えば減圧エピタキシャル成長法により、ＢがドープされたＳｉより成るキャップ層２５を形成する。キャップ層の厚さは、例えば３０ｎｍとする。
【０１３２】
この後のヘテロバイポーラトランジスタの製造方法は、図１０（ａ）乃至図１１（ｃ）を用いて上述したヘテロバイポーラトランジスタの製造方法と同様であるので、説明を省略する。図１１（ｃ）を用いて上述した工程における熱処理により、ｎ+型拡散領域３２中のｎ型のドーパント不純物がＳｉ層３２ａ中に拡散する。ｎ+型拡散領域３２とＳｉ層３２ａとによりコレクタ層２２ａが構成される。
【０１３３】
こうして、本実施形態によるヘテロバイポーラトランジスタが製造される。
【０１３４】
以上、本発明を好ましい実施形態について説明したが、本発明はかかる特定の実施形態に限定されるものではなく、特許請求の範囲に記載した要旨内において様々な変形・変更が可能である。
【０１３５】
（付記１） ｎ形Ｓｉコレクタ層と、
前記ｎ形Ｓｉコレクタ層上に形成された、Ｂでドープされたｐ型ＳｉＧｅＣ混晶層よりなるベース層と、
前記ベース層上に形成されたｎ型Ｓｉエミッタ層とよりなり、
前記エミッタ層は、Ｂを７×１０17ｃｍ-3を超える濃度で含む
ことを特徴とするヘテロバイポーラトランジスタ。
【０１３６】
（付記２） 付記１記載のヘテロバイポーラトランジスタにおいて、
前記ベース層と前記エミッタ層との間に形成された、ＢでドープされたＳｉより成るキャップ層を更に有し、
前記キャップ層は、ｎ型のドーパント不純物を、Ｂの濃度を超える濃度で含む
ことを特徴とするヘテロバイポーラトランジスタ。
【０１３７】
（付記３） 付記１又は２記載のヘテロバイポーラトランジスタにおいて、
前記ベース層のうち、少なくとも前記エミッタ層側の境界を含む領域において、Ｂ濃度がＣ濃度以上である
ことを特徴とするヘテロバイポーラトランジスタ。
【０１３８】
（付記４） 付記１乃至３のいずれかに記載のヘテロバイポーラトランジスタにおいて、
前記エミッタ層は、Ｃを含む
ことを特徴とするヘテロバイポーラトランジスタ。
【０１３９】
（付記５） 付記１乃至４のいずれかに記載のヘテロバイポーラトランジスタにおいて、
前記エミッタ層はＰによりドープされている
ことを特徴とするヘテロバイポーラトランジスタ。
【０１４０】
（付記６） 付記１乃至５のいずれかに記載のヘテロバイポーラトランジスタにおいて、
前記コレクタ層は、前記ベース層との境界を含む領域におけるＣの濃度が、Ｂの濃度以上である
ことを特徴とするヘテロバイポーラトランジスタ。
【０１４１】
（付記７） 付記１乃至６のいずれかに記載のヘテロバイポーラトランジスタにおいて、
前記エミッタ層はＧｅを実質的に含まない
ことを特徴とするヘテロバイポーラトランジスタ。
【０１４２】
（付記８） 付記１乃至７のいずれかに記載のヘテロバイポーラトランジスタにおいて、
前記ベース層は、前記エミッタ層側の領域に、前記コレクタ層側から前記エミッタ層側に向かってＧｅ濃度が徐々に低くなるようなＧｅの濃度勾配が存在している第１の領域を有する
ことを特徴とするヘテロバイポーラトランジスタ。
【０１４３】
（付記９） 付記８記載のヘテロバイポーラトランジスタにおいて、
前記第１の領域におけるＧｅの濃度勾配は、ほぼ直線的である
ことを特徴とするヘテロバイポーラトランジスタ。
【０１４４】
（付記１０） 付記８又は９記載のヘテロバイポーラトランジスタにおいて、
前記ベース層の前記エミッタ層側の境界におけるＧｅ濃度は、５％以下である
ことを特徴とするヘテロバイポーラトランジスタ。
【０１４５】
（付記１１） 付記１０記載のヘテロバイポーラトランジスタにおいて、
前記ベース層の前記エミッタ層側の境界におけるＧｅ濃度は、１％以下である
ことを特徴とするヘテロバイポーラトランジスタ。
【０１４６】
（付記１２） 付記１１記載のヘテロバイポーラトランジスタにおいて、
前記ベース層の前記エミッタ層側の境界におけるＧｅ濃度は、実質的に０％である
ことを特徴とするヘテロバイポーラトランジスタ。
【０１４７】
（付記１３） 請求項１乃至１２のいずれかに記載のヘテロバイポーラトランジスタにおいて、
前記ベース層は、Ｂの濃度が２×１０19〜８×１０19ｃｍ-3である領域を有し、少なくともコレクタ層側の領域に、Ｃの濃度が７×１０19〜９×１０19ｃｍ-3である領域を有する
ことを特徴とするヘテロバイポーラトランジスタ。
【０１４８】
（付記１４） 付記１乃至１３のいずれかに記載のヘテロバイポーラトランジスタにおいて、
前記ベース層は、前記コレクタ層側の領域に、前記コレクタ層側から前記エミッタ層側に向かってＧｅ濃度が徐々に高くなるようなＧｅの濃度勾配が存在している第２の領域を有する
ことを特徴とするヘテロバイポーラトランジスタ。
【０１４９】
（付記１５） 付記１４記載のヘテロバイポーラトランジスタにおいて、
前記第２の領域の厚さは、１６ｎｍ以下である
ことを特徴とするヘテロバイポーラトランジスタ。
【０１５０】
（付記１６） 付記１４又は１５記載のヘテロバイポーラトランジスタにおいて、
前記ベース層は、前記第２の領域と、Ｂ濃度が１×１０19ｃｍ-3以上である領域との間の距離が１５ｎｍ以下である
ことを特徴とするヘテロバイポーラトランジスタ。
【０１５１】
（付記１７） 付記１乃至１６のいずれかに記載のヘテロバイポーラトランジスタにおいて、
前記コレクタ層は、基板上にエピタキシャル成長されたＳｉ層を含む
ことを特徴とするヘテロバイポーラトランジスタ。
【０１５２】
（付記１８） 基板上に第１のｎ型Ｓｉ層を形成することにより、ｎ型コレクタ層を形成する工程と、
前記ｎ型コレクタ層上に、Ｂを含むＳｉＧｅＣ混晶層を、Ｃ濃度がＢ濃度を上回るように堆積し、次にＢ濃度がＣ濃度を上回るように堆積することにより、ｐ型ベース層を形成する工程と、
前記ｐ型ベース層上に、第２のｎ型Ｓｉ層を堆積することにより、エミッタ層を形成する工程と
よりなることを特徴とするヘテロバイポーラトランジスタの製造方法。
【０１５３】
（付記１９） 付記１８記載のヘテロバイポーラトランジスタの製造方法において、
前記ｐ型ベース層を形成する工程は、前記ＳｉＧｅＣ混晶層を、前記Ｂ濃度がＣ濃度を上回るように堆積した後、さらにＳｉＧｅ混晶層を堆積する工程を含む
ことを特徴とするヘテロバイポーラトランジスタの製造方法。
【０１５４】
（付記２０） 付記１８又は１９記載のヘテロバイポーラトランジスタの製造方法において、
前記ｐ型ベース層を形成する工程は、前記ＳｉＧｅＣ混晶層を前記Ｃ濃度がＢ濃度を上回るように堆積する前に、前記ｎ型コレクタ層上に別のＳｉＧｅＣ混晶層を堆積する工程を含む
ことを特徴とするヘテロバイポーラトランジスタの製造方法。
【０１５５】
（付記２１） 付記１８乃至２０のいずれかに記載のヘテロバイポーラトランジスタの製造方法において、
前記ｐ型ベース層を形成する工程では、前記エミッタ層側の境界を含む領域において、前記ｎ型コレクタ層側から前記エミッタ層側に向かってＧｅ濃度が徐々に低くなるようなＧｅの濃度勾配が形成されるように、前記ｐ型ベース層を形成する
ことを特徴とするヘテロバイポーラトランジスタの製造方法。
【０１５６】
（付記２２） 付記１８乃至２１のいずれかに記載のヘテロバイポーラトランジスタの製造方法において、
前記ｐ型ベース層を形成する工程では、前記ｎ型コレクタ層との境界を含む領域において、前記ｎ型コレクタ層側から前記エミッタ層側に向かってＧｅ濃度が徐々に高くなるようなＧｅの別の濃度勾配が形成されるように、前記ｐ型ベース層を形成する
ことを特徴とするヘテロバイポーラトランジスタの製造方法。
【０１５７】
（付記２３） 付記１８乃至２２のいずれかに記載のヘテロバイポーラトランジスタの製造方法において、
前記エミッタ層を形成する工程は、前記第２のｎ型Ｓｉ層を、前記ｐ型ベース層上に直接に堆積する工程を含む
ことを特徴とするヘテロバイポーラトランジスタの製造方法。
【０１５８】
（付記２４） 付記１８乃至２２のいずれかに記載のヘテロバイポーラトランジスタの製造方法において、
前記ｐ型ベース層を形成する工程の後、前記エミッタ層を形成する工程の前に、Ｂを含むＳｉよりなるキャップ層を形成する工程を更に有する
ことを特徴とするヘテロバイポーラトランジスタの製造方法。
【０１５９】
（付記２５） 付記１８乃至２４のいずれかに記載のヘテロバイポーラトランジスタの製造方法において、
前記第１のｎ型Ｓｉ層を形成する工程と前記ＳｉＧｅＣ混晶層を堆積する工程と前記第２のｎ型Ｓｉ層を堆積する工程とは、減圧ＣＶＤ法により実行される
ことを特徴とするヘテロバイポーラトランジスタの製造方法。
【０１６０】
【発明の効果】
本発明によれば、ベース層上にエミッタ層を形成する際にベース層中のＢがエミッタ層にまで拡散し、ベース層とエミッタ層との界面に緩やかなＢの分布と緩やかなｐｎ接合が形成され、一部のＢはエミッタ層中に侵入するが、その結果、特に高周波帯域で非常に優れた雑音指数を有するヘテロバイポーラトランジスタが得られる。
【図面の簡単な説明】
【図１】従来のＳｉＧｅＣヘテロバイポーラトランジスタの構成および動作を説明する図である。
【図２】本発明の発明者が、図１の構成のヘテロバイポーラトランジスタを作成した際の膜中元素分布を示す図である。
【図３】本発明の発明者が、図１の構成のヘテロバイポーラトランジスタを作成した際の膜中元素分布を示す別の図である。
【図４】本発明で使われる気相堆積装置の構成を示す図である。
【図５】本発明の第１実施形態によるヘテロバイポーラトランジスタにおける膜中元素分布を示す図である。
【図６】本発明の第１実施形態によるヘテロバイポーラトランジスタにおける膜中元素分布を示す別の図である。
【図７】本発明の第１実施形態によるヘテロバイポーラトランジスタの製造工程を説明する図である。
【図８】本発明の第１実施形態によるヘテロバイポーラトランジスタの層構造の一部を示す図である。
【図９】本発明の第２実施形態によるヘテロバイポーラトランジスタの製造工程を示す図（その１）である。
【図１０】本発明の第２実施形態によるヘテロバイポーラトランジスタの製造工程を示す図（その２）である。
【図１１】本発明の第２実施形態によるヘテロバイポーラトランジスタの製造工程を示す図（その３）である。
【図１２】本発明の発明者が、図１の構成のヘテロバイポーラトランジスタを作成した際の膜中元素分布を示す更に別の図である。
【図１３】本発明の第３実施形態によるヘテロバイポーラトランジスタを示す断面図である。
【図１４】本発明の第３実施形態によるヘテロバイポーラトランジスタにおける膜中元素分布を示す図である。
【図１５】キャップ層の厚さと雑音指数との関係を示すグラフである。
【図１６】キャップ層の厚さと遮断周波数との関係を示すグラフである。
【図１７】キャップ層の厚さと最大発振周波数との関係を示すグラフである。
【図１８】ベース層中のＢ濃度と雑音特性との関係を示すグラフである。
【図１９】本発明の第３実施形態によるヘテロバイポーラトランジスタの製造方法を示す工程断面図である。
【図２０】本発明の第３実施形態によるヘテロバイポーラトランジスタの層構造の一部を示す図である。
【符号の説明】
１０…ヘテロバイポーラトランジスタ
１１…Ｓｉ基板
１１Ａ…素子分離溝
１１Ｂ…ｎ+型ウェル
１２，２２…Ｓｉコレクタ層
１２Ａ，１４Ａ…絶縁膜マスク
１２ａ，１４ａ…ＳｉＣ組成層
１３…ＳｉＧｅベース層
１４，２４…Ｓｉエミッタ層
１５…エミッタ電極
１６…ベース電極
１７…コレクタ電極
２２、２２ａ…コレクタ層
２３、２３ａ…ＳｉＧｅＣベース層
２３1，２３1a、２３5…ＳｉＧｅ混晶層
２３2…ＳｉＧｅＣ混晶層
２３3，２３4、２４4a…ＢドープＳｉＧｅＣ混晶層
２４…ｎ型エミッタ層
２５…キャップ層
３１…Ｓｉ基板
３２…ｎ+ウェル（コレクタ層）、ｎ+型拡散領域
３２ａ…Ｓｉ層
３３…素子分離絶縁膜
３４…活性領域
３５，３７…ＳｉＯ2膜
３６…ポリシリコン膜
３８…ベース開口部、開口部
３９…ＳｉＧｅ／ＳｉＧｅＣ膜
３９ａ…Ｓｉ／ＳｉＧｅ／ＳｉＧｅＣ膜
４０…ベース引出し層
４１…レジスト膜
４１Ａ…レジストパターン
４２…ベース層
４３…サイドウォール絶縁膜
４４…エミッタ層
１００…堆積装置
１０１…リアクタ
１０１ａ…原料ガス入口
１０１Ａ…フランジ
１０２…サセプタ
１０３…被処理基板
１０４…ウェハ出入部
１０４Ａ…ゲートバルブ
１０４Ｂ…ロードロック室
１０４ａ，１０４ｂ…排気ポート
１０５Ａ，１０５Ｂ…ランプ加熱装置
１２３ａ…単結晶状態になっている部分
１２３ｂ…多結晶状態になっている部分
１２５ａ…単結晶状態になっている部分
１２５ｂ…多結晶状態になっている部分
１２５ｃ…ｎ型ドーパント不純物の濃度が高くなっている部分
１３２ａ…単結晶状態になっている部分
１３２ｂ…多結晶状態になっている部分
Claims (9)
- ｎ形Ｓｉコレクタ層と、
前記ｎ形Ｓｉコレクタ層上に形成された、Ｂでドープされたｐ型ＳｉＧｅＣ混晶層よりなるベース層と、
前記ベース層上に形成されたｎ型Ｓｉエミッタ層とよりなり、
前記ベース層と前記エミッタ層との境界におけるＢ濃度は、７×１０１７ｃｍ−３を超えており、
前記ベース層のうち、少なくとも前記エミッタ層側の境界を含む領域において、Ｂ濃度がＣ濃度以上であり、
前記コレクタ層は、前記ベース層との境界を含む領域におけるＣの濃度が、Ｂの濃度以上である
ことを特徴とするヘテロバイポーラトランジスタ。 - 請求項１記載のヘテロバイポーラトランジスタにおいて、
前記ベース層と前記エミッタ層との間に形成された、ＢでドープされたＳｉより成るキャップ層を更に有し、
前記キャップ層は、ｎ型のドーパント不純物を、Ｂの濃度を超える濃度で含む
ことを特徴とするヘテロバイポーラトランジスタ。 - 請求項１又は２記載のヘテロバイポーラトランジスタにおいて、
前記エミッタ層はＧｅを実質的に含まない
ことを特徴とするヘテロバイポーラトランジスタ。 - 請求項１乃至３のいずれか１項に記載のヘテロバイポーラトランジスタにおいて、
前記ベース層は、前記エミッタ層側の領域に、前記コレクタ層側から前記エミッタ層側に向かってＧｅ濃度が徐々に低くなるようなＧｅの濃度勾配が存在している第１の領域を有する
ことを特徴とするヘテロバイポーラトランジスタ。 - 請求項４記載のヘテロバイポーラトランジスタにおいて、
前記第１の領域におけるＧｅの濃度勾配は、ほぼ直線的である
ことを特徴とするヘテロバイポーラトランジスタ。 - 請求項４又は５記載のヘテロバイポーラトランジスタにおいて、
前記ベース層の前記エミッタ層側の境界におけるＧｅ濃度は、５％以下である
ことを特徴とするヘテロバイポーラトランジスタ。 - 請求項１乃至６のいずれか１項に記載のヘテロバイポーラトランジスタにおいて、
前記ベース層は、前記コレクタ層側の領域に、前記コレクタ層側から前記エミッタ層側に向かってＧｅ濃度が徐々に高くなるようなＧｅの濃度勾配が存在している第２の領域を有する
ことを特徴とするヘテロバイポーラトランジスタ。 - 基板上に第１のｎ型Ｓｉ層を形成することにより、ｎ型コレクタ層を形成する工程と、
前記ｎ型コレクタ層上に、Ｂを含むＳｉＧｅＣ混晶層を、Ｃ濃度がＢ濃度を上回るように堆積し、次にＢ濃度がＣ濃度を上回るように堆積することにより、ｐ型ベース層を形成する工程と、
前記ｐ型ベース層上に、第２のｎ型Ｓｉ層を堆積することにより、エミッタ層を形成する工程と
よりなることを特徴とするヘテロバイポーラトランジスタの製造方法。 - 請求項８記載のヘテロバイポーラトランジスタの製造方法において、
前記ｐ型ベース層を形成する工程は、前記ＳｉＧｅＣ混晶層を、前記Ｂ濃度がＣ濃度を上回るように堆積した後、さらにＳｉＧｅ混晶層を堆積する工程を含む
ことを特徴とするヘテロバイポーラトランジスタの製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002271172A JP4391069B2 (ja) | 2002-04-30 | 2002-09-18 | ヘテロバイポーラトランジスタおよびその製造方法 |
| US10/413,394 US7119382B2 (en) | 2002-04-30 | 2003-04-15 | Heterobipolar transistor and method of fabricating the same |
| US11/445,240 US7358546B2 (en) | 2002-04-30 | 2006-06-02 | Heterobipolar transistor and method of fabricating the same |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002129062 | 2002-04-30 | ||
| JP2002271172A JP4391069B2 (ja) | 2002-04-30 | 2002-09-18 | ヘテロバイポーラトランジスタおよびその製造方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2004031884A JP2004031884A (ja) | 2004-01-29 |
| JP2004031884A5 JP2004031884A5 (ja) | 2005-10-27 |
| JP4391069B2 true JP4391069B2 (ja) | 2009-12-24 |
Family
ID=29253663
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002271172A Expired - Fee Related JP4391069B2 (ja) | 2002-04-30 | 2002-09-18 | ヘテロバイポーラトランジスタおよびその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US7119382B2 (ja) |
| JP (1) | JP4391069B2 (ja) |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6744079B2 (en) * | 2002-03-08 | 2004-06-01 | International Business Machines Corporation | Optimized blocking impurity placement for SiGe HBTs |
| JP2004111852A (ja) * | 2002-09-20 | 2004-04-08 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| US7517768B2 (en) * | 2003-03-31 | 2009-04-14 | Intel Corporation | Method for fabricating a heterojunction bipolar transistor |
| JP4775688B2 (ja) * | 2004-07-16 | 2011-09-21 | オンセミコンダクター・トレーディング・リミテッド | 半導体装置 |
| US7317215B2 (en) | 2004-09-21 | 2008-01-08 | International Business Machines Corporation | SiGe heterojunction bipolar transistor (HBT) |
| JP4945072B2 (ja) * | 2004-11-09 | 2012-06-06 | 株式会社東芝 | 半導体装置及びその製造方法 |
| US7297992B1 (en) * | 2004-11-23 | 2007-11-20 | Newport Fab, Llc | Method and structure for integration of phosphorous emitter in an NPN device in a BiCMOS process |
| JP4829566B2 (ja) * | 2005-08-30 | 2011-12-07 | 株式会社日立製作所 | 半導体装置及びその製造方法 |
| US7300849B2 (en) * | 2005-11-04 | 2007-11-27 | Atmel Corporation | Bandgap engineered mono-crystalline silicon cap layers for SiGe HBT performance enhancement |
| US20070102729A1 (en) * | 2005-11-04 | 2007-05-10 | Enicks Darwin G | Method and system for providing a heterojunction bipolar transistor having SiGe extensions |
| US7651919B2 (en) * | 2005-11-04 | 2010-01-26 | Atmel Corporation | Bandgap and recombination engineered emitter layers for SiGe HBT performance optimization |
| US7892915B1 (en) * | 2006-03-02 | 2011-02-22 | National Semiconductor Corporation | High performance SiGe:C HBT with phosphorous atomic layer doping |
| US7557010B2 (en) * | 2007-02-12 | 2009-07-07 | Agere Systems Inc. | Method to improve writer leakage in a SiGe bipolar device |
| US7560354B2 (en) * | 2007-08-08 | 2009-07-14 | Freescale Semiconductor, Inc. | Process of forming an electronic device including a doped semiconductor layer |
| EP2250665A1 (en) * | 2008-02-28 | 2010-11-17 | Nxp B.V. | Semiconductor device and method of manufacture thereof |
| US8107197B2 (en) * | 2008-12-30 | 2012-01-31 | Hitachi Global Storage Technologies Netherlands B.V. | Slider with integrated writer and semiconductor heterostucture read sensor |
| EP2418681B1 (en) * | 2010-08-10 | 2017-10-11 | Nxp B.V. | Heterojunction Bipolar Transistor and Manufacturing Method |
| US20150017788A1 (en) * | 2013-07-11 | 2015-01-15 | Bae Systems Information And Electronic Systems Integration Inc. | Method for making silicon-germanium absorbers for thermal sensors |
| US9691898B2 (en) | 2013-12-19 | 2017-06-27 | Taiwan Semiconductor Manufacturing Co., Ltd. | Germanium profile for channel strain |
| US9287398B2 (en) | 2014-02-14 | 2016-03-15 | Taiwan Semiconductor Manufacturing Co., Ltd. | Transistor strain-inducing scheme |
| US10431654B2 (en) | 2015-06-25 | 2019-10-01 | International Business Machines Corporation | Extrinsic base doping for bipolar junction transistors |
| US20170062522A1 (en) * | 2015-08-27 | 2017-03-02 | Intermolecular, Inc. | Combining Materials in Different Components of Selector Elements of Integrated Circuits |
| US11791159B2 (en) * | 2019-01-17 | 2023-10-17 | Ramesh kumar Harjivan Kakkad | Method of fabricating thin, crystalline silicon film and thin film transistors |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04106980A (ja) | 1990-08-24 | 1992-04-08 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| DE4203799C2 (de) * | 1992-02-10 | 1995-11-16 | Grapha Holding Ag | Anlage zum Verteilen von Stückgütern |
| US6800881B2 (en) * | 1996-12-09 | 2004-10-05 | Ihp Gmbh-Innovations For High Performance Microelectronics/Institut Fur Innovative Mikroelektronik | Silicon-germanium hetero bipolar transistor with T-shaped implantation layer between emitter and emitter contact area |
| JP3549408B2 (ja) | 1998-09-03 | 2004-08-04 | 松下電器産業株式会社 | バイポーラトランジスタ |
| US6492711B1 (en) * | 1999-06-22 | 2002-12-10 | Matsushita Electric Industrial Co., Ltd. | Heterojunction bipolar transistor and method for fabricating the same |
| JP2001189321A (ja) | 1999-10-21 | 2001-07-10 | Matsushita Electric Ind Co Ltd | 横型ヘテロバイポーラトランジスタ及びその製造方法 |
| JP4702977B2 (ja) * | 2000-04-28 | 2011-06-15 | 富士通株式会社 | 受光装置 |
| JP3528756B2 (ja) | 2000-05-12 | 2004-05-24 | 松下電器産業株式会社 | 半導体装置 |
| JP2001319936A (ja) | 2000-05-12 | 2001-11-16 | Matsushita Electric Ind Co Ltd | バイポーラトランジスタ及びその製造方法 |
| JP2001332563A (ja) * | 2000-05-23 | 2001-11-30 | Matsushita Electric Ind Co Ltd | バイポーラトランジスタ及びその製造方法 |
| US6410975B1 (en) * | 2000-09-01 | 2002-06-25 | Newport Fab, Llc | Bipolar transistor with reduced base resistance |
| US20020163013A1 (en) * | 2000-09-11 | 2002-11-07 | Kenji Toyoda | Heterojunction bipolar transistor |
| JP3415608B2 (ja) | 2000-09-11 | 2003-06-09 | 松下電器産業株式会社 | ヘテロバイポーラトランジスタ |
| US6750119B2 (en) * | 2001-04-20 | 2004-06-15 | International Business Machines Corporation | Epitaxial and polycrystalline growth of Si1-x-yGexCy and Si1-yCy alloy layers on Si by UHV-CVD |
| EP1265294A3 (en) * | 2001-06-07 | 2004-04-07 | Matsushita Electric Industrial Co., Ltd. | Heterojunction bipolar transistor |
| US6670654B2 (en) * | 2002-01-09 | 2003-12-30 | International Business Machines Corporation | Silicon germanium heterojunction bipolar transistor with carbon incorporation |
| JP3600591B2 (ja) | 2002-03-28 | 2004-12-15 | 沖電気工業株式会社 | 半導体装置の製造方法 |
-
2002
- 2002-09-18 JP JP2002271172A patent/JP4391069B2/ja not_active Expired - Fee Related
-
2003
- 2003-04-15 US US10/413,394 patent/US7119382B2/en not_active Expired - Lifetime
-
2006
- 2006-06-02 US US11/445,240 patent/US7358546B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20030201461A1 (en) | 2003-10-30 |
| US20070181910A1 (en) | 2007-08-09 |
| US7358546B2 (en) | 2008-04-15 |
| US7119382B2 (en) | 2006-10-10 |
| JP2004031884A (ja) | 2004-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4391069B2 (ja) | ヘテロバイポーラトランジスタおよびその製造方法 | |
| US6674150B2 (en) | Heterojunction bipolar transistor and method for fabricating the same | |
| US7173274B2 (en) | Incorporation of carbon in silicon/silicon germanium epitaxial layer to enhance yield for Si-Ge bipolar technology | |
| US6177717B1 (en) | Low-noise vertical bipolar transistor and corresponding fabrication process | |
| US6265275B1 (en) | Method of selectively doping the intrinsic collector of a vertical bipolar transistor with epitaxial base | |
| JP2000031156A (ja) | 粗さを抑えた外因性ベ―スを有するたて形バイポ―ラトランジスタとその製造方法 | |
| US7786510B2 (en) | Transistor structure and manufacturing method thereof | |
| US6346452B1 (en) | Method for controlling an N-type dopant concentration depth profile in bipolar transistor epitaxial layers | |
| US7714361B2 (en) | Bipolar junction transistor having a high germanium concentration in a silicon-germanium layer and a method for forming the bipolar junction transistor | |
| JP3530254B2 (ja) | エピタキシャル・ベース・バイポーラトランジスタにおけるベース抵抗を低減する方法 | |
| US7538004B2 (en) | Method of fabrication for SiGe heterojunction bipolar transistor (HBT) | |
| US6861324B2 (en) | Method of forming a super self-aligned hetero-junction bipolar transistor | |
| JP4882141B2 (ja) | ヘテロバイポーラトランジスタ | |
| KR100455829B1 (ko) | 초자기정렬 이종접합 바이폴라 소자 및 그 제조방법 | |
| JP3515944B2 (ja) | ヘテロバイポーラトランジスタ | |
| US8227319B2 (en) | Bipolar junction transistor having a high germanium concentration in a silicon-germanium layer and a method for forming the bipolar junction transistor | |
| US7012009B2 (en) | Method for improving the electrical continuity for a silicon-germanium film across a silicon/oxide/polysilicon surface using a novel two-temperature process | |
| US7008851B2 (en) | Silicon-germanium mesa transistor | |
| KR100333674B1 (ko) | 이종접합 쌍극자 트랜지스터 제조방법 | |
| KR100839786B1 (ko) | 실리콘게르마늄 반도체 소자 구조 및 그 제조방법 | |
| WO2004077570A1 (ja) | バイポーラトランジスタおよび集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050802 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050802 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070615 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080728 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090616 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090814 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091006 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091007 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121016 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4391069 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121016 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121016 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121016 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131016 Year of fee payment: 4 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |