CN107887430A - 衬底施加单轴应力的硅锗异质结双极晶体管及其制造方法 - Google Patents
衬底施加单轴应力的硅锗异质结双极晶体管及其制造方法 Download PDFInfo
- Publication number
- CN107887430A CN107887430A CN201711098314.XA CN201711098314A CN107887430A CN 107887430 A CN107887430 A CN 107887430A CN 201711098314 A CN201711098314 A CN 201711098314A CN 107887430 A CN107887430 A CN 107887430A
- Authority
- CN
- China
- Prior art keywords
- layer
- substrate
- silicon
- bipolar transistor
- single crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 117
- 229910000577 Silicon-germanium Inorganic materials 0.000 title claims abstract description 91
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 title claims abstract description 55
- 238000000034 method Methods 0.000 title claims description 28
- 238000004519 manufacturing process Methods 0.000 title claims description 23
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims abstract description 59
- 239000013078 crystal Substances 0.000 claims abstract description 30
- 239000000463 material Substances 0.000 claims abstract description 16
- 229910006990 Si1-xGex Inorganic materials 0.000 claims description 43
- 229910007020 Si1−xGex Inorganic materials 0.000 claims description 43
- 239000004020 conductor Substances 0.000 claims description 31
- 238000000926 separation method Methods 0.000 claims description 28
- 229910052751 metal Inorganic materials 0.000 claims description 19
- 239000002184 metal Substances 0.000 claims description 19
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 16
- 230000004888 barrier function Effects 0.000 claims description 10
- 229910052681 coesite Inorganic materials 0.000 claims description 10
- 229910052906 cristobalite Inorganic materials 0.000 claims description 10
- 238000009413 insulation Methods 0.000 claims description 10
- 238000001459 lithography Methods 0.000 claims description 10
- 239000000377 silicon dioxide Substances 0.000 claims description 10
- 229910052682 stishovite Inorganic materials 0.000 claims description 10
- 229910052905 tridymite Inorganic materials 0.000 claims description 10
- 238000001451 molecular beam epitaxy Methods 0.000 claims description 6
- 125000006850 spacer group Chemical group 0.000 claims description 6
- 239000004411 aluminium Substances 0.000 claims description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical group [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 5
- 229910052782 aluminium Inorganic materials 0.000 claims description 5
- 238000002955 isolation Methods 0.000 claims description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 5
- 229910052721 tungsten Inorganic materials 0.000 claims description 5
- 239000010937 tungsten Substances 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 3
- 230000008021 deposition Effects 0.000 claims description 3
- 238000000137 annealing Methods 0.000 claims 1
- 238000009792 diffusion process Methods 0.000 description 12
- 239000004065 semiconductor Substances 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- 230000002708 enhancing effect Effects 0.000 description 8
- 230000007704 transition Effects 0.000 description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 230000009286 beneficial effect Effects 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 239000002131 composite material Substances 0.000 description 4
- 238000005215 recombination Methods 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 229910021419 crystalline silicon Inorganic materials 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000035800 maturation Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 241000208340 Araliaceae Species 0.000 description 1
- 235000005035 Panax pseudoginseng ssp. pseudoginseng Nutrition 0.000 description 1
- 235000003140 Panax quinquefolius Nutrition 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 235000008434 ginseng Nutrition 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
- H01L29/7371—Vertical transistors
- H01L29/7378—Vertical transistors comprising lattice mismatched active layers, e.g. SiGe strained layer transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0821—Collector regions of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66242—Heterojunction transistors [HBT]
Abstract
本发明公开了衬底施加单轴应力的硅锗异质结双极晶体管，包括单晶Si衬底及设置在单晶Si衬底上的基区、发射区及集电区，单晶Si衬底上有两个凹槽，两个凹槽内填充有N型重掺杂的Si1‑yGey材料形成集电区引出端，y为自然数且0<y<1。通过在衬底上设置两个向上施加单轴应力的集电区引出端，提高了SiGe HBT器件的高速和高频特性。此外，根据实际需要，此种SiGe HBT器件结构可以灵活的选择衬底的晶面和晶向来施加单轴应力，为高频SiGe HBT的设计提供更大的自由度。
Description
技术领域
本发明涉及半导体集成电路技术领域，尤其涉及衬底施加单轴应力的硅锗异质结双极晶体管及其制造方法。
背景技术
SiGe(Silicon-Germanium，硅锗合金)HBT(Heterojunction BipolarTransistor，异质结双极晶体管)是将Si BJT(Bipolar Junction Transistor，双极结型晶体管)的基区加入了少量的Ge组分。基区采用SiGe材料，显著的提高了器件性能，使得SiGeHBT目前成为微波、射频以及超高频应用中的通用半导体器件。超高频半导体器件的两个关键指标是截止频率fT和最高振荡频率fmax。在成熟的硅工艺基础上开发出来的基于SiGe工艺的异质结双极晶体管利用了能带工程的优势，从根本上解决了提高放大倍数与提高频率特性之间的矛盾，由于SiGe HBT与成熟的硅工艺完全兼容，使得SiGe HBT的fT和fmax可以与III-V族化合物HBT接近甚至可以相比拟。
硅基应变技术可以有效的提高晶体管的迁移率，从而提高器件的性能，目前已成为高速/高性能半导体器件和集成电路重要的研究领域和发展方向。硅基小尺寸SiGeHBT在0.3-1THz频段内具有比较优异的性能，并且与硅基CMOS(ComplementaryMetal OxideSemiconductor，互补金属氧化物半导体)工艺完全兼容，因此，申请人从工艺技术的角度考虑，提出了一种引入单轴应力的SiGeHBT器件及其制造方法，通过在衬底上设置两个向上施加单轴应力的集电区引出端，提高了SiGeHBT器件的高速和高频特性。此外，根据实际需要，此种SiGeHBT器件结构可以灵活的选择衬底的晶面和晶向来施加单轴应力，为高频SiGeHBT的设计提供更大的自由度。
发明内容
本发明提出了一种衬底施加单轴应力的硅锗异质结双极晶体管，通过在衬底上设置两个向上施加单轴应力的集电区引出端，提高了SiGe HBT器件的高速和高频特性。此外，根据实际需要，此种SiGe HBT器件结构可以灵活的选择衬底的晶面和晶向来施加单轴应力，为高频SiGe HBT的设计提供更大的自由度。
本发明采用了如下的技术方案：
衬底施加单轴应力的硅锗异质结双极晶体管，包括单晶Si衬底及设置在所述单晶Si衬底上的基区、发射区及集电区，所述单晶Si衬底上有两个凹槽，所述两个凹槽内填充有N型重掺杂的Si1-yGey材料形成集电区引出端，y为自然数且0<y<1。
上述方案中，集电区的Si1-yGey材料，由于和基区、发射区和集电区的材料的晶格存在差异，从而使集电区引出端相对于上方的基区、发射区和集电区各层产生了一个向上的单轴应力，从而在集电区、基区和发射区同时引入了应变，其中，在集电区及发射区引入了单轴应变。
根据半导体器件物理理论，SiGe HBT的截止频率fT可写为：
其中gm为跨导，τB为基区结渡越时间，τBC为BC结渡越时间，τE为发射极渡越时间，CEB为BE结电容，CBC为BC结电容。以发射区为例，对SiGe HBT来说，还可写为：
K为玻尔兹曼常数，T为温度，q为电子电量，DpE为发射区的空穴扩散系数,SpE为发射区的空穴复合速度，这与工艺和其他外界因素有关；WE为发射区宽度，一般的HBT发射区宽度远远小于空穴的扩散长度；β是共发射极放大倍数，SiGe HBT的β一般都很大；而μpE为发射区的空穴扩散系数，这在一般的HBT中基本为一常数，但如果发射区采用应变的晶体Si层，在发射区内就会提高空穴的迁移率,增大了DpE，减小了发射极延迟时间τE，从而增大了截止频率fT。fT与fMAX的关系为
RB为基区电阻。由此可见，应力作用于发射区和集电区，可同时提高fT和fmax，增强硅锗异质结双极晶体管的高频性能。且与未施加应力的现有技术相比，施加应力后，可选择合适衬底的晶面和晶向来施加单轴应力，可以为高频SiGe HBT的设计提供更大的自由度。
优选地，所述单晶Si衬底上有一层浅沟槽隔离形成的氧化物，所述氧化物上有与所述集电区引出端相连通的集电极引线通孔，所述集电极引线通孔内及所述氧化物上方有作为集电极导线层的第一金属层，所述集电极导线层及未被所述集电极导线层覆盖的所述氧化物的上有一层绝缘的隔离层，所述隔离层上设置有与所述单晶Si衬底相连通的所述基区的有源区，所述基区为所述有源区内由下至上的第一本征Si1-xGex阻挡层、P型重掺杂Si1-xGex层及第二本征Si1-xGex阻挡层，x为自然数且0<x<1，x≠y。
在现有的硅锗异质结双极晶体管中，基区具有双轴应变，因受到本发明中集电区引出端的单轴应力，从而在基区形成了复合应变，进一步增强了硅锗异质结双极晶体管的高频性能。
优选地，所述第二本征Si1-xGex层表面有一层单晶Si层。
晶体Si层采用单晶Si层，可作为盖帽层，与采用普通硅相比，其厚度大大减小，有利于硅锗异质结双极晶体管的小型化。
优选地，所述单晶Si衬底为001晶面的N型轻掺杂单晶Si衬底。
N型轻掺杂有利于提高集电结的击穿电压，001晶面为目前硅基集成电路制造工艺中的首选晶面。
优选地，所述第一金属层为铝或钨。
根据实际需要，第一金属层可采用铝或者钨。
优选地，所述隔离层为SiO2。
隔离层可采用SiO2或氮化硅，但通常优选SiO2。
SiO2为目前硅基集成电路制造工艺中的首选隔离介质，其工艺成本低于氮化硅。
衬底施加单轴应力的硅锗异质结双极晶体管的制造方法，本方法用于制造上述的衬底施加单轴应力的硅锗异质结双极晶体管，包括如下步骤：在单晶Si衬底上刻蚀出两个凹槽，在所述两个凹槽内淀积填充N型重掺杂的Si1-yGey形成集电区引出端，y为自然数且0<y<1。
上述方案中，集电区的Si1-yGey材料，由于和基区、发射区和集电区的材料的晶格存在差异，从而使集电区引出端相对于上方的基区、发射区和集电区各层产生了一个向上的单轴应力，从而在集电区、基区和发射区同时引入了应变，其中，在集电区及发射区引入了单轴应变。
根据半导体器件物理理论，SiGe HBT的截止频率fT可写为：
其中gm为跨导，τB为基区结渡越时间，τBC为BC结渡越时间，τE为发射极渡越时间，CEB为BE结电容，CBC为BC结电容。以发射区为例，对SiGe HBT来说，还可写为：
K为玻尔兹曼常数，T为温度，q为电子电量，DpE为发射区的空穴扩散系数,SpE为发射区的空穴复合速度，这与工艺和其他外界因素有关；WE为发射区宽度，一般的HBT发射区宽度远远小于空穴的扩散长度；β是共发射极放大倍数，SiGe HBT的β一般都很大；而μpE为发射区的空穴扩散系数，这在一般的HBT中基本为一常数，但如果发射区采用应变的晶体Si层，在发射区内就会提高空穴的迁移率,增大了DpE，减小了发射极延迟时间τE，从而增大了截止频率fT。fT与fMAX的关系为
RB为基区电阻。由此可见，应力作用于发射区和集电区，可同时提高fT和fmax，增强硅锗异质结双极晶体管的高频性能。且与未施加应力的现有技术相比，施加应力后，可选择合适衬底的晶面和晶向来施加单轴应力，可以为高频SiGe HBT的设计提供更大的自由度。
优选地，在所述衬底施加单轴应力的硅锗异质结双极晶体管中，所述单晶Si衬底上有一层浅沟槽隔离形成的氧化物，所述氧化物上有与所述集电区引出端相连通的集电极引线通孔，所述集电极引线通孔内及所述氧化物上方有作为集电极导线层的第一金属层，所述集电极导线层及未被所述集电极导线层覆盖的所述氧化物的上有一层绝缘的隔离层，所述隔离层上设置有与所述单晶Si衬底相连通的所述基区的有源区，所述基区为所述有源区内由下至上的第一本征Si1-xGex阻挡层、P型重掺杂Si1-xGex层及第二本征Si1-xGex阻挡层，x为自然数且0<x<1，x≠y；所述衬底施加单轴应力的硅锗异质结双极晶体管的制造方法还包括：在所述单晶Si衬底上进行浅沟槽隔离，隔离介质为氧化物，在所述氧化物上进行掩膜光刻形成与所述集电区引出端相连通的集电极引线通孔，在所述集电极引线通孔内及所述氧化物上方选择性淀积第一金属层形成集电极导线层，在所述集电极导线层及未被所述集电极导线层覆盖的所述氧化物的上表面热生长一层绝缘的隔离层，在所述隔离层上方进行掩膜光刻直到暴露出下方的所述单晶Si衬底，在所述暴露的单晶Si衬底上依次外延生长第一本征Si1-xGex阻挡层、P型重掺杂Si1-xGex层及第二本征Si1-xGex阻挡层作为基区，x为自然数且0<x<1，x≠y。
在现有的硅锗异质结双极晶体管中，基区具有双轴应变，因受到本发明中集电区引出端的单轴应力，从而在基区形成了复合应变，进一步增强了硅锗异质结双极晶体管的高频性能。
优选地，在所述衬底施加单轴应力的硅锗异质结双极晶体管中，所述第二本征Si1-xGex层表面有一层单晶Si层；所述衬底施加单轴应力的硅锗异质结双极晶体管的制造方法还包括：在第二本征Si1-xGex层表面淀积一层单晶Si层。
晶体Si层采用单晶Si层，可作为盖帽层，与采用普通硅相比，其厚度大大减小，有利于硅锗异质结双极晶体管的小型化。
优选地，生长所述第一本征Si1-xGex阻挡层、P型重掺杂Si1-xGex层及第二本征Si1- xGex阻挡层时，控制分子束外延所产生的厚度小于30nm，控制退货温度小于500℃。
为更好的在集电区、基区和发射区同时引入了应变，应当控制分子束外延所产生的厚度小于30nm，控制退货温度小于500℃。
综上所述，本发明公开了衬底施加单轴应力的硅锗异质结双极晶体管，包括单晶Si衬底、基区、发射区及集电区，单晶Si衬底上有两个凹槽，两个凹槽内填充有N型重掺杂的Si1-yGey材料形成集电区引出端，y为自然数且0<y<1。通过在衬底上设置两个向上施加单轴应力的集电区引出端，提高了SiGe HBT器件的高速和高频特性。此外，根据实际需要，此种SiGe HBT器件结构可以灵活的选择衬底的晶面和晶向来施加单轴应力，为高频SiGe HBT的设计提供更大的自由度。
附图说明
为了使发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步的详细描述，其中：
图1为本发明公开的衬底施加单轴应力的硅锗异质结双极晶体管的剖面结构示意图。
图2为本发明公开的单晶Si衬底的示意图；
图3为在所述隔离层上方进行掩膜光刻直到暴露出下方的所述单晶Si衬底后的剖面示意图；
图4为本在所述暴露的单晶Si衬底上依次外延生长第一本征Si1-xGex阻挡层、P型重掺杂Si1-xGex层及第二本征Si1-xGex阻挡层作为基区后的剖面示意图；
图5为在所述氧化层上方掩膜光刻直到暴露出下方的所述第二本征Si1-xGex阻挡层后的剖面示意图；
图6在所述外部基区电极接触孔及所述外部集电区电极接触孔内填充金属，分别形成外部基区电极接触及外部集电区电极接触后的剖面示意图；
图7为本发明公开的衬底施加单轴应力的硅锗异质结双极晶体管的半版图。
图1至图7中：n-substrate表示N型轻掺杂衬底；STI表示浅沟槽隔离的氧化物；P+poly表示P型重掺杂的多晶Si层；Si Cap表示单晶Si盖帽层；N+poly表示N型重掺杂的多晶Si；C表示集电区；B表示基区；E表示发射区。
具体实施方式
下面结合附图对本发明作进一步的详细说明。
如图1所示，本发明公开了一种本发明提出了一种衬底施加单轴应力的硅锗异质结双极晶体管，通过在衬底上设置两个向上施加单轴应力的集电区引出端101，提高了SiGeHBT器件的高速和高频特性。此外，根据实际需要，此种SiGe HBT器件结构可以灵活的选择衬底的晶面和晶向来施加单轴应力，为高频SiGe HBT的设计提供更大的自由度。
本发明采用了如下的技术方案：
衬底施加单轴应力的硅锗异质结双极晶体管，包括单晶Si衬底100、基区、发射区及集电区，所述单晶Si衬底100上有两个凹槽，所述两个凹槽内填充有N型重掺杂的Si1-yGey材料形成集电区引出端101，y为自然数且0<y<1。
上述方案中，集电区的Si1-yGey材料，由于和基区、发射区和集电区的材料的晶格存在差异，从而使集电区引出端101相对于上方的基区、发射区和集电区各层产生了一个向上的单轴应力，从而在集电区、基区和发射区同时引入了应变，其中，在集电区及发射区引入了单轴应变。
根据半导体器件物理理论，SiGe HBT的截止频率fT可写为：
其中gm为跨导，τB为基区结渡越时间，τBC为BC结渡越时间，τE为发射极渡越时间，CEB为BE结电容，CBC为BC结电容。以发射区为例，对SiGe HBT来说，还可写为：
K为玻尔兹曼常数，T为温度，q为电子电量，DpE为发射区的空穴扩散系数,SpE为发射区(即“盖帽层”与多晶Si层交界面处)的空穴复合速度，这与工艺和其他外界因素有关；WE为发射区宽度，一般的HBT发射区宽度远远小于空穴的扩散长度；β是共发射极放大倍数，SiGe HBT的β一般都很大；而μpE为发射区的空穴扩散系数，这在一般的HBT中基本为一常数，但如果发射区采用应变的晶体Si层，在发射区内就会提高空穴的迁移率,增大了DpE，减小了发射极延迟时间τE，从而增大了截止频率fT。fT与fMAX的关系为
RB为基区电阻。由此可见，应力作用于发射区和集电区，可同时提高fT和fmax，增强硅锗异质结双极晶体管的高频性能。且与未施加应力的现有技术相比，施加应力后，可选择合适衬底的晶面和晶向来施加单轴应力，可以为高频SiGe HBT的设计提供更大的自由度。
具体实施时，所述单晶Si衬底100上有一层浅沟槽隔离形成的氧化物102，所述氧化物102上有与所述集电区引出端101相连通的集电极引线通孔，所述集电极引线通孔内及所述氧化物102上方有作为集电极导线层104的第一金属层，所述集电极导线层104及未被所述集电极导线层104覆盖的所述氧化物102的上有一层绝缘的隔离层105，所述隔离层105上设置有与所述单晶Si衬底100相连通的所述基区的有源区，所述基区为所述有源区内由下至上的第一本征Si1-xGex阻挡层106、P型重掺杂Si1-xGex层107及第二本征Si1-xGex阻挡层108，x为自然数且0<x<1，x≠y。
在现有的硅锗异质结双极晶体管中，基区具有双轴应变，因受到本发明中集电区引出端101的单轴应力，从而在基区形成了复合应变，进一步增强了硅锗异质结双极晶体管的高频性能。
具体实施时，所述第二本征Si1-xGex层108表面有一层单晶Si层。
晶体Si层采用单晶Si层，可作为盖帽层，与采用普通硅相比，其厚度大大减小，有利于硅锗异质结双极晶体管的小型化。
具体实施时，所述单晶Si衬底100为001晶面的N型轻掺杂单晶Si衬底100。
N型轻掺杂有利于提高集电结的击穿电压，001晶面为目前硅基集成电路制造工艺中的首选晶面。
具体实施时，所述第一金属层为铝或钨。
根据实际需要，第一金属层可采用铝或者钨。
具体实施时，所述隔离层105为SiO2。
隔离层105可采用SiO2或氮化硅，但通常优选SiO2。
SiO2为目前硅基集成电路制造工艺中的首选隔离介质，其工艺成本低于氮化硅。
衬底施加单轴应力的硅锗异质结双极晶体管的制造方法，本方法用于制造上述的衬底施加单轴应力的硅锗异质结双极晶体管，包括如下步骤：在单晶Si衬底100上刻蚀出两个凹槽，在所述两个凹槽内淀积填充N型重掺杂的Si1-yGey形成集电区引出端101，y为自然数且0<y<1。
上述方案中，集电区的Si1-yGey材料，由于和基区、发射区和集电区的材料的晶格存在差异，从而使集电区引出端101相对于上方的基区、发射区和集电区各层产生了一个向上的单轴应力，从而在集电区、基区和发射区同时引入了应变，其中，在集电区及发射区引入了单轴应变。
根据半导体器件物理理论，SiGe HBT的截止频率fT可写为：
其中gm为跨导，τB为基区结渡越时间，τBC为BC结渡越时间，τE为发射极渡越时间，CEB为BE结电容，CBC为BC结电容。以发射区为例，对SiGe HBT来说，还可写为：
K为玻尔兹曼常数，T为温度，q为电子电量，DpE为发射区的空穴扩散系数,SpE为发射区的空穴复合速度，这与工艺和其他外界因素有关；WE为发射区宽度，一般的HBT发射区宽度远远小于空穴的扩散长度；β是共发射极放大倍数，SiGe HBT的β一般都很大；而μpE为发射区的空穴扩散系数，这在一般的HBT中基本为一常数，但如果发射区采用应变的晶体Si层，在发射区内就会提高空穴的迁移率,增大了DpE，减小了发射极延迟时间τE，从而增大了截止频率fT。fT与fMAX的关系为
RB为基区电阻。由此可见，应力作用于发射区和集电区，可同时提高fT和fmax，增强硅锗异质结双极晶体管的高频性能。且与未施加应力的现有技术相比，施加应力后，可选择合适衬底的晶面和晶向来施加单轴应力，可以为高频SiGe HBT的设计提供更大的自由度。
具体实施时，在所述衬底施加单轴应力的硅锗异质结双极晶体管中，所述单晶Si衬底100上有一层浅沟槽隔离形成的氧化物102，所述氧化物102上有与所述集电区引出端101相连通的集电极引线通孔，所述集电极引线通孔内及所述氧化物102上方有作为集电极导线层104的第一金属层，所述集电极导线层104及未被所述集电极导线层104覆盖的所述氧化物102的上有一层绝缘的隔离层105，所述隔离层105上设置有与所述单晶Si衬底100相连通的所述基区的有源区，所述基区为所述有源区内由下至上的第一本征Si1-xGex阻挡层106、P型重掺杂Si1-xGex层107及第二本征Si1-xGex阻挡层108，x为自然数且0<x<1，x≠y；所述衬底施加单轴应力的硅锗异质结双极晶体管的制造方法还包括：在所述单晶Si衬底100上进行浅沟槽隔离，隔离介质为氧化物102，在所述氧化物102上进行掩膜光刻形成与所述集电区引出端101相连通的集电极引线通孔，在所述集电极引线通孔内及所述氧化物102上方选择性淀积第一金属层形成集电极导线层104，在所述集电极导线层104及未被所述集电极导线层104覆盖的所述氧化物102的上表面热生长一层绝缘的隔离层105，在所述隔离层105上方进行掩膜光刻直到暴露出下方的所述单晶Si衬底100，在所述暴露的单晶Si衬底100上依次外延生长第一本征Si1-xGex阻挡层106、P型重掺杂Si1-xGex层107及第二本征Si1-xGex阻挡层108作为基区，x为自然数且0<x<1，x≠y。
在现有的硅锗异质结双极晶体管中，基区具有双轴应变，因受到本发明中集电区引出端101的单轴应力，从而在基区形成了复合应变，进一步增强了硅锗异质结双极晶体管的高频性能。
具体实施时，在所述衬底施加单轴应力的硅锗异质结双极晶体管中，所述第二本征Si1-xGex层108表面有一层单晶Si层；所述衬底施加单轴应力的硅锗异质结双极晶体管的制造方法还包括：在第二本征Si1-xGex层108表面淀积一层单晶Si层。
晶体Si层采用单晶Si层，可作为盖帽层，与采用普通硅相比，其厚度大大减小，有利于硅锗异质结双极晶体管的小型化。
具体实施时，生长所述第一本征Si1-xGex阻挡层106、P型重掺杂Si1-xGex层107及第二本征Si1-xGex阻挡层108时，控制分子束外延所产生的厚度小于30nm，控制退货温度小于500℃。
为更好的在集电区、基区和发射区同时引入了应变，应当控制分子束外延所产生的厚度小于30nm，控制退货温度小于500℃。
如图2至图7所示，下面对采用本发明公开的衬底施加单轴应力的硅锗异质结双极晶体管的制造方法制造本发明公开的衬底施加单轴应力的硅锗异质结双极晶体管进行举例说明：
在单晶Si衬底100上刻蚀出两个凹槽；
选取001晶面单晶硅掺杂浓度为1015cm-3的N型Si为初始材料，在衬底上的两端各刻蚀一个凹槽，凹槽的深度应小于衬底集电结的耗尽宽度，使通过集电极区域的少数载流子能被集电极区域的电极引线收集。
在所述两个凹槽内淀积填充N型重掺杂的Si1-yGey形成集电区引出端101，y为自然数且0<y<1；
在所述单晶Si衬底100上进行浅沟槽隔离，隔离介质为氧化物102，通常为SiO2；
在所述氧化物102上进行掩膜光刻形成与所述集电区引出端101相连通的集电极引线通孔；
在所述集电极引线通孔内及所述氧化物102上方选择性淀积集电极导线层104形成集电极导线层104；
在所述集电极导线层104及未被所述集电极导线层104覆盖的所述氧化物102的上表面热生长一层绝缘的隔离层105；
在所述隔离层105上方进行掩膜光刻直到暴露出下方的所述单晶Si衬底100；
在所述暴露的单晶Si衬底100上依次外延生长第一本征Si1-xGex阻挡层106、P型重掺杂Si1-xGex层107和第二本征Si1-xGex阻挡层108作为基区，x为自然数且0<x<1，生长所述第一本征Si1-xGex阻挡层时，控制分子束外延所产生的厚度小于30nm，控制退货温度小于500℃，赝晶生长的Si1-xGex基区沿着衬底平面方向具有张应变；
在第二本征Si1-xGex阻挡层108表面淀积一层单晶Si薄层作为盖帽层；
在所述隔离层105上选择性生长P型重掺杂的多晶Si层109，所述P型重掺杂的多晶Si层109与所述第二本征Si1-xGex阻挡层108有一部分交叠区域作为基区电极引出端；
在所述P型重掺杂的多晶Si层109上选择性生长第二金属层110；
在所述第二金属层110、所述P型重掺杂的多晶Si层109、所述隔离层105及所述第二本征Si1-xGex阻挡层的暴露表面生长氧化层111，氧化厚度一般控制在100-200nm；
在所述氧化层111上方掩膜光刻直到暴露出下方的所述第二本征Si1-xGex阻挡层108；
在所述氧化层111上方掩膜光刻直到暴露出下方的所述P型重掺杂的多晶Si层109，形成外部基区电极接触孔；
在所述氧化层111上方掩膜光刻直到暴露出下方的所述集电极导线层104，形成外部集电区电极接触孔；
在所述外部基区电极接触孔及所述外部集电区电极接触孔内填充金属，分别形成外部基区电极接触112及外部集电区电极接触113；
在暴露的所述第二本征Si1-xGex阻挡层108上淀积生长N型重掺杂的多晶Si作为发射极114；
在发射极114之上淀积第三金属层作为发射极接触115。
整个器件的半版图结构如图7所示，由于集电区Si1-yGey材料的引入，合理调节Ge组分y的值从而改变衬底所受应力，不仅使器件的性能有了提升，而且使版图结构更加紧凑。另外，Si1-yGey可作为重掺杂的集电区，因此衬底不需要额外使用重掺杂的掩埋层。
最后说明的是，以上实施例仅用以说明本发明的技术方案而非限制，尽管通过参照本发明的优选实施例已经对本发明进行了描述，但本领域的普通技术人员应当理解，可以在形式上和细节上对其做出各种各样的改变，而不偏离所附权利要求书所限定的本发明的精神和范围。
Claims (10)
1.衬底施加单轴应力的硅锗异质结双极晶体管，包括单晶Si衬底(100)及设置在所述单晶Si衬底(100)上的基区、发射区及集电区，其特征在于，所述单晶Si衬底(100)上有两个凹槽，所述两个凹槽内填充有N型重掺杂的Si1-yGey材料形成集电区引出端(101)，y为自然数且0<y<1。
2.如权利要求1所述的衬底施加单轴应力的硅锗异质结双极晶体管，其特征在于，所述单晶Si衬底(100)上有一层浅沟槽隔离形成的氧化物(102)，所述氧化物(102)上有与所述集电区引出端(101)相连通的集电极引线通孔，所述集电极引线通孔内及所述氧化物(102)上方有作为集电极导线层(104)的第一金属层，所述集电极导线层(104)及未被所述集电极导线层(104)覆盖的所述氧化物(102)的上有一层绝缘的隔离层(105)，所述隔离层(105)上设置有与所述单晶Si衬底(100)相连通的所述基区的有源区，所述基区为所述有源区内由下至上的第一本征Si1-xGex阻挡层(106)、P型重掺杂Si1-xGex层(107)及第二本征Si1-xGex阻挡层(108)，x为自然数且0<x<1，x≠y。
3.如权利要求2所述的衬底施加单轴应力的硅锗异质结双极晶体管，其特征在于，所述第二本征Si1-xGex层(108)表面有一层单晶Si层。
4.如权利要求1所述的衬底施加单轴应力的硅锗异质结双极晶体管，其特征在于，所述单晶Si衬底(100)为001晶面的N型轻掺杂单晶Si衬底(100)。
5.如权利要求1所述的衬底施加单轴应力的硅锗异质结双极晶体管，其特征在于，所述第一金属层为铝或钨。
6.如权利要求1所述的衬底施加单轴应力的硅锗异质结双极晶体管，其特征在于，所述隔离层(105)为SiO2。
7.衬底施加单轴应力的硅锗异质结双极晶体管的制造方法，其特征在于，本方法用于制造如权利要求1所述的衬底施加单轴应力的硅锗异质结双极晶体管，包括如下步骤：在单晶Si衬底(100)上刻蚀出两个凹槽，在所述两个凹槽内淀积填充N型重掺杂的Si1-yGey形成集电区引出端(101)，y为自然数且0<y<1。
8.如权利要求7所述的衬底施加单轴应力的硅锗异质结双极晶体管的制造方法，其特征在于，在所述衬底施加单轴应力的硅锗异质结双极晶体管中，所述单晶Si衬底(100)上有一层浅沟槽隔离形成的氧化物(102)，所述氧化物(102)上有与所述集电区引出端(101)相连通的集电极引线通孔，所述集电极引线通孔内及所述氧化物(102)上方有作为集电极导线层(104)的第一金属层，所述集电极导线层(104)及未被所述集电极导线层(104)覆盖的所述氧化物(102)的上有一层绝缘的隔离层(105)，所述隔离层(105)上设置有与所述单晶Si衬底(100)相连通的所述基区的有源区，所述基区为所述有源区内由下至上的第一本征Si1-xGex阻挡层(106)、P型重掺杂Si1-xGex层(107)及第二本征Si1-xGex阻挡层(108)，x为自然数且0<x<1，x≠y；所述衬底施加单轴应力的硅锗异质结双极晶体管的制造方法还包括：在所述单晶Si衬底(100)上进行浅沟槽隔离，隔离介质为氧化物(102)，在所述氧化物(102)上进行掩膜光刻形成与所述集电区引出端(101)相连通的集电极引线通孔，在所述集电极引线通孔内及所述氧化物(102)上方选择性淀积第一金属层形成集电极导线层(104)，在所述集电极导线层(104)及未被所述集电极导线层(104)覆盖的所述氧化物(102)的上表面热生长一层绝缘的隔离层(105)，在所述隔离层(105)上方进行掩膜光刻直到暴露出下方的所述单晶Si衬底(100)，在所述暴露的单晶Si衬底(100)上依次外延生长第一本征Si1-xGex阻挡层(106)、P型重掺杂Si1-xGex层(107)及第二本征Si1-xGex阻挡层(108)作为基区，x为自然数且0<x<1，x≠y。
9.如权利要求8所述的衬底施加单轴应力的硅锗异质结双极晶体管的制造方法，其特征在于，在所述衬底施加单轴应力的硅锗异质结双极晶体管中，所述第二本征Si1-xGex层(108)表面有一层单晶Si层；所述衬底施加单轴应力的硅锗异质结双极晶体管的制造方法还包括：在第二本征Si1-xGex层(108)表面淀积一层单晶Si层。
10.如权利要求8或9所述的衬底施加单轴应力的硅锗异质结双极晶体管的制造方法，其特征在于，生长所述第一本征Si1-xGex阻挡层(106)、P型重掺杂Si1-xGex层(107)及第二本征Si1-xGex阻挡层(108)时，控制分子束外延所产生的厚度小于30nm，控制退火温度小于500℃。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711098314.XA CN107887430A (zh) | 2017-11-09 | 2017-11-09 | 衬底施加单轴应力的硅锗异质结双极晶体管及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711098314.XA CN107887430A (zh) | 2017-11-09 | 2017-11-09 | 衬底施加单轴应力的硅锗异质结双极晶体管及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN107887430A true CN107887430A (zh) | 2018-04-06 |
Family
ID=61779786
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711098314.XA Pending CN107887430A (zh) | 2017-11-09 | 2017-11-09 | 衬底施加单轴应力的硅锗异质结双极晶体管及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107887430A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108649067A (zh) * | 2018-05-09 | 2018-10-12 | 燕山大学 | 一种太赫兹SOI复合应变Si/SiGe异质结双极晶体管及制备方法 |
| CN111244169A (zh) * | 2020-03-24 | 2020-06-05 | 燕山大学 | 一种异质结双极晶体管及其制备方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6130471A (en) * | 1997-08-29 | 2000-10-10 | The Whitaker Corporation | Ballasting of high power silicon-germanium heterojunction biploar transistors |
| CN1398432A (zh) * | 2000-05-23 | 2003-02-19 | 松下电器产业株式会社 | 双极晶体管及其制造方法 |
| CN102522425A (zh) * | 2011-12-23 | 2012-06-27 | 上海华虹Nec电子有限公司 | 超高压锗硅hbt晶体管器件的结构及制备方法 |
| CN104851912A (zh) * | 2014-02-14 | 2015-08-19 | 台湾积体电路制造股份有限公司 | 晶体管的应变引发方案 |
| CN106169498A (zh) * | 2016-07-30 | 2016-11-30 | 北京工业大学 | 高热稳定性超结应变Si/SiGe异质结双极晶体管 |
-
2017
- 2017-11-09 CN CN201711098314.XA patent/CN107887430A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6130471A (en) * | 1997-08-29 | 2000-10-10 | The Whitaker Corporation | Ballasting of high power silicon-germanium heterojunction biploar transistors |
| CN1398432A (zh) * | 2000-05-23 | 2003-02-19 | 松下电器产业株式会社 | 双极晶体管及其制造方法 |
| CN102522425A (zh) * | 2011-12-23 | 2012-06-27 | 上海华虹Nec电子有限公司 | 超高压锗硅hbt晶体管器件的结构及制备方法 |
| CN104851912A (zh) * | 2014-02-14 | 2015-08-19 | 台湾积体电路制造股份有限公司 | 晶体管的应变引发方案 |
| CN106169498A (zh) * | 2016-07-30 | 2016-11-30 | 北京工业大学 | 高热稳定性超结应变Si/SiGe异质结双极晶体管 |
Non-Patent Citations (1)
| Title |
|---|
| THANH VIET DINH ET AL.: "Improving the high-frequency performance of SiGe HBTs by a global additional uniaxial stress", 《SOLID-STATE ELECTRONICS》 * |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108649067A (zh) * | 2018-05-09 | 2018-10-12 | 燕山大学 | 一种太赫兹SOI复合应变Si/SiGe异质结双极晶体管及制备方法 |
| CN108649067B (zh) * | 2018-05-09 | 2020-12-01 | 燕山大学 | 一种太赫兹SOI复合应变Si/SiGe异质结双极晶体管及制备方法 |
| CN111244169A (zh) * | 2020-03-24 | 2020-06-05 | 燕山大学 | 一种异质结双极晶体管及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100407442C (zh) | 双极型器件 | |
| CN100452321C (zh) | 提高双极器件中电荷载流子迁移率的方法以及双极器件 | |
| US5637889A (en) | Composite power transistor structures using semiconductor materials with different bandgaps | |
| CN107342319B (zh) | 一种复合应变Si/SiGe异质结双极晶体管及其制备方法 | |
| JPH09186172A (ja) | 集積電子装置 | |
| JPH08306700A (ja) | 半導体装置及びその製造方法 | |
| JPH05182980A (ja) | ヘテロ接合バイポーラトランジスタ | |
| CN108630748A (zh) | 全平面太赫兹复合应变Si/SiGe异质结双极晶体管及制备方法 | |
| CN107887430A (zh) | 衬底施加单轴应力的硅锗异质结双极晶体管及其制造方法 | |
| US6847062B2 (en) | Semiconductor device | |
| CN104681599B (zh) | 晶体管、放大器电路和集成电路 | |
| JPH03280437A (ja) | 半導体装置およびその製造方法 | |
| US7091578B2 (en) | Bipolar junction transistors and methods of manufacturing the same | |
| US20040084692A1 (en) | Graded- base- bandgap bipolar transistor having a constant - bandgap in the base | |
| JPH04179235A (ja) | ヘテロ接合バイポーラトランジスタ | |
| US20060267149A1 (en) | Bipolar junction transistors and method of manufacturing the same | |
| JPS58140137A (ja) | 半導体装置 | |
| CN206422071U (zh) | 功率半导体器件 | |
| CN108054203A (zh) | 一种绝缘体上硅锗衬底的异质结双极晶体管及其制造方法 | |
| JPH0669225A (ja) | バイポーラトランジスタの製造方法 | |
| CN102738178A (zh) | 一种基于自对准工艺的双多晶SOI SiGe HBT集成器件及制备方法 | |
| CN102738154B (zh) | 一种垂直沟道混合晶面应变BiCMOS集成器件及制备方法 | |
| JP2003151985A (ja) | 半導体装置及びその製造方法 | |
| JP2613029B2 (ja) | 超自己整合垂直構造バイポーラトランジスターの製造方法 | |
| CN102842584B (zh) | 一种应变Si垂直沟道SOI BiCMOS集成器件及制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20180406 |