CN108649067A - 一种太赫兹SOI复合应变Si/SiGe异质结双极晶体管及制备方法 - Google Patents
一种太赫兹SOI复合应变Si/SiGe异质结双极晶体管及制备方法 Download PDFInfo
- Publication number
- CN108649067A CN108649067A CN201810437234.0A CN201810437234A CN108649067A CN 108649067 A CN108649067 A CN 108649067A CN 201810437234 A CN201810437234 A CN 201810437234A CN 108649067 A CN108649067 A CN 108649067A
- Authority
- CN
- China
- Prior art keywords
- layer
- soi
- collecting zone
- emitter
- sige
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000002131 composite material Substances 0.000 title claims abstract description 16
- 238000002360 preparation method Methods 0.000 title claims abstract description 10
- 229910000577 Silicon-germanium Inorganic materials 0.000 title claims abstract 9
- 238000005516 engineering process Methods 0.000 claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 150000004767 nitrides Chemical group 0.000 claims abstract description 16
- 238000000151 deposition Methods 0.000 claims abstract description 12
- 229910006990 Si1-xGex Inorganic materials 0.000 claims abstract description 9
- 229910007020 Si1−xGex Inorganic materials 0.000 claims abstract description 9
- 238000005530 etching Methods 0.000 claims abstract description 9
- 230000008021 deposition Effects 0.000 claims abstract description 8
- 238000002955 isolation Methods 0.000 claims abstract description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 7
- 229920005591 polysilicon Polymers 0.000 claims abstract description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 28
- 229910052710 silicon Inorganic materials 0.000 claims description 28
- 239000010703 silicon Substances 0.000 claims description 28
- 239000011248 coating agent Substances 0.000 claims description 15
- 238000000576 coating method Methods 0.000 claims description 15
- 229910052760 oxygen Inorganic materials 0.000 claims description 12
- 239000001301 oxygen Substances 0.000 claims description 12
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 11
- 238000001259 photo etching Methods 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 7
- 238000000034 method Methods 0.000 claims description 7
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 5
- 238000001459 lithography Methods 0.000 claims description 5
- 229910052698 phosphorus Inorganic materials 0.000 claims description 5
- 239000011574 phosphorus Substances 0.000 claims description 5
- 229910021332 silicide Inorganic materials 0.000 claims description 5
- 239000002184 metal Substances 0.000 claims description 4
- 229910052751 metal Inorganic materials 0.000 claims description 4
- 229910018999 CoSi2 Inorganic materials 0.000 claims description 3
- 238000002347 injection Methods 0.000 claims description 3
- 239000007924 injection Substances 0.000 claims description 3
- 238000001039 wet etching Methods 0.000 claims description 3
- 229910019001 CoSi Inorganic materials 0.000 claims description 2
- 238000000407 epitaxy Methods 0.000 claims 1
- 230000003647 oxidation Effects 0.000 claims 1
- 238000007254 oxidation reaction Methods 0.000 claims 1
- 230000015556 catabolic process Effects 0.000 abstract description 5
- 230000008901 benefit Effects 0.000 description 4
- 230000008859 change Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000002156 mixing Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000003471 anti-radiation Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 238000012995 silicone-based technology Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0804—Emitter regions of bipolar transistors
- H01L29/0817—Emitter regions of bipolar transistors of heterojunction bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1004—Base region of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66242—Heterojunction transistors [HBT]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
Abstract
本发明公开了一种太赫兹SOI复合应变Si/SiGe异质结双极晶体管及制备方法，在SOI结构两端形成STI隔离区结构；在衬底表面淀积绝缘介质用以定义有源区位置；在有源区依次外延双轴应变Si1‑xGex基区和Si帽层；利用自对准工艺在所述有源区进行刻蚀，并选择性外延Si1‑yGey层；在器件表面淀积氮化物和氧化层，在氧化层上淀积多晶硅作为发射极；刻蚀氮化物，进而选择性外延多晶SiGe作为非本征基区；分别刻蚀发射极、非本征基区和集电区以形成发射极、基极和集电极接触。本发明能够提高器件的高频特性，由于采用了SOI结构，提高了集电结的击穿电压，进而提高器件的功率特性，可实现混合高压高速器件的集成。
Description
技术领域
本发明涉及半导体集成电路技术领域，尤其涉及一种基于SOI的高频复合应变Si/SiGe异质结双极晶体管及其制备方法。
背景技术
集成电路发展到目前的极大规模的纳米时代，随着芯片集成度的进一步提高，即器件特征尺寸得进一步缩小将面临大量的问题，因此必须在器件物理、材料、器件结构、关键工艺、集成技术等基础领域寻求突破。同时硅基电路进入太赫兹波应用领域，如77GHz汽车雷达系统和94GHz成像系统等汽车工业、4G/5G无线和光纤通信、射频及军事应用领域，对SiGe BiCMOS(硅锗双极CMOS)高性能和低功耗方面的要求越来越高。硅工艺技术适于大规模、高集成的电路应用，由于与硅基工艺完全兼容，在现有的CMOS工艺中上嵌入SiGe双极工艺模块制作的SiGe BiCMOS器件在器件理论和工艺技术上都已经十分成熟，因此著名学者J.D.Cressler指出SiGe＝SiGe BiCMOS。
与传统体硅衬底相比，绝缘体上硅(SOI)衬底结构具有超浅结易于实现、短沟道效应小、无穿通效应、消除寄生闩锁效应、集成密度高、提高抗辐照性能及特别适用于低压、低功耗电路等显著优势，将其应用于SiGe BiCMOS技术中特别有吸引力(即SOI SiGe BiCMOS技术)，已成为二十一世纪集成电路研究发展的热点和重点。
SiGe异质结双极晶体管(HBT)是将Si基双极结型晶体管(BJT)的基区加入了少量的Ge组分。基区采用SiGe材料，显著的提高了器件性能，使得SiGe HBT已成为高速应用中的标准双极晶体管。超高频半导体器件的两个关键指标是截止频率(fT)和最高振荡频率(fmax)。在成熟的硅工艺基础上开发出来的基于锗硅(SiGe)工艺异质结双极晶体管(HBT)利用了“能带工程”的优势，从根本上解决了提高放大倍数与提高频率特性的矛盾。由于与成熟的硅工艺完全兼容，并且fT和fmax可以与III-V族化合物HBT接近甚至可以相比拟，目前SiGe HBT以其独特的优势广泛应用于高性能微波射频器件与电路之中。
将SOI技术和应变技术同时引入到SiGe HBT器件结构中，复合应力的引入进一步提高了载流子的迁移率，进而提高了器件的工作频率，同时SOI技术的引入，还可以进一步提高击穿电场(电压)，即在高速的同时还可以实现高压大功率。是面向未来工作于太赫兹频段的SOC(System-On-Chip)首选方案。
发明内容
本发明目的在于提供一种高载流子迁移率、高器件工作速度、高集电区击穿电压的太赫兹SOI复合应变Si/SiGe异质结双极晶体管及制备方法。
为实现上述目的，采用了以下技术方案：本发明主要包括SOI衬底、埋氧层和N型硅集电区，所述晶体管选取SOI(Silicon On Insulator)结构，在SOI衬底上设有埋氧层，在埋氧层上设有N型硅集电区，在N型硅集电区两端形成STI(Shallow Trench Isolation)隔离区结构；在N型硅集电区的一端注入高剂量的磷用以形成亚集电区；通过掩膜光刻显影，在亚集电区上方淀积绝缘层用以定义有源区位置；在两个绝缘层之间依次外延双轴应变Si1- xGex基区和Si帽层；采用和CMOS兼容的自对准工艺，沿着垂直衬底方向刻蚀有源区的Si1- xGex基区和Si帽层的两端，将刻蚀出来的凹坑处，选择性外延Si1-yGey层；在两组绝缘层和外延Si1-yGey层的表面依次淀积氮化物层和氧化物层，在两组氮化物层和氧化物层之间的区域进行一次光刻后形成EB边墙氧化层；在EB边墙氧化层上淀积多晶硅作为发射极；在该发射极、EB边墙氧化层、氧化物层上方设有表面覆盖层；刻蚀氮化物层，选择性外延多晶SiGe作为非本征基区；选择性淀积多晶SiGe层作为器件的非本征基区；刻蚀发射极、非本征基区和亚集电区，淀积CoSi2硅化物以形成金属接触，形成基极接触、集电极接触和发射极接触。
进一步的，所述的选择性外延的Si1-yGey材料，在器件的基区和发射区同时引入应变，形成双轴和单轴的复合应变。
进一步的，在集电区注入C，形成SIC结构。
进一步的，在Si1-xGex基区和硅帽层上引入平行衬底方向的单轴应变。
一种太赫兹SOI复合应变Si/SiGe异质结双极晶体管制备方法，步骤如下：
步骤1，采用SOI硅基结构，埋氧层上N型硅作为器件的集电区；
步骤2，在SOI器件两端形成STI结构，作为器件间的隔离区域；
步骤3，在硅集电区的一端进行高剂量的磷注入，形成亚集电区；
步骤4，通过掩膜光刻显影，刻蚀后留下的绝缘层，该绝缘层定义了HBT的有源区位置；
步骤5，在绝缘层之间，依次选择性外延P型Si1-xGex基区和Si帽层；
步骤6，采用和CMOS兼容的自对准工艺，沿着垂直衬底方向刻蚀有源区的Si1-xGex基区和Si帽层的两端，将刻蚀出来的凹坑处，选择性外延Si1-yGey层；
步骤7，在步骤6形成的器件的表面分别淀积氮化物层和氧化物层；
步骤8，在步骤7形成的器件表面淀积一层氧化层，进行一次光刻后，形成EB边墙氧化层；
步骤9，选择性外延N+多晶硅发射极，并进行CMP刻蚀；
步骤10，在CMP后的器件表面外延一层氧化层作为表面覆盖层；
步骤11，采用湿法刻蚀氮化物层，以形成非本征的基区；
步骤12，选择性淀积多晶SiGe层，作为器件的非本征基区；
步骤13，刻蚀发射极、非本征基区和亚集电区，进而淀积CoSi2等硅化物以形成金属接触，进而形成基极接触、集电极接触和发射极接触。
与现有技术相比，本发明具有如下优点：将成熟的硅基CMOS工艺与SiGe技术、应变硅技术和SOI技术这四者有机结合，通过在基区和发射区区域引入复合应力来形成一种新的太赫兹频段下的SOI复合应变Si/SiGe HBT新结构，每个区域所施加的单轴和双轴应力均可以大幅提高纵向少数载流子的迁移率，从而提高器件的高频特性。同时由于采用了SOI结构，提高了集电结的击穿电压，进而提高器件的功率特性，可实现混合高压高速器件的集成。
附图说明
图1是本发明的剖面示意图。
图2a—图2j为本发明制备方法示意图。
附图标号：100-SOI衬底、101-埋氧层、102-STI结构、103-N型Si集电区、104-N+亚集电区、105-绝缘层、106-掺C的集电区SIC、107-P型应变Si1-xGex基区、108-Si帽层、109-选择性外延的Si1-yGey层、110-氮化物层、111-氧化物层、112-EB边墙氧化层、113-N+发射极、114-表面覆盖氧化层、115-刻蚀后的氧化层、116-非本征基区、117-基极接触、118-集电极接触、119-发射极接触。
具体实施方式
下面结合附图对本发明做进一步说明：
如图1所示，本发明所述选取SOI结构；在所述SOI结构两端形成STI隔离区结构；在衬底表面淀积绝缘介质用以定义有源区位置；在有源区依次外延双轴应变Si1-xGex基区和Si帽层；利用自对准工艺在所述有源区进行刻蚀，并选择性外延Si1-yGey；在器件表面淀积氮化物和氧化层，在氧化层上淀积多晶硅作为发射极；刻蚀氮化物，进而选择性外延多晶SiGe作为非本征基区；分别刻蚀发射极、非本征基区和集电区以形成发射极、基极和集电极接触。所述的选择性外延的Si1-yGey材料，由于和基区Si1-xGex材料以及发射区Si材料晶格的差异，在器件的基区和Si帽层同时引入应变，特别在基区，形成了双轴和单轴的复合应变。
一种太赫兹SOI复合应变Si/SiGe异质结双极晶体管制备方法，制备步骤如下：
步骤1，SOI结构，如图2a所示；包括SOI衬底100、埋氧层101和N型硅集电区103；
SOI衬底的引入提高了集电结的击穿电场/电压，进而提高器件的功率特性，可以实现混合高速高压器件的集成，进而实现SOC系统的集成；
步骤2，在N型硅集电区103的两端形成STI结构102，作为器件间的隔离区域；
步骤3，在N型硅集电区103的一端进行高剂量的磷注入，形成亚集电区104，如图2b所示；
步骤4，通过掩膜光刻显影，刻蚀后留下两个绝缘层105，如图2c所示，该绝缘层定义了HBT的有源区位置；
步骤5，在两个绝缘层105之间，依次选择性外延P型Si1-xGex基区107和Si帽层108，如图2d所示；
由于基区Si1-xGex和Si集电区以及Si帽层晶格的差异，可采用UHV/CVD的方法，赝晶生长的Si1-xGex基区107，沿着衬底平面方向具有双轴的张应变；同时在集电区103注入C，形成SIC结构106，在掺C的目的是为了抑制掺入的高剂量硼的进一步扩散，如图2d所示；
步骤6，采用和CMOS兼容的自对准工艺，沿着垂直衬底方向刻蚀有源区的Si1-xGex基区和Si帽层的两端，将刻蚀出来的凹坑处，选择性外延Si1-yGey层109，如图2e所示；
外延生长的Si1-yGey，由于Ge组分的不同，在器件的Si1-xGex基区107和硅帽层108进一步引入了平行衬底方向的单轴应变；
应力的引入，可以降低载流子的有效质量，提高载流子的迁移率；
复合应力的引入，将大幅度提高载流子的迁移率，进而提高器件的频率特性；
步骤7，在步骤6形成的器件的表面依次淀积氮化物层110和氧化物层111，并进行一次光刻，如图2f所示；
步骤8，在步骤7形成的器件表面淀积一层氧化层，进行一次光刻后，形成EB边墙氧化层112，如图2g所示；
步骤9，选择性外延N+多晶硅发射极，并进行CMP刻蚀后形成如图2g所示的N+发射极113；
步骤10，在CMP后的器件表面外延一层氧化层作为表面覆盖层114，如图2h所示；
步骤11，采用湿法刻蚀氮化物层110，以形成非本征的基区；同时光刻氧化层111和114，刻蚀后的氧化层结构为氧化层115，如图2i所示；
步骤12，选择性淀积多晶SiGe层，作为器件的非本征基区116，并进行一次光刻，如图2j所示；
步骤13，刻蚀发射极113、非本征基区116和亚集电区104，进而淀积CoSi2等硅化物以形成金属接触，进而形成基极接触117、集电极接触118和发射极接触119，如图1所示。
以上所述的实施例仅仅是对本发明的优选实施方式进行描述，并非对本发明的范围进行限定，在不脱离本发明设计精神的前提下，本领域普通技术人员对本发明的技术方案做出的各种变形和改进，均应落入本发明权利要求书确定的保护范围内。
Claims (5)
1.一种太赫兹SOI复合应变Si/SiGe异质结双极晶体管，主要包括SOI衬底、埋氧层和N型硅集电区，其特征在于：所述晶体管选取SOI结构，在SOI衬底上设有埋氧层，在埋氧层上设有N型硅集电区，在N型硅集电区两端形成STI隔离区结构；在N型硅集电区的一端注入高剂量的磷用以形成亚集电区；通过掩膜光刻显影，在亚集电区上方淀积绝缘层用以定义有源区位置；在两个绝缘层之间依次外延双轴应变Si1-xGex基区和Si帽层；采用和CMOS兼容的自对准工艺，沿着垂直衬底方向刻蚀有源区的Si1-xGex基区和Si帽层的两端，将刻蚀出来的凹坑处，选择性外延Si1-yGey层；在两组绝缘层和外延Si1-yGey层的表面依次淀积氮化物层和氧化物层，在两组氮化物层和氧化物层之间的区域进行一次光刻后形成EB边墙氧化层；在EB边墙氧化层上淀积多晶硅作为发射极；在该发射极、EB边墙氧化层、氧化物层上方设有表面覆盖层；刻蚀氮化物层，选择性外延多晶SiGe作为非本征基区；选择性淀积多晶SiGe层作为器件的非本征基区；刻蚀发射极、非本征基区和亚集电区，淀积CoSi2硅化物以形成金属接触，形成基极接触、集电极接触和发射极接触。
2.根据权利要求1所述的太赫兹SOI复合应变Si/SiGe异质结双极晶体管，其特征在于：所述的选择性外延的Si1-yGey材料，在器件的基区和发射区同时引入应变，形成双轴和单轴的复合应变。
3.根据权利要求1所述的太赫兹SOI复合应变Si/SiGe异质结双极晶体管，其特征在于：在集电区注入C，形成SIC结构。
4.根据权利要求1所述的太赫兹SOI复合应变Si/SiGe异质结双极晶体管，其特征在于：在Si1-xGex基区和硅帽层上引入平行衬底方向的单轴应变。
5.一种太赫兹SOI复合应变Si/SiGe异质结双极晶体管制备方法，其特征在于，所述方法步骤如下：
步骤1，采用SOI硅基结构，埋氧层上N型硅作为器件的集电区；
步骤2，在SOI器件两端形成STI结构，作为器件间的隔离区域；
步骤3，在硅集电区的一端进行高剂量的磷注入，形成亚集电区；
步骤4，通过掩膜光刻显影，刻蚀后留下的绝缘层，该绝缘层定义了HBT的有源区位置；
步骤5，在绝缘层之间，依次选择性外延P型Si1-xGex基区和Si帽层；
步骤6，采用和CMOS兼容的自对准工艺，沿着垂直衬底方向刻蚀有源区的Si1-xGex基区和Si帽层的两端，将刻蚀出来的凹坑处，选择性外延Si1-yGey层；
步骤7，在步骤6形成的器件的表面分别淀积氮化物层和氧化物层；
步骤8，在步骤7形成的器件表面淀积一层氧化层，进行一次光刻后，形成EB边墙氧化层；
步骤9，选择性外延N+多晶硅发射极，并进行CMP刻蚀；
步骤10，在CMP后的器件表面外延一层氧化层作为表面覆盖层；
步骤11，采用湿法刻蚀氮化物层，以形成非本征的基区；
步骤12，选择性淀积多晶SiGe层，作为器件的非本征基区；
步骤13，刻蚀发射极、非本征基区和亚集电区，进而淀积CoSi2等硅化物以形成金属接触，进而形成基极接触、集电极接触和发射极接触。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810437234.0A CN108649067B (zh) | 2018-05-09 | 2018-05-09 | 一种太赫兹SOI复合应变Si/SiGe异质结双极晶体管及制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810437234.0A CN108649067B (zh) | 2018-05-09 | 2018-05-09 | 一种太赫兹SOI复合应变Si/SiGe异质结双极晶体管及制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108649067A true CN108649067A (zh) | 2018-10-12 |
| CN108649067B CN108649067B (zh) | 2020-12-01 |
Family
ID=63753875
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810437234.0A Active CN108649067B (zh) | 2018-05-09 | 2018-05-09 | 一种太赫兹SOI复合应变Si/SiGe异质结双极晶体管及制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108649067B (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109682863A (zh) * | 2018-12-10 | 2019-04-26 | 华中科技大学 | 基于TMDCs－SFOI异质结的气体传感器及其制备方法 |
| CN110867486A (zh) * | 2019-11-20 | 2020-03-06 | 燕山大学 | 高压太赫兹应变SiGe/InGaP异质结双极晶体管及其制备方法 |
| CN111244169A (zh) * | 2020-03-24 | 2020-06-05 | 燕山大学 | 一种异质结双极晶体管及其制备方法 |
| CN111739939A (zh) * | 2020-07-06 | 2020-10-02 | 重庆邮电大学 | 一种高频硅锗异质结双极晶体管及其制造方法 |
| CN112436051A (zh) * | 2020-11-03 | 2021-03-02 | 西安电子科技大学 | 一种具有对称阶梯氧埋层的4H-SiC金属半导体场效应晶体管 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020052074A1 (en) * | 2000-01-27 | 2002-05-02 | Houghton Derek C. | Method of producing a Si-Ge base heterojunction bipolar device |
| CN102800589A (zh) * | 2012-08-24 | 2012-11-28 | 中国科学院上海微系统与信息技术研究所 | 一种基于SOI的SiGe-HBT晶体管的制备方法 |
| US20160351682A1 (en) * | 2007-04-30 | 2016-12-01 | Ultratech, Inc. | Silicon germanium heterojunction bipolar transistor structure and method |
| CN107342319A (zh) * | 2017-06-21 | 2017-11-10 | 燕山大学 | 一种复合应变Si/SiGe异质结双极晶体管及其制备方法 |
| CN107546264A (zh) * | 2016-06-29 | 2018-01-05 | 格罗方德半导体公司 | 具有应力分量的异质接面双极晶体管 |
| CN107887430A (zh) * | 2017-11-09 | 2018-04-06 | 重庆邮电大学 | 衬底施加单轴应力的硅锗异质结双极晶体管及其制造方法 |
-
2018
- 2018-05-09 CN CN201810437234.0A patent/CN108649067B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020052074A1 (en) * | 2000-01-27 | 2002-05-02 | Houghton Derek C. | Method of producing a Si-Ge base heterojunction bipolar device |
| US20160351682A1 (en) * | 2007-04-30 | 2016-12-01 | Ultratech, Inc. | Silicon germanium heterojunction bipolar transistor structure and method |
| CN102800589A (zh) * | 2012-08-24 | 2012-11-28 | 中国科学院上海微系统与信息技术研究所 | 一种基于SOI的SiGe-HBT晶体管的制备方法 |
| CN107546264A (zh) * | 2016-06-29 | 2018-01-05 | 格罗方德半导体公司 | 具有应力分量的异质接面双极晶体管 |
| CN107342319A (zh) * | 2017-06-21 | 2017-11-10 | 燕山大学 | 一种复合应变Si/SiGe异质结双极晶体管及其制备方法 |
| CN107887430A (zh) * | 2017-11-09 | 2018-04-06 | 重庆邮电大学 | 衬底施加单轴应力的硅锗异质结双极晶体管及其制造方法 |
Non-Patent Citations (1)
| Title |
|---|
| 张志华等: "《不同基区Ge组分分布对SiGeHBT特性的影响》", 《微电子学》 * |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109682863A (zh) * | 2018-12-10 | 2019-04-26 | 华中科技大学 | 基于TMDCs－SFOI异质结的气体传感器及其制备方法 |
| CN110867486A (zh) * | 2019-11-20 | 2020-03-06 | 燕山大学 | 高压太赫兹应变SiGe/InGaP异质结双极晶体管及其制备方法 |
| CN110867486B (zh) * | 2019-11-20 | 2020-11-20 | 燕山大学 | 高压太赫兹应变SiGe/InGaP异质结双极晶体管及其制备方法 |
| CN111244169A (zh) * | 2020-03-24 | 2020-06-05 | 燕山大学 | 一种异质结双极晶体管及其制备方法 |
| CN111739939A (zh) * | 2020-07-06 | 2020-10-02 | 重庆邮电大学 | 一种高频硅锗异质结双极晶体管及其制造方法 |
| CN112436051A (zh) * | 2020-11-03 | 2021-03-02 | 西安电子科技大学 | 一种具有对称阶梯氧埋层的4H-SiC金属半导体场效应晶体管 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108649067B (zh) | 2020-12-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108649067A (zh) | 一种太赫兹SOI复合应变Si/SiGe异质结双极晶体管及制备方法 | |
| US6251738B1 (en) | Process for forming a silicon-germanium base of heterojunction bipolar transistor | |
| CN107342319B (zh) | 一种复合应变Si/SiGe异质结双极晶体管及其制备方法 | |
| CN108630748B (zh) | 全平面太赫兹复合应变Si/SiGe异质结双极晶体管及制备方法 | |
| CN107546264B (zh) | 具有应力分量的异质接面双极晶体管 | |
| TWI715311B (zh) | 具有寬能隙三五族汲極之金屬氧化物矽半導體場效電晶體及其製造方法 | |
| US11322595B2 (en) | Heterojunction bipolar transistor and preparation method thereof | |
| CN104916668B (zh) | 双极晶体管器件及其制造方法 | |
| EP1997130B1 (en) | Method of manufacturing a bipolar transistor | |
| US6573539B2 (en) | Heterojunction bipolar transistor with silicon-germanium base | |
| CN111739939A (zh) | 一种高频硅锗异质结双极晶体管及其制造方法 | |
| CN110676313A (zh) | 台面结构PNP型肖特基集电区SOI SiGe HBT结构及其制备方法 | |
| US8039351B2 (en) | Method of fabricating hetero-junction bipolar transistor (HBT) | |
| CN103137676B (zh) | 一种锗硅异质结双极晶体管及其制造方法 | |
| CN100505275C (zh) | 双极晶体管和背栅晶体管的结构和方法 | |
| WO2015014282A1 (zh) | 绝缘栅双极型晶体管的制造方法 | |
| CN110867486B (zh) | 高压太赫兹应变SiGe/InGaP异质结双极晶体管及其制备方法 | |
| US20230084007A1 (en) | Bipolar junction transistors including a portion of a base layer inside a cavity in a dielectric layer | |
| CN116799047A (zh) | 一种hbt结构及其制造方法 | |
| CN103094328B (zh) | 一种SiGe BiCMOS工艺中的寄生PNP器件结构及其制造方法 | |
| EP0747958A2 (en) | Vertically stacked switched-emitter devices | |
| Kumar et al. | A new surface accumulation layer transistor (SALTran) concept for current gain enhancement in bipolar transistors | |
| JPH11177082A (ja) | Ｍｉｓ型電界効果トランジスタおよびその製造方法 | |
| JP2002368002A (ja) | 半導体装置およびその製造方法 | |
| JPH01196171A (ja) | バイポーラトランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB03 | Change of inventor or designer information |
Inventor after: Zhou Chunyu Inventor after: Guo Defeng Inventor after: Wang Guanyu Inventor after: Xu Chao Inventor after: Jiang Wei Inventor after: Tan Jinbo Inventor before: Zhou Chunyu Inventor before: Guo Defeng Inventor before: Wang Guanyu Inventor before: Xu Chao Inventor before: Jiang Wei Inventor before: Tan Jinbo |
|
| CB03 | Change of inventor or designer information | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |