CN101459076B - SiGe HBT晶体管的制备方法 - Google Patents

SiGe HBT晶体管的制备方法 Download PDF

Info

Publication number
CN101459076B
CN101459076B CN2007100944427A CN200710094442A CN101459076B CN 101459076 B CN101459076 B CN 101459076B CN 2007100944427 A CN2007100944427 A CN 2007100944427A CN 200710094442 A CN200710094442 A CN 200710094442A CN 101459076 B CN101459076 B CN 101459076B
Authority
CN
China
Prior art keywords
layer
emitter
sige hbt
preparation
polysilicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2007100944427A
Other languages
English (en)
Other versions
CN101459076A (zh
Inventor
陈帆
周正良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Hua Hong NEC Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hua Hong NEC Electronics Co Ltd filed Critical Shanghai Hua Hong NEC Electronics Co Ltd
Priority to CN2007100944427A priority Critical patent/CN101459076B/zh
Publication of CN101459076A publication Critical patent/CN101459076A/zh
Application granted granted Critical
Publication of CN101459076B publication Critical patent/CN101459076B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

本发明公开了一种SiGe HBT晶体管的制备方法，该方法通过对发射极多晶硅的掺杂浓度降低，发射极窗口的底切尺寸的控制，发射极单晶硅层的厚度的增加，以及器件最终激活温度的提高，使基区保持在高缺陷区以外，从而极大地降低基区复合电流。

Description

SiGe HBT晶体管的制备方法
技术领域
本发明涉及一种SiGe HBT晶体管的制备方法，特别涉及一种提高SiGe HBT晶体管线性的制备方法。
背景技术
在Si材料中引入Ge形成SiGe合金半导体来调整其能带结构，作为双极晶体管的基区，这种管子被称为SiGe HBT(锗硅异质结双极晶体管)。它被广泛应用于通信系统的射频前端组件。射频应用对器件的主要要求是在一定的击穿电压下有尽可能高的截止频率。截止频率主要由基区渡越时间和集电极RC延迟决定。这种器件具有高线性(低失真)，高截止频率(速度)，低噪声，高功率增益以及高频谱纯度等优点。器件线性指的是，放大倍数(集电极电流与基极电流之比)的半宽度对应的集电极电流的变化范围。放大倍数的降低在大电流下是由发射极电流的降低引起，在大电流下增加发射极电流会降低器件击穿电压，所以是不可取的，而小电流下是由基区复合电流的增加引起，基区复合电流的增加会增加产品的漏电流，所以降低基区复合电流是扩展器件线性同时降低产品漏电流的最佳方法。基区复合电流是由基区及发射极-基极耗尽区的缺陷造成。在使用多晶硅发射极的SiGe HBT工艺中，单晶硅中发射极的宽度对器件速度的影响比重相当低的。但在目前SiGe HBT的器件设计中，发射极宽度被过分降低以追求尽可能高的截止频率。这不可避免地造成基区离硅表面太近而造成较高的复合电流。
在射频模拟电路应用中，器件的线性会影响信号是否失真，同时影响器件的功率增益，所以这一技术参数也是相当重要的。好的器件线性度可以为电路设计者提供更多的灵活性。优化器件线性度的主要挑战是不能使器件的其他性能特别是截止频率有明显变坏。
发明内容
本发明要解决的技术问题是提供一种SiGe HBT晶体管的制备方法，采用该方法制备出的SiGe HBT晶体管具有较好的电学性能。
为解决上述技术问题，本发明的SiGe HBT晶体管的制备方法，集成在BiCMOS工艺中，该SiGe HBT晶体管的制备方法包括，依次生长用作基区的硅外延层，SiGe层和单晶硅层；在单晶硅层上依次淀积氧化硅层、第一多晶硅层、抗反射材料层；依次刻蚀抗反射材料层、第一多晶硅层和氧化硅层至单晶硅层，形成发射极窗口；用多晶硅填充所述发射极窗口和进行杂质掺杂，形成用作发射极的第二多晶硅层；以及后续工艺中还包括器件激活的退火步骤，其特征在于：所述单晶硅层的厚度比常规的SiGeHBT晶体管结构中的单晶硅层厚18-23埃；所述器件激活步骤中，退火温度比常规的SiGe HBT晶体管制备时的退火温度高3-5度。
本发明通过增加SiGe外延生长层中的发射极单晶硅的厚度，提高器件最终激活温度的，使SiGe HBT晶体管的基区保持在单晶硅和氧化硅的界面这一高缺陷区域以外，从而极大地降低基区复合电流。此外，本发明还通过降低发射极多晶硅的掺杂浓度，将发射极窗口的底切(undercut，也即侧向刻蚀尺寸)尺寸控制在一个小范围内，得到更好的优化效果。
附图说明
下面结合附图与具体实施方式对本发明作进一步详细的说明：
图1为SiGe HBT晶体管结构的局部截面示意图；
图2a为采用本发明前后制备的SiGe HBT晶体管二次离子质谱；
图2b为图2a的局部放大图；
图3为SiGe HBT晶体管的基极-发射极电压和基极-集电极电流关系示意图；
图4为SiGe HBT晶体管电流增益示意图。
具体实施方式
图1为SiGe HBT晶体管结构的局部截面示意图，SiGe HBT晶体管由发射极多晶硅，多晶硅与单晶硅的界面氧化层，发射极单晶硅(也称盖帽层)，锗硅基极以及集电极组成(图中未示出)。锗硅基极包括：硅的基层(即硅外延层)，它主要用于硅基底的缓冲以减少缺陷；锗硅核心层，用作基区，其中锗硅核心层包括锗浓度快速上升区，平台区和逐步降低区三部分。位于基极与发射极接触面上的发射极单晶硅，用作多晶硅中掺杂杂质砷离子向单晶硅扩散以形成单晶发射区。
本发明的SiGe HBT晶体管的制备方法，集成在BiCMOS工艺中，其制备流程为：
(1)在硅衬底上依次生长硅外延层，SiGe层核心层(包括锗浓度快速上升区，平台区和锗浓度逐步降低区三部分，SiGe层中杂质通常为硼离子)和单晶硅层，以及在单晶硅层上依次淀积氧化硅层、第一多晶硅层、抗反射材料层(BARC)，其中单晶硅层通常称为盖帽层，在本发明中单晶硅层的厚度为常规SiGe HBT晶体管制备中该层的厚度增加18-23埃左右，如果在常规的SiGe HBT晶体管中该层为120埃，那么本发明中要将该层控制在138-143埃之间。
(2)用光刻胶光刻定义出发射极窗口的位置，依次刻蚀抗反射材料层、第一多晶硅层和氧化硅层至单晶硅层，形成发射极窗口，通常抗反射材料层、第一多晶硅层的刻蚀可采用干法等离子体刻蚀，而氧化硅层的刻蚀因刻蚀停止的问题，一般只能采用湿法刻蚀工艺，由于湿法刻蚀具有各项同性的特点，刻蚀时侧向作用不可避免，最终形成的形貌中氧化硅层相对与第一多晶硅层的侧壁向两侧凹进(业界常称之为底切)，凹进的深度可通过刻蚀工艺中刻蚀参数的调节进行控制。
(3)用多晶硅填充所述发射极窗口至抗反射层表面一定厚度，淀积多晶硅的同时进行砷掺杂，用以调节多晶硅层的电学参数，形成用作发射极的第二多晶硅层。
(4)后续工艺中还包括器件激活的退火步骤，同时也是MOS晶体管源漏注入后的扩散步骤，本发明的制备方法中，设置的退火温度比常规的SiGe HBT晶体管制备时的退火温度高3-5度，如通常退火温度为1000度，而本发明中设置为1003-1005度，这样可以将发射极砷离子向单晶硅里推得更深，使基极与发射极的耗尽区离单晶硅和氧化硅的界面较远。为维持器件主要性能不变，激活温度的增加只能略增加发射极宽度，不能对发射极-基极耗尽区以及基区有影响，这可由增加SiGe外延的盖帽层厚度来实现。
在本发明的基础上，还可进一步将发射极掺杂浓度(即砷离子浓度)降低4-6％，因为由于激活温度增加，将使多晶硅-氧化层-单晶硅界面的复合效率增加，故可用降低多晶硅掺杂浓度来补偿。另外，在进行氧化硅层刻蚀时，通过工艺参数的控制(如刻蚀速率，刻蚀时间等)使氧化硅层一侧的侧向刻蚀尺寸控制在小于300埃以内(即两侧的侧向刻蚀尺寸控制在小于600埃以内)，以达到更好的效果。本发明的制备方法，在发射区、基区、集电区的宽度保持不变，使基区远离单晶硅和氧化硅的界面，从而在不影响器件其他参数前提下，达到降低复合电流的目的。
图2a是SiGe HBT晶体管的二次离子质谱。图2b为图2a中圆圈部分的局部放大示意图。从图1、图2a和图2b中可以看出，常规制备的SiGeHBT晶体管中，发射极-基极耗尽区离开单晶硅和氧化硅界面较近，特别是边缘部分，这样不可避免地会有较高的复合电流(图中虚线处)。而采用本发明的制备方法制备出的SiGe HBT晶体管(即优化后)，基极和发射极耗尽区离多晶硅和氧化硅的界面(因该界面为缺陷集中区域)较远，故能降低复合电流。图3是调整前后SiGe HBT晶体管的基极-集电极电流示意图，而图4为调整前后SiGe HBT晶体管的电流增益示意图。从中可以看出，调整后的基极电流Ib在低的基极-发射极电压Vbe下明显降低，电流增益曲线变的更平缓。对SiGe HBT器件电学测试结果显示，采用本发明的制备方法后，小偏压下基区电流存在明显的降低，放大倍数的半宽度随集电极电流的变化也扩展了一个量级，同时击穿电压和截止频率等关键参数变得更加稳定。

Claims (2)

1.一种SiGe HBT晶体管的制备方法，该SiGe HBT晶体管制备集成在BiCMOS工艺中，该SiGe HBT晶体管的制备方法包括，依次生长用作基区的硅外延层，SiGe层和单晶硅层；在单晶硅层上依次淀积氧化硅层、第一多晶硅层、抗反射材料层；依次刻蚀抗反射材料层、第一多晶硅层和氧化硅层至单晶硅层，形成发射极窗口；用多晶硅填充所述发射极窗口和进行杂质掺杂，形成用作发射极的第二多晶硅层；以及后续工艺中还包括器件激活的退火步骤，其特征在于：所述单晶硅层的厚度为138-143埃；所述器件激活步骤中，退火温度为1003-1005度。
2.按照权利要求1所述的制备方法，其特征在于：进行所述氧化硅层刻蚀时，使氧化硅层的一侧的侧向刻蚀尺寸小于300埃。
CN2007100944427A 2007-12-13 2007-12-13 SiGe HBT晶体管的制备方法 Active CN101459076B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2007100944427A CN101459076B (zh) 2007-12-13 2007-12-13 SiGe HBT晶体管的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2007100944427A CN101459076B (zh) 2007-12-13 2007-12-13 SiGe HBT晶体管的制备方法

Publications (2)

Publication Number Publication Date
CN101459076A CN101459076A (zh) 2009-06-17
CN101459076B true CN101459076B (zh) 2011-02-02

Family

ID=40769843

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007100944427A Active CN101459076B (zh) 2007-12-13 2007-12-13 SiGe HBT晶体管的制备方法

Country Status (1)

Country Link
CN (1) CN101459076B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102403222B (zh) * 2010-09-09 2013-09-11 上海华虹Nec电子有限公司 锗硅异质结双极晶体管的制造方法
CN102456727A (zh) * 2010-10-25 2012-05-16 上海华虹Nec电子有限公司 低集电极/基极电容SiGe异质结双极晶体管结构及制造方法
CN102931220B (zh) * 2011-08-12 2015-06-03 上海华虹宏力半导体制造有限公司 锗硅异质结双极型三极管功率器件的制造方法
CN102412149B (zh) * 2011-08-22 2013-07-24 上海华虹Nec电子有限公司 低噪声的锗硅异质结双极晶体管制作方法
CN103107185B (zh) * 2011-11-11 2015-04-08 上海华虹宏力半导体制造有限公司 锗硅功率hbt、其制造方法及锗硅功率hbt多指器件
CN102738175B (zh) * 2012-07-16 2015-07-22 西安电子科技大学 一种基于SOI衬底的BiCMOS集成器件及制备方法
CN112490114B (zh) * 2020-11-27 2023-11-14 上海华虹宏力半导体制造有限公司 一种调整多晶硅沉积速率的方法及锗硅hbt器件的制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1398432A (zh) * 2000-05-23 2003-02-19 松下电器产业株式会社 双极晶体管及其制造方法
CN1615541A (zh) * 2002-01-23 2005-05-11 国际商业机器公司 制备用于应变SiCMOS应用中的高质量弛豫的绝缘体上SiGe的方法
WO2007036861A2 (en) * 2005-09-30 2007-04-05 Nxp B.V. Semiconductor device with a bipolar transistor and method of manufacturing such a device
US7297992B1 (en) * 2004-11-23 2007-11-20 Newport Fab, Llc Method and structure for integration of phosphorous emitter in an NPN device in a BiCMOS process

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1398432A (zh) * 2000-05-23 2003-02-19 松下电器产业株式会社 双极晶体管及其制造方法
CN1615541A (zh) * 2002-01-23 2005-05-11 国际商业机器公司 制备用于应变SiCMOS应用中的高质量弛豫的绝缘体上SiGe的方法
US7297992B1 (en) * 2004-11-23 2007-11-20 Newport Fab, Llc Method and structure for integration of phosphorous emitter in an NPN device in a BiCMOS process
WO2007036861A2 (en) * 2005-09-30 2007-04-05 Nxp B.V. Semiconductor device with a bipolar transistor and method of manufacturing such a device

Also Published As

Publication number Publication date
CN101459076A (zh) 2009-06-17

Similar Documents

Publication Publication Date Title
CN101459076B (zh) SiGe HBT晶体管的制备方法
US8541812B2 (en) Semiconductor device and method of manufacture thereof
US5962879A (en) Super self-aligned bipolar transistor
US20060292809A1 (en) Method for growth and optimization of heterojunction bipolar transistor film stacks by remote injection
JP5710714B2 (ja) シリコン・ゲルマニウム層中に高濃度のゲルマニウムを有するバイポーラ接合トランジスタおよびその形成方法
CN102522425A (zh) 超高压锗硅hbt晶体管器件的结构及制备方法
JP2003297844A (ja) 半導体装置，及び，半導体装置の製造方法
US10068997B1 (en) SiGe heterojunction bipolar transistor with crystalline raised base on germanium etch stop layer
US6876060B2 (en) Complimentary bipolar transistor
US20140264458A1 (en) Heterojunction Bipolar Transistor having a Germanium Extrinsic Base Utilizing a Sacrificial Emitter Post
US6190984B1 (en) Method for fabricating of super self-aligned bipolar transistor
US6506659B2 (en) High performance bipolar transistor
US8227319B2 (en) Bipolar junction transistor having a high germanium concentration in a silicon-germanium layer and a method for forming the bipolar junction transistor
US20070222032A1 (en) Bipolar transistor and method for producing a bipolar transistor
US7511317B2 (en) Porous silicon for isolation region formation and related structure
US6531720B2 (en) Dual sidewall spacer for a self-aligned extrinsic base in SiGe heterojunction bipolar transistors
EP1771887B1 (en) Bipolar transistor and method of manufacturing the same
CN102110606B (zh) 异质结双极晶体管的形成方法及其异质结双极晶体管
CN103050519B (zh) 锗硅hbt器件及制造方法
US10529836B1 (en) SiGe heterojunction bipolar transistor with crystalline raised base on germanium etch stop layer
CN103107188B (zh) 一种SiGe HBT工艺中的寄生PNP器件结构及其制造方法
JPH11233523A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

Effective date: 20131216

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI

TR01 Transfer of patent right

Effective date of registration: 20131216

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Patentee after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Patentee before: Shanghai Huahong NEC Electronics Co., Ltd.