CN102110606B - 异质结双极晶体管的形成方法及其异质结双极晶体管 - Google Patents

异质结双极晶体管的形成方法及其异质结双极晶体管 Download PDF

Info

Publication number
CN102110606B
CN102110606B CN201110009114.9A CN201110009114A CN102110606B CN 102110606 B CN102110606 B CN 102110606B CN 201110009114 A CN201110009114 A CN 201110009114A CN 102110606 B CN102110606 B CN 102110606B
Authority
CN
China
Prior art keywords
region
bipolar transistor
heterojunction bipolar
base region
polysilicon gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110009114.9A
Other languages
English (en)
Other versions
CN102110606A (zh
Inventor
陈乐乐
孙涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201110009114.9A priority Critical patent/CN102110606B/zh
Publication of CN102110606A publication Critical patent/CN102110606A/zh
Application granted granted Critical
Publication of CN102110606B publication Critical patent/CN102110606B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Abstract

一种形成带抬高非本征基区的异质结双极晶体管的方法，包括如下步骤：在P型衬底上形成N+注入区以作为集电区；在所述衬底的表面形成异质外延层以作为本征基区；在所述本征基区上形成N+注入区域以作为发射区；在所述发射区的两侧形成多晶硅栅；在所述多晶硅栅上形成所述异质外延层以作为抬高的非本征基区。根据本发明的异质结双极晶体管形成方法中，在发射区两侧形成多晶硅栅，并且在所述多晶硅上之上，以形成抬高的非本征基区。并且，采用CMOS制程中常规的栅极掩模在发射极两侧形成多晶硅栅，因此，根据本发明的异质结双极晶体管形成方法可与现有的BiCMOS制程兼容，并且不需要额外的掩模，结构简单，成本较低。

Description

异质结双极晶体管的形成方法及其异质结双极晶体管
技术领域
本发明主要涉及异质结双极晶体管，尤其涉及一种在集成异质结双极晶体管与互补金属半导体(BiCMOS)工艺中形成带有抬高非本征基区的异质结双极晶体管。
背景技术
异质结双极晶体管(HBT，Heterojunction Bipolor Transistar)是指发射区、基区和收集区由禁带宽度不同的材料制成的晶体管。异质结双极晶体管与传统的双极晶体管不同，前者的发射极材料不同于衬底材料，而后者的整个材料是一样的，因而称为异质结器件。
异质结双极晶体管的结构特点是具有宽禁带宽度的发射极，大大提高了发射结的载流子注入效率。异质结双极晶体管的功率密度高，相位噪声低，线性度好，单电源工作，特别适合在低相位噪声振荡器、高效率功率放大器、宽带放大器中应用。
由于SiGe工艺克服了GaAs工艺复杂、成本高的缺点，具有与体Si工艺良好兼容性而逐渐受到重视，因此将高质量的SiGe基区材料与传统的双极型器件结构结合，SiGe异质结双极晶体就称为近年来人们十分重视的器件。在现有的SiGe异质结双极晶体管中，发射极由硅(Si)形成，而基区由硅-锗合金(SiGe)构成。SiGe的禁带宽度要大于Si。外延基区晶体管结构(ETX)是最常用的一种结构。该结构是单多晶硅自对准结构的改进。
随着半导体技术的演进，业界提出了双极-CMOS集成电路(BiCMOS)。BiCMOS工艺系一种兼容工艺，是在已有的先进CMOS工艺中嵌入双极器件工艺而形成。
而在BiCMOS工艺中，业界最瞩目的工艺就是将SiGe异质结双极晶体与CMOS工艺结合，形成SiGe BiCMOS器件。目前，SiGe BiCMOS集成工艺主要采用嵌入式，即，以标准CMOS工艺为基本框架，在其中插入相关的SiGe HBT工艺模块，完成BiCMOS工艺整合。将双极工艺和CMOS工艺兼容，在同一芯片上以一定的电路形式将双极型电路和CMOS电路集成在一起，兼有高密度、低功耗和高速大驱动能力等特点。
由于SiGe BiCMOS将异质结双极晶体管与标准的CMOS集成在一起，即所谓的“片上系统”，因此可极大地降低成本。对于高性能的生成SiGe/Si异质结双极晶体管而言，现有的减小基区电阻的方法是通过在非本征基区上植入离子。然而，这种离子注入却会导致发射区窗口下的本征区域的蹦增强扩散严重，从而引起基区变宽，掺杂改变，并因此降低器件的fT和fmax等参数。图1示出了，
为了防止植入损害，通过在现有SiGe非本征区层之上形成额外的多晶硅层而形成所谓的抬高非本征基区。现有技术中，主要采用选择外延法和化学机械抛光法来达成抬高非本征基区。
然而，现有的方法结构复杂，成本较高。因此，需要一种改进的方法来制造带有抬高非本征基区的异质结双极晶体管
发明内容
有鉴于现有技术中制造方法复杂、成本较高这一缺陷，本发明所要解决的技术问题是提供一种改进的异质结双极晶体管制造方法及其异质结双极晶体管。
根据本发明的一个方面，提供了一种形成带抬高非本征基区的异质结双极晶体管的方法，包括如下步骤：(a)在P型衬底上形成N+注入区以作为集电区；(b)在所述衬底的表面形成异质外延层以作为本征基区；(c)在所述本征基区上形成N+注入区域以作为发射区；(d)在所述发射区的两侧形成多晶硅栅；(e)在所述多晶硅栅上形成所述异质外延层以作为抬高的非本征基区。
一些实施例中，步骤(a)包括首先在所述衬底上形成N阱，并且在所述N阱中形成所述N+注入区。
一些实施例中，所述第一异质外延层和第二异质外延层均为SiGe外延层。
一些实施例中，所述在所述衬底中形成N注入区，并且所述SiGe外延层形成在所述N注入区之上。
一些实施例中，所述衬底上形成浅沟槽隔离区以对所述N阱与所述N+区域进行隔离，并且所述SiGe外延层形成在所述浅沟槽隔离区之上。
一些实施例中，通过在所述浅沟槽隔离区上设置栅极掩模而形成所述多晶硅栅。
根据本发明的另一个方面，提供了一种带有抬高非本征基区的异质结双极晶体管，包括形成在衬底上的集电区、基区和发射区，其中所述基区包括形成在所述发射区之下的本征基区，以及所述发射极两侧的非本征基区，并且其中所述非本征基区形成在所述发射区两侧的多晶硅栅之上。
一些实施例中，所述集电区为N+注入区，并且所述N+注入区形成在所述衬底上的N阱中。
一些实施例中，所述基区由SiGe外延层形成。
一些实施例中，所述SiGe外延层形成在所述衬底中形成的N注入区之上。
一些实施例中，所述衬底上设有浅沟槽隔离区以对所述N阱与所述N+区域进行隔离，并且所述多晶硅栅形成在所述浅沟槽隔离区之上。
一些实施例中，所述多晶硅栅通过在所述浅沟槽隔离区上设置栅极掩模而形成。
根据本发明的异质结双极晶体管形成方法中，在发射区两侧形成多晶硅栅，并且在所述多晶硅上之上，以形成抬高的非本征基区。并且，采用CMOS制程中常规的栅极掩模在发射极两侧形成多晶硅栅，因此，根据本发明的异质结双极晶体管形成方法可与现有的BiCMOS制程兼容，并且不需要额外的掩模，结构简单，成本较低。
附图说明
结合附图，通过下文的述详细说明，可更清楚地理解本发明的上述及其他特征和优点，其中：
图1为现有技术中的异质结双极晶体管的示意图；
图2为示出根据本发明实施例的具有抬高非本征基区的异质结双极晶体管的示意图。
具体实施方式
参见示出本发明实施例的附图，下文将更详细地描述本发明。然而，本发明可以以许多不同形式实现，并且不应解释为受在此提出之实施例的限制。相反，提出这些实施例是为了达成充分及完整公开，并且使本技术领域的技术人员完全了解本发明的范围。这些附图中，为清楚起见，可能放大了层及区域的尺寸及相对尺寸。
应理解，当将元件或层称为在另一元件或层“上”或“连接至”另一元件或层之时，其可为直接在另一元件或层上或直接连接至其它元件或层，或者存在居于其间的元件或层。与此相反，当将元件称为“直接在另一元件或层上”、或“直接连接至”或另一元件或层之时，并不存在居于其间的元件或层。整份说明书中相同标号是指相同的元件。如本文中所使用的，用语“及/或”包括一或多个相关的所列项目的任何或所有组合。
除非另行详细说明，本文所使用的所有术语(包括科技术语)的意思与本技术领域的技术人员所通常理解的一致。还应理解，诸如一般字典中所定义的术语应解释为与相关技术领域中的意思一致，并且不应解释为理想化的或过度刻板的含义，除非在文中另有明确定义。
现结合附图详细说明根据本发明的形成带有抬高非本征基区的异质结双极晶体管的方法。
制造用于高速应用的异质结双极晶体管需要改进单元电流增益频率(fT)和最大震荡频率(fmax)。fT与集电极-基区电容(Ccb)成反比。而对于更为重要的RF设计参数fmax与基区电阻(Rb)fT、Ccb相关，即与fT/(Rb*Ccb)成正比。由此，增大fT并减小Ccb和Rb，可增大fmax。现有的减小基区电阻的方法是通过在非本征基区上植入离子。然而，这种离子注入却会导致发射区窗口下的本征区域的蹦增强扩散严重，从而引起基区变宽，掺杂改变，反而会降低器件的fT和fmax等参数。因此，需要抬高非本征区域，以进一步减小Rb和Ccb。
现描述根据本发明的形成带抬高非本征基区的异质结双极晶体管的方法的实施例。
在步骤S100中，首先在在P型衬底上形成N+注入区以作为异质结双极晶体管的集电区。一实施例中，在P型衬底的两侧形成有N阱，并且在所述N阱靠近衬底表面处形成所述N+区域。
在步骤S101中，在所述P型衬底的表面形成异质外延层，以作为异质结双极晶体管的本征基区。如前所述，异质结双极晶体管的基区分为本征基区和非本征基区。根据本发明的方法，首先在所述P型衬底的表面形成本征基区。
一实施例中，所述异质外延层为SiGe外延层。
另一实施例中，首先在所述P型衬底的表面形成N注入区，随后在所述N注入区之上形成所述SiGe外延层。
本实施例中，在所述N注入区与所述N阱之间形成浅沟槽隔离区以对所述N阱与所述N+区域进行隔离，并且所述，并且所述SiGe外延层形成在所述浅沟槽隔离区之上。
在步骤S102中，在所述本征基区上形成N+注入区域，以作为异质结双极晶体管的发射区。
在步骤S104中，在所述发射区的两侧形成多晶硅栅。一实施例中，通过在所述浅沟槽隔离区上设置栅极掩模而形成所述多晶硅栅。
在步骤S105中，在所述多晶硅栅上形成所述异质外延层以作为抬高的非本征基区。
根据本发明的异质结双极晶体管形成方法中，在发射区两侧形成多晶硅栅，并且在所述多晶硅上之上，以形成抬高的非本征基区。并且，采用CMOS制程中常规的栅极掩模在发射极两侧形成多晶硅栅，因此，根据本发明的异质结双极晶体管形成方法可与现有的BiCMOS制程兼容，并且不需要额外的掩模，结构简单，成本较低。
现参考图1描述采用根据本发明的异质结双极晶体管形成方法所形成的异质结双极晶体管。
图2示出了根据本发明的带有抬高非本征基区的异质结双极晶体管。如图2所示，在P型衬底的两侧形成有N阱，并且在所述N阱中靠近所述衬底的地方形成有N+区域。所述N+区域为本发明的异质结双极晶体管的集电区。
在所述N阱之间形成有N注入区，并且在所述N注入区之上形成有异质外延区，以作为本发明的异质结双极晶体管的本征基区。本实施例中，所述异质外延区为SiGe外延层形成。
在所述SiGe外延层之上形成有N+注入区，以作为发射区。
如图1所示，所述衬底上设有浅沟槽隔离区以对所述N阱与所述N+区域进行隔离。此外，所述浅沟槽隔离区之上设有多晶硅栅。本实施例中，通过栅极掩模在所述浅沟槽隔离区形成多晶硅栅。
此外，所述多晶硅栅上也形成有SiGe外延层，以作为非本征基区。
本发明具有如下优点：
(1)根据本发明的异质结双极晶体管形成方法中，在发射区两侧形成多晶硅栅，并且在所述多晶硅上之上，以形成抬高的非本征基区。并且，采用CMOS制程中常规的栅极掩模在发射极两侧形成多晶硅栅，因此，根据本发明的异质结双极晶体管形成方法可与现有的BiCMOS制程兼容，并且不需要额外的掩模，结构简单，成本较低。
(2)由于根据本发明的异质结双极晶体管形成方法所形成的晶体管带有抬高非本征基区，可进一步降低Rb和Ccb从而增大fT和fmax。
本技术领域的技术人员应理解，本发明可以以许多其他具体形式实现而不脱离本发明的精神或范围。具体地，应理解本发明可以以下列形式实现。
尽管业已描述了本发明的实施例，应理解本发明不应限制为这些实施例，本技术领域的技术人员可如所附权利要求书界定的本发明精神和范围之内作出变化和修改。

Claims (6)

1.一种形成带抬高非本征基区的异质结双极晶体管的方法，其特征在于，包括如下步骤：
(a)在P型衬底上形成N+注入区以作为集电区；
(b)在所述衬底的表面形成第一异质外延层以作为本征基区；
(c)在所述本征基区上形成N+注入区域以作为发射区；
(d)在所述发射区的两侧形成多晶硅栅；
(e)在所述多晶硅栅上形成第二异质外延层以作为抬高的非本征基区。
2.如权利要求1所述的方法，其特征在于，步骤(a)包括首先在所述衬底上形成N阱，并且在所述N阱中形成所述N+注入区。
3.如权利要求2所述的方法，其特征在于，所述第一异质外延层和第二异质外延层均为SiGe外延层。
4.如权利要求3所述的方法，其特征在于，在所述衬底中形成N注入区，并且所述SiGe外延层形成在所述N注入区之上。
5.如权利要求4所述的方法，其特征在于，所述衬底上形成浅沟槽隔离区以对所述N阱与所述N+区域进行隔离，并且所述SiGe外延层形成在所述浅沟槽隔离区之上。
6.如权利要求5所述的方法，其特征在于，通过在所述浅沟槽隔离区上设置栅极掩模而形成所述多晶硅栅。
CN201110009114.9A 2011-01-17 2011-01-17 异质结双极晶体管的形成方法及其异质结双极晶体管 Active CN102110606B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110009114.9A CN102110606B (zh) 2011-01-17 2011-01-17 异质结双极晶体管的形成方法及其异质结双极晶体管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110009114.9A CN102110606B (zh) 2011-01-17 2011-01-17 异质结双极晶体管的形成方法及其异质结双极晶体管

Publications (2)

Publication Number Publication Date
CN102110606A CN102110606A (zh) 2011-06-29
CN102110606B true CN102110606B (zh) 2015-08-19

Family

ID=44174725

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110009114.9A Active CN102110606B (zh) 2011-01-17 2011-01-17 异质结双极晶体管的形成方法及其异质结双极晶体管

Country Status (1)

Country Link
CN (1) CN102110606B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103839985B (zh) * 2012-11-26 2016-08-17 上海华虹宏力半导体制造有限公司 锗硅hbt工艺中的横向寄生pnp器件及制造方法
CN103050522A (zh) * 2012-12-06 2013-04-17 上海华虹Nec电子有限公司 锗硅hbt工艺中横向寄生型pnp三极管及制造方法
CN111048584B (zh) * 2019-12-23 2021-05-11 复旦大学 一种高线性氮化镓hbt射频功率器件及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101101922A (zh) * 2007-08-01 2008-01-09 中电华清微电子工程中心有限公司 Npn型的锗硅异质结双极晶体管及其制造方法
CN100411190C (zh) * 2004-03-13 2008-08-13 国际商业机器公司 BiCMOS结构和在BiCMOS工艺中形成基极的方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100411190C (zh) * 2004-03-13 2008-08-13 国际商业机器公司 BiCMOS结构和在BiCMOS工艺中形成基极的方法
CN101101922A (zh) * 2007-08-01 2008-01-09 中电华清微电子工程中心有限公司 Npn型的锗硅异质结双极晶体管及其制造方法

Also Published As

Publication number Publication date
CN102110606A (zh) 2011-06-29

Similar Documents

Publication Publication Date Title
JPH0677245A (ja) バイポーラ・トランジスタおよびその製造方法
CN107342319B (zh) 一种复合应变Si/SiGe异质结双极晶体管及其制备方法
CN102522425B (zh) 超高压锗硅hbt晶体管器件的结构及制备方法
CN108630748B (zh) 全平面太赫兹复合应变Si/SiGe异质结双极晶体管及制备方法
CN108649067B (zh) 一种太赫兹SOI复合应变Si/SiGe异质结双极晶体管及制备方法
CN111244169B (zh) 一种异质结双极晶体管及其制备方法
CN102110606B (zh) 异质结双极晶体管的形成方法及其异质结双极晶体管
CN101459076B (zh) SiGe HBT晶体管的制备方法
CN1303696C (zh) Ac性能改进的高电压npn双极型器件的生产方法
US20030183903A1 (en) Semiconductor device
CN103137676B (zh) 一种锗硅异质结双极晶体管及其制造方法
US7579635B2 (en) Heterojunction bipolar transistor
JP2002329725A (ja) ヘテロ接合バイポーラ・トランジスタおよびその製造方法
CN103035690A (zh) 超高压锗硅异质结双极晶体管及其制备方法
CN101764100A (zh) 与bcd集成制造工艺兼容的垂直双极型器件制造工艺
CN102956480A (zh) 有赝埋层的锗硅hbt降低集电极电阻的制造方法及器件
JP2006324294A (ja) 半導体装置及びその製造方法
CN102097466B (zh) 硅锗异质结晶体管及其制造方法
US11195940B2 (en) High-voltage terahertz strained SiGe/InGaP heterojunction bipolar transistor and preparation method thereof
CN116799047A (zh) 一种hbt结构及其制造方法
CN103050519B (zh) 锗硅hbt器件及制造方法
CN103094318B (zh) 一种SiGe HBT器件结构及其制造方法
CN103050518B (zh) 锗硅异质结双极型晶体管及其制造方法
CN103094328B (zh) 一种SiGe BiCMOS工艺中的寄生PNP器件结构及其制造方法
CN103035688A (zh) 一种锗硅hbt器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HONGLI SEMICONDUCTOR MANUFACTURE CO LTD, SHANGHAI

Effective date: 20140424

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20140424

Address after: 201203 Shanghai Zhangjiang hi tech park Zuchongzhi Road No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201203 Shanghai Guo Shou Jing Road, Pudong New Area Zhangjiang hi tech Park No. 818

Applicant before: Hongli Semiconductor Manufacture Co., Ltd., Shanghai

C14 Grant of patent or utility model
GR01 Patent grant