CN1469441A - 半导体装置的制造方法 - Google Patents

半导体装置的制造方法 Download PDF

Info

Publication number
CN1469441A
CN1469441A CNA031412807A CN03141280A CN1469441A CN 1469441 A CN1469441 A CN 1469441A CN A031412807 A CNA031412807 A CN A031412807A CN 03141280 A CN03141280 A CN 03141280A CN 1469441 A CN1469441 A CN 1469441A
Authority
CN
China
Prior art keywords
mentioned
heat treatment
gate insulating
temperature
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA031412807A
Other languages
English (en)
Other versions
CN1329964C (zh
Inventor
中里真弓
弘
泉诚
笹田一弘
小田真弘
壇徹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2002284007A external-priority patent/JP3644682B2/ja
Priority claimed from JP2002295513A external-priority patent/JP3744889B2/ja
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Publication of CN1469441A publication Critical patent/CN1469441A/zh
Application granted granted Critical
Publication of CN1329964C publication Critical patent/CN1329964C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823857—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H01L21/76235—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls trench shape altered by a local oxidation of silicon process step, e.g. trench corner rounding by LOCOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure

Abstract

本发明提供了可提高栅绝缘膜的可靠性的半导体装置的制造方法。该半导体装置的制造方法是具有利用热处理在半导体层的主表面上形成栅绝缘膜的工序的方法，该形成栅绝缘膜的工序包括在含氧化性气体的氛围气中，以能使栅绝缘膜产生粘性流动的温度以上的温度进行热处理，在半导体层的主表面上形成栅绝缘膜的工序。

Description

半导体装置的制造方法
技术领域
本发明涉及半导体装置的制造方法，特别涉及具有栅绝缘膜等绝缘膜的半导体装置的制造方法。
背景技术
近年来，随着ULSI(Ultra Large Scale Integrated circuit，超特大规模硅集成电路)电路的高密度化·高集成化，元件的尺寸也日趋微小，要使元件的尺寸更加微小，在缩小元件本身尺寸的同时，元件隔离区域的微小化也日趋重要。为此提出了种种缩小元件隔离区域的方法，特别是提出了STI法(ShallowTrench Isolation法，浅槽隔离法)以代替现有的选择氧化法(LOCOS法；LocalOxidation of Silicon)。
还有，含MOS型晶体管的半导体装置中，在半导体基板的元件隔离区域所包围的元件集成区域的表面形成栅绝缘膜。这种栅绝缘膜一般采用硅氧化膜和氮化硅膜等，硅氧化膜是在氧化氛围气中对硅基板进行热处理形成的，氮化硅膜是在含有氮原子的氧化氛围气中对硅基板进行热处理形成的。这种情况下，以往的做法是在氧化速度较慢的约700℃～约850℃的温度下进行热处理形成栅绝缘膜，以便较准确地控制膜厚度。例如，在特開2000-223488号公报中所揭示的，在850℃以下的温度下通过氧化形成栅绝缘膜。
图15～23是用于说明现有的含MOS型晶体管的半导体装置的制造过程的剖面图。图24是表示现有MOS型晶体管的栅绝缘膜的形成条件的图。以下，参照图15～图24说明现有的半导体装置的制造过程。
首先，如图15所示，在硅基板101上依次堆积由硅氧化膜构成的衬底氧化膜102及氮化硅膜103，在衬底氧化膜102及氮化硅膜103上形成图案后，以已形成图案的衬底氧化膜102及氮化硅膜103为掩蔽层，腐蚀硅基板101上作为元件隔离区域的部分，形成槽(元件隔离槽)150。
接着，如图16所示，在约1000℃～约1200℃的温度下进行热处理，在元件隔离槽150表面形成由硅氧化膜构成的圆形衬底氧化膜104。
接着，如图17所示，用高密度等离子CVD法堆积硅氧化膜105，填埋元件隔离槽150。然后用CMP(Chemical Mechanical Polishing，化学机械抛光)法，以氮化硅膜103为阻挡层，研磨·除去硅氧化膜105，实现图18所示的平滑状态。
接着，通过使用了磷酸的湿式腐蚀法除去氮化硅膜103后，采用使用了稀氟酸的湿式腐蚀法除去衬底氧化膜102，如图19所示，露出硅基板101的活性区域(元件集成区域)。还有，用湿式腐蚀法除去衬底氧化膜102时，在硅氧化膜105的上面及侧面也有一定程度的腐蚀，这样就在元件隔离槽150的内部形成了元件隔离区域，在该元件隔离区域埋入了由硅氧化膜105构成的元件隔离绝缘膜。
接着，如图20所示，在露出的元件集成区域的表面，用热氧化法形成由硅氧化膜构成的保护性氧化膜106。从硅基板101的上方，通过保护性氧化膜106分别离子注入n型杂质111和p型杂质112形成n型阱111和p型阱112。然后，用稀氟酸除去保护性氧化膜6，如图7所示露出硅基板101的元件集成区域。
接着，如图22所示，用热氧化法以约750℃的温度，在硅基板101的露出的元件集成区域的表面，由硅氧化膜形成栅绝缘膜107。具体的过程如图24所示，在氮氛围气下进行升温和降温的同时，在约750℃的温度条件下，在含氧气和氢气各约50vol％的湿氧化氛围气中进行热处理，由硅氧化膜形成栅绝缘膜107。
最后，如图23所示，在硅氧化膜105上由多硅形成栅电极108，并使之与栅绝缘膜107的上面接触。接着以栅电极108为掩蔽层，离子注入杂质，在n型阱111和p型阱112分别形成源区(无图示)及漏区(无图示)。为覆盖全部表面，形成由硅氧化膜或氮化硅膜构成的层间绝缘膜109后，在层间绝缘膜109所覆盖的区域形成接触孔109a，接着形成由铝合金构成的电极110，使其通过109a分别和源区、漏区及栅电极108通电连接，这样就制得了现有的含MOS型晶体管的半导体装置。
上述现有半导体装置的制造方法中，在图16所示的由硅氧化膜构成的圆形衬底氧化膜104的形成工序中，在圆形衬底氧化膜104和硅基板101的界面，由于氧原子进入到硅原子间，产生体积膨胀，因此在硅基板101和圆形衬底氧化膜104的界面上会产生源于体积膨胀的内部应力，特别是在元件隔离槽150的上部弯角处150a，因存在起耐氧化掩蔽层作用的氮化硅膜103，所以阻碍了向上的体积膨胀，由此会产生很强的应力。按照现有方法，在后面的栅绝缘膜107的形成工序(参照图22)中形成栅绝缘膜107，覆盖残存较强应力的元件隔离槽150的上部弯角处150a。现有的制造方法中，形成由硅氧化膜构成的栅绝缘膜107的温度约为750℃(约750℃～约850℃)，较低，因此在形成栅绝缘膜107时，难以释放元件隔离槽150的上部弯角处150a的较强的应力，由此会产生一些问题，即为覆盖残存较强应力的元件隔离槽150的上部弯角处150a而形成的栅绝缘膜107的可靠性下降，特别是作为评价栅绝缘膜可靠性的标准的经时绝缘膜破坏(TDDB)特性会劣化。
发明内容
本发明的目标之一是提供一种半导体装置的制造方法，这种半导体装置的制造方法可以提高栅绝缘膜等绝缘膜的可靠性或者可以抑制可靠性的下降。
为达到上述目标，本发明1的半导体制造方法是具有利用热处理在半导体层的主表面上形成栅绝缘膜的工序的方法，形成栅绝缘膜的工序包括在含氧化性气体的氛围气中，以能使栅绝缘膜产生粘性流动的温度以上的温度进行热处理，在半导体层的主表面上形成栅绝缘膜的工序。本发明所涉及的半导体层是一个广义的概念，不仅仅是普通的半导体层，也包括半导体基板。
本发明1的半导体制造方法中，如上所述通过在含氧化性气体的氛围气中，以能使栅绝缘膜产生粘性流动的温度以上的温度进行热处理，在半导体层的主表面上形成栅绝缘膜，使栅绝缘膜成为粘弹性体。这样就能够使栅绝缘膜发生粘性流动，释放在形成元件隔离区域时产生的内部应力。由此，能够缓和形成元件隔离区域时产生的内部应力，从而提高栅绝缘膜的可靠性。
在上述本发明1的半导体制造方法中，形成栅绝缘膜的工序最好分第1次热处理工序和第2次热处理工序，第1次热处理工序是在含氧化性气体的氛围气中，以能使栅绝缘膜产生粘性流动的温度以下的温度对半导体层的主表面进行热处理；第2次热处理工序是在完成第1次热处理工序后，在含氧化性气体的氛围气中，以能使栅绝缘膜产生粘性流动的温度以上的温度再进行热处理。如果采用这样的工艺，由于在高温下的第2次热处理时，经低温下的第1次热处理已预先形成了栅绝缘膜的一部分，因此在高温下的第2次热处理时，能够抑制阱(沟槽区域)的杂质从半导体基板的露出表面向外部扩散，由此能够抑制阱(沟槽区域)的杂质向外扩散使杂质浓度不均一所造成的每个器件阈值电压分散等缺陷，从而能够得到稳定的元件特性。而且，在以氧化速度较慢的低温下进行第1次热处理而形成栅绝缘膜的一部分的情况，与在能使栅绝缘膜产生粘性流动的温度以上的氧化速度较快的高温下形成全部栅绝缘膜的情况相比，可以提高膜厚度的控制性。还有，在能使栅绝缘膜产生粘性流动的温度以下的温度进行第1次热处理后，再在能够使栅绝缘膜产生粘性流动的温度以上的温度进行第2次热处理，能够防止一次升温到能够使栅绝缘膜产生粘性流动的温度以上的温度进行第2次热处理时容易产生的晶片周边部分的滑动位移。
在上述本发明1的半导体制造方法中，最好在形成栅绝缘膜之前还具有在半导体层的主表面形成元件隔离槽的工序、氧化元件隔离槽的表面形成氧化膜的工序、以及形成绝缘物填埋已形成氧化膜的元件隔离槽的工序。形成栅绝缘膜的工序包括在元件隔离槽的上部弯角处附近露出的半导体层的主表面上形成栅绝缘膜的工序。采用这种工艺，能够通过栅绝缘膜的粘性流动，缓和在元件隔离槽的表面形成氧化膜时产生于元件隔离槽上部弯角处的应力。
上述本发明1的半导体制造方法中，能使栅绝缘膜产生粘性流动的温度以上的温度约为1000℃以上，如果在1000℃以上的温度形成栅绝缘膜，则易于使栅绝缘膜产生粘性流动。
本发明2的半导体制造方法是具有利用热处理在半导体层的主表面上形成栅绝缘膜的工序的方法，形成栅绝缘膜的工序包括第1次热处理工序和第2次热处理工序，第1次热处理工序是在含氧化性气体的氛围气中，以能使栅绝缘膜产生粘性流动的温度以下的温度，对半导体层的主表面进行热处理；第2次热处理工序是在完成第1次热处理工序后，在含氧化性气体的氛围气中，以能使栅绝缘膜产生粘性流动的温度以上的温度再进行热处理。
如上所述，本发明2的半导体制造方法中，在能使栅绝缘膜产生粘性流动的温度以下的温度进行第1次热处理后，在能够使栅绝缘膜产生粘性流动的温度以上的温度进行第2次热处理，由于在高温下的第2次热处理时，经低温下的第1次热处理已预先形成了栅绝缘膜的一部分，因此在高温下的第2次热处理时能够抑制阱(沟槽区域)的杂质从半导体基板的露出表面向外部扩散，由此能够抑制阱(沟槽区域)的杂质向外扩散使杂质浓度不均一所造成的每个器件阈值电压分散等缺陷，从而能够得到稳定的元件特性。而且，在以氧化速度较慢的低温下进行第1次热处理形成栅绝缘膜的一部分的情况，与在能使栅绝缘膜产生粘性流动的温度以上的氧化速度较快的高温形成全部栅绝缘膜的情况相比，可以提高膜厚度的控制性。还有，在能使栅绝缘膜产生粘性流动的温度以下的温度进行第1次热处理后，再在能使栅绝缘膜产生粘性流动的温度以上的温度进行第2次热处理，能够防止一次升温到能使栅绝缘膜产生粘性流动的温度以上的温度进行第2次热处理时产生的晶片周边部分的滑动位移。
还有，在本发明2的半导体制造方法中，如上所述通过在含氧化性气体的氛围气中，以能使栅绝缘膜产生粘性流动的温度以上的温度进行第2次热处理，使栅绝缘膜成为粘弹性体，这样就能够使栅绝缘膜发生粘性流动，以释放在形成元件分离区域时产生的内部应力。由此，能够缓和形成元件分离区域时产生的内部应力，从而提高栅绝缘膜的可靠性。
在上述本发明2的半导体制造方法中，形成栅绝缘膜的工序还可以包括经第1次热处理形成厚度小于栅绝缘膜一半厚度的膜1后，再经第2次热处理形成厚度大于栅绝缘膜一半厚度的膜2的工序。采用这种工艺，能使在栅绝缘膜产生粘性流动的温度以上的温度下的第2次热处理的时间延长，能够增大粘性流动所起的缓和应力的效果。
在上述本发明2的半导体制造方法中，形成栅绝缘膜的工序还可以包括经第1次热处理形成厚度大于栅绝缘膜一半厚度的膜3后，再经第2次热处理形成厚度小于栅绝缘膜一半厚度的膜4的工序。采用这种工艺，能使在氧化速度较快的温度下的第2次热处理的时间缩短，能够提高栅绝缘膜的膜厚的控制性。还有，能够缩短高温下的第2次热处理的时间，从而进一步抑制杂质的向外扩散。
在上述本发明2的半导体制造方法中，最好在形成栅绝缘膜之前还具有使半导体层的表面露出的工序。通过在真空中进行使半导体层的表面露出的工序及形成栅绝缘膜的工序，可形成厚度在2.5nm以下的栅绝缘膜。采用这种工艺，在半导体表面露出后至形成栅绝缘膜前，能够防止在半导体层的表面形成自然氧化膜，从而容易形成厚度在2.5nm以下的栅绝缘膜。
在上述本发明2的半导体制造方法中，在形成栅绝缘膜之前最好还具有在半导体层的主表面形成元件隔离槽的工序、氧化元件隔离槽的表面形成氧化膜的工序、以及形成绝缘物填埋已形成氧化膜的元件隔离槽的工序。形成栅绝缘膜的工序包括在元件隔离槽上部弯角处附近露出的半导体层的主表面上形成栅绝缘膜的工序。采用这种工艺，易于通过栅绝缘膜的粘性流动，缓和在元件隔离槽的表面形成氧化膜时产生于元件隔离槽上部弯角处的应力。
在上述本发明2的半导体制造方法中，最好还具备第1次热处理后，在非氧化性氛围气下从第1次热处理的能使栅绝缘膜产生粘性流动的温度以下的温度分阶段地升温至进行第2次热处理的能使栅绝缘膜产生粘性流动的温度以上的温度的工序。采用这种工艺，能够防止一次升温到能使栅绝缘膜产生粘性流动的温度以上的温度进行第2次热处理时产生的晶片周边部分的滑动位移。
在上述本发明2的半导体制造方法中，第2次热处理中的氧化性气体的含有率最好比第1次热处理中的氧化性气体的含有率小。采用这种方式，能够减缓容易加快氧化速度的高温下的第2次热处理的氧化速度，从而可以进一步提高栅绝缘膜的膜厚控制性。
在上述本发明2的半导体制造方法中，第1次热处理工序中最好包括在含氧化性气体的氛围气中，在能使栅绝缘膜产生粘性流动的温度以下的温度范围内，边升温边通过第1次热处理进行氧化的工序。采用这种工艺，能够同时进行升温工序和通过第1次热处理进行的氧化工序，从而缩短氧化过程的时间。
在上述本发明2的半导体制造方法中，第2次热处理工序最好包括在含氧化性气体的氛围气中，在能使栅绝缘膜产生粘性流动的温度以上的温度范围内，边升温边通过第2次热处理进行氧化的工序。采用这种工艺，能够同时进行升温工序和通过第2次热处理进行的氧化工序，从而缩短氧化过程的时间。还有，如果组合权利要求项9和权利要求项10，就可以同时进行升温工序和通过第1及第2次热处理进行的氧化工序，从而进一步缩短氧化过程的时间。
在上述本发明2的半导体制造方法中，第1次热处理工序最好包括在含氧化性气体的氛围气中，在能使栅绝缘膜产生粘性流动的温度以下的温度范围内，边升温边通过第1次热处理进行氧化的工序。第2次热处理工序最好包括在含氧化性气体的氛围气中，在能使栅绝缘膜产生粘性流动的温度以上的温度范围内，边升温边通过第2次热处理进行氧化的工序。采用这种工艺，能够同时进行升温工序和通过第1及第2次热处理进行的氧化工序，从而缩短氧化过程的时间。
在上述本发明2的半导体制造方法中，能够使栅绝缘膜产生粘性流动的温度以上的温度最好是约1000℃以上，如果在1000℃以上的温度形成栅绝缘膜，则容易使栅绝缘膜产生粘性流动。
本发明3的半导体制造方法是具有利用热处理在半导体层的主表面上形成绝缘膜的工序的方法。形成绝缘膜的工序包括第1次热处理工序和第2次热处理工序，第1次热处理工序是在含氧化性气体的氛围气中，以能使绝缘膜产生粘性流动的温度以下的温度，对半导体层的主表面进行热处理；第2次热处理工序是在完成第1次热处理工序后，在含氧化性气体的氛围气中，以能使绝缘膜产生粘性流动的温度以上的温度进行热处理。
在本发明3的半导体制造方法中，如上所述在能使绝缘膜产生粘性流动的温度以下的温度进行第1次热处理后，再在能使绝缘膜产生粘性流动的温度以上的温度进行第2次热处理，这样在高温下的第2次热处理时，经低温下的第1次热处理已预先形成了绝缘膜的一部分，因此在高温下的第2次热处理时，能够在元件隔离槽上部弯角处露出的结构中防止露出的元件隔离槽的上部弯角处的表面呈凹凸状。即，如果在基板表面露出的状态下或形成了1nm以下的自然氧化膜的状态下，在氧稀少的氛围气中升温到高温，则表面会呈凹凸状。本发明中，在低温下的第1次热处理已预先形成了绝缘膜的一部分，所以能够抑制元件隔离槽上部弯角处的表面呈凹凸状，由此可以抑制由上部弯角处的表面的凹凸形状造成在上部弯角处的表面形成的绝缘膜的可靠性降低等缺陷。而且，再经过在能使绝缘膜产生粘性流动的温度以上的温度进行的第2次热处理，就能够在具有元件隔离槽的结构中，通过粘性流动缓和产生于元件隔离槽的上部弯角处附近的应力。由此能够抑制应力引起的绝缘膜的可靠性的降低。
本发明3中，在氧化速度较慢的低温下进行第1次热处理形成绝缘膜的一部分的情况，与在能使绝缘膜产生粘性流动的温度以上的氧化速度较快的高温下形成全部的绝缘膜相比，能够提高膜厚控制性。而且，在能使绝缘膜产生粘性流动的温度以下的温度进行第1次热处理后，再在能够使绝缘膜产生粘性流动的温度以上的温度进行第2次热处理，能够防止一次升温到能使绝缘膜产生粘性流动的温度以上的温度进行第2次热处理时产生的晶片周边部分的滑动位移。
在本发明3的半导体制造方法中，在形成绝缘膜之前最好还具备在半导体层的主表面形成元件隔离槽的工序。形成绝缘膜的工序包括在元件隔离槽的上部弯角处附近露出的半导体层的主表面上形成绝缘膜的工序。采用这种工艺，易于通过绝缘膜的粘性流动缓和在元件隔离槽的上部弯角处附近产生的应力。
在本发明3的半导体制造方法中，形成绝缘膜的工序还可以包括经第1次热处理形成厚度不到绝缘膜一半厚度的膜1后，再经第2次热处理形成厚度大于绝缘膜一半厚度的膜2的工序。采用这种工艺，能使在绝缘膜产生粘性流动的温度以上的温度下的第2次热处理的时间延长，能够增大粘性流动所起的缓和应力的效果。
在本发明3的半导体制造方法中，形成绝缘膜的工序还可以包括经第1次热处理形成厚度大于绝缘膜一半厚度的膜3后，再经第2次热处理形成厚度小于绝缘膜一半厚度的膜4的工序。采用这种工艺，能使在氧化速度较快的温度下的第2次热处理的时间缩短，能够提高绝缘膜的膜厚控制性。
在本发明3的半导体制造方法中，在形成绝缘膜之前最好还具备使半导体层表面露出的工序。通过在真空中进行使半导体层的表面露出的工序及形成绝缘膜的工序，可形成厚度在2.5nm以下的绝缘膜。采用这种工艺，在半导体层的表面露出后至形成绝缘膜前，能够防止在半导体层的表面层形成自然氧化膜，由此易于形成厚度在2.5nm以下的绝缘膜。
在本发明3的半导体制造方法中，最好还具有第1次热处理后，在非氧化性氛围气下从第1次热处理的能使绝缘膜产生粘性流动的温度以下的温度分阶段地升温至进行第2次热处理的能使绝缘膜产生粘性流动的温度以上的温度的工序。采用这种工艺，能够更加有效地防止一次升温到能使绝缘膜产生粘性流动的温度以上的温度进行第2次热处理时产生的晶片周边部分的滑动位移。
在本发明3的半导体制造方法中，第2次热处理中的氧化性气体的含有率最好比第1次热处理中的氧化性气体的含有率小。采用这种工艺，能够减缓容易加快氧化速度的高温下的第2次热处理的氧化速度，从而可以进一步提高绝缘膜的膜厚控制性。
在本发明3的半导体制造方法中，第1次热处理工序最好包括在含氧化性气体的氛围气中，在能使绝缘膜产生粘性流动的温度以下的温度范围内，边升温边通过第1次热处理进行氧化的工序。采用这种工艺，能够同时进行升温工序和通过第1次热处理进行的氧化工序，从而缩短氧化过程的时间。
在本发明3的半导体制造方法中，第2次热处理工序最好包括在含氧化性气体的氛围气中，在能使绝缘膜产生粘性流动的温度以上的温度范围内，边升温边通过第2次热处理进行氧化的工序。采用这种工艺，能够同时进行升温工序和通过第2次热处理进行的氧化工序，从而缩短氧化过程的时间。
在本发明3的半导体制造方法中，最好是第1次热处理工序包括在含氧化性气体的氛围气中，在能使绝缘膜产生粘性流动的温度以下的温度范围内，边升温边通过第1次热处理进行氧化的工序；第2次热处理工序包括在含氧化性气体的氛围气中，在能使绝缘膜产生粘性流动的温度以上的温度范围内，边升温边通过第2次热处理进行氧化的工序。采用这种工艺，能够同时进行升温工序和通过第1及第2次热处理进行的氧化工序，从而缩短氧化过程的时间。
附图说明
图1～图9是说明本发明实施方式1的含MOS型晶体管的半导体装置的制造过程的剖面图。
图10是表示实施方式1的MOS型晶体管的栅绝缘膜的形成条件的时序图。
图11是表示实施方式2的MOS型晶体管的栅绝缘膜的形成条件的时序图。
图12是表示实施方式3的MOS型晶体管的栅绝缘膜的形成条件的时序图。
图13是表示实施方式4的MOS型晶体管的栅绝缘膜的形成条件的时序图。
图14是表示实施方式4的变形例的MOS型晶体管的栅绝缘膜的形成条件的时序图。
图15～23是说明现有的含MOS型晶体管的半导体装置的制造过程的剖面图。
图24是表示现有的MOS型晶体管的栅绝缘膜的形成条件的时序图。
具体实施方式
以下，根据附图说明本发明的具体实施方式。
(实施方式1)
参照图1～图10，说明实施方式1的半导体装置的制造过程。
首先如图1所示，用热氧化法在硅基板1上形成厚约10nm的硅氧化膜2后，再用CVD法形成厚约150nm的氮化硅膜3。在硅氧化膜2及氮化硅膜3形成图案后，以已形成图案的硅氧化膜2及氮化硅膜3为掩蔽层，干法腐蚀厚约300nm厚的硅基板1的作为元件隔离区域的部分，形成元件隔离槽50。硅基板1是本发明的半导体层的一个实例。
接着如图2所示，在约1000℃～约1200℃的温度进行热处理，在元件隔离槽50的表面形成厚约20nm的硅氧化膜构成的圆形衬底氧化膜4。这种情况与现有技术一样，在元件隔离槽50的上部弯角处50a附近，由于氧化引起的体积膨胀和起耐氧化掩蔽层作用的氮化硅膜3的存在，会产生较强的应力。
接着如图3所示，用高密度等离子CVD法堆积厚约600nm的硅氧化膜5以填埋元件隔离槽50。然后用CMP法，以氮化硅膜为阻挡层，研磨·除去硅氧化膜5，形成图4所示的平滑状态。
接着，采用使用了磷酸的湿式腐蚀法除去氮化硅膜3后，再采用使用了稀氟酸的湿式腐蚀法除去硅氧化膜2，如图5所示，露出了硅基板1的活性区域(元件集成区域)。还有，用湿式腐蚀法除去硅氧化膜2时，在硅氧化膜5的上面及侧面也有一定程度的腐蚀，由此，在元件隔离槽50的内部形成元件隔离区域，并在该元件隔离区域50内部埋入了由硅氧化膜构成的元件分离绝缘膜。
接着，如图6所示，在含约10vol％氧气的约800℃的湿氧化氛围气中，在露出的元件集成区域的表面用热氧化法进行热处理，形成由硅氧化膜构成的保护性氧化膜6。从硅基板1的上方，通过保护性氧化膜6分别离子注入n型杂质和p型杂质，形成n型阱11和p型阱12。然后用稀氟酸除去保护性氧化膜6，如图7所示露出硅基板1的元件集成区域。
之后，在实施方式1中如图8所示，用热氧化法，在约1000℃的高温条件下，在硅基板1上露出的元件集成区域的表面，形成由硅氧化膜构成的栅绝缘膜7。具体的过程是，如图10所示，在作为非氧化性氛围气的氮氛围气下，进行升温和降温工序，同时以约1000℃的高温，在含约10vol％氧气、约10vol％氢气和约80vol％氮气的湿氧化氛围气中进行热处理，形成厚约7nm的由硅氧化膜构成的栅绝缘膜7。这样，在约1000℃的高温形成栅绝缘膜7，栅绝缘膜7就成为可粘性流动的粘弹性体，栅绝缘膜7是本发明所涉及的栅绝缘膜的一个实例。
最后，如图9所示，在硅氧化膜5上形成由多硅构成的栅电极8，并使之与栅绝缘膜7的上面接触，接着以栅电极8为掩蔽层，离子注入杂质，在n型阱11和p型阱12分别形成源区(无图示)及漏区(无图示)。为覆盖全部表面，形成由硅氧化膜或氮化硅膜构成的层间绝缘膜9后，在层间绝缘膜9所覆盖的区域形成接触孔9a，接着形成由铝合金构成的电极10，使其通过该接触孔9a，分别和源区、漏区及栅电极8在电气上连通，这样就制得了实施方式1的含MOS型晶体管的半导体装置。
在实施方式1中，如上所述在含氧化性气体(O2)的氛围气中，在能使栅绝缘膜产生粘性流动的温度以上的温度(约1000℃)进行热处理，形成栅绝缘膜7，使栅绝缘膜7成为粘弹性体，因此可以使栅绝缘膜7粘性流动(移动)，以释放在形成圆形衬底氧化膜4时产生在元件隔离槽50的上部弯角处50a附近区域的较强的应力，从而提高为覆盖上部弯角处50a而形成的栅绝缘膜7的可靠性，特别是能够抑制作为评价栅绝缘膜可靠性的标准的经时绝缘膜破坏(TDDB)特性的劣化。
(实施方式2)
实施方式2与上述实施方式1不同，参照图11说明在含氧化性气体的氛围气中以能使栅绝缘膜产生粘性流动的温度以下的温度进行第1次热处理后，再在含氧化性气体的氛围气中以能使栅绝缘膜产生粘性流动的温度以上的温度进行第2次热处理的例子，实施方式2的其他制造过程与实施方式1相同。
即在实施方式2中，采用与图1～图7所示的实施方式1相同的流程，形成图7所示的结构。接着，在实施方式2中，在图11所示的条件下，进行图8所示的实施方式1的栅绝缘膜7的形成工序，具体的过程是，如图11所示，首先在作为非氧化性氛围气的氮氛围气下升温至能使栅绝缘膜产生粘性流动的温度以下的温度(约750℃)，在约750℃的温度下，在含约50vol％氧气和约50vol％氢气的湿氧化氛围气中进行较低温度下的第1次热处理，形成厚约4nm的由硅氧化膜构成的栅绝缘膜的一部分。然后，在作为非氧化性氛围气的氮氛围气下升温至能使栅绝缘膜产生粘性流动的温度以上的温度(约1000℃)，在约1000℃的温度下，在含约10vol％氧气、约10vol％氢气和约80vol％氮气的湿氧化氛围气中进行高温下的第2次热处理，形成厚约3nm的由硅氧化膜构成的栅绝缘膜的剩余部分，由此在元件集成区域形成总厚度约7nm的由硅氧化膜构成的实施方式2的栅绝缘膜。该实施方式2的栅绝缘膜是本发明所涉及的栅绝缘膜及绝缘膜的一个实例。
接着，用与图9所示的实施方式1相同的流程，制得实施方式2的含MOS型晶体管的半导体装置。
这里，如果在约1000℃以上的温度形成栅绝缘膜，阱的杂质会从硅基板1上露出的表面向外部扩散，使阱(沟槽区域)的杂质浓度不均一。在实施方式2中，如上所述，通过在能使栅绝缘膜产生粘性流动的温度以下的温度(约750℃)进行第1次热处理后，再在能够使栅绝缘膜产生粘性流动的温度以上的温度(约1000℃)进行第2次热处理，在高温下的第2次热处理时，经低温下的第1次热处理已预先形成了栅绝缘膜的一部分，因此在高温下的第2次热处理时能够抑制阱(沟槽区域)的杂质从半导体基板上露出的表面向外部扩散，由此能够抑制阱(沟槽区域)的杂质向外扩散使杂质浓度不均一所产生的每个器件阈值电压分散的缺陷。
在实施方式2中，如上所述，通过在能使栅绝缘膜产生粘性流动的温度以下的温度(约750℃)进行第1次热处理后，再在能使栅绝缘膜产生粘性流动的温度以上的温度(约1000℃)进行第2次热处理，在高温下的第2次热处理时，经低温下的第1次热处理已预先形成了栅绝缘膜的一部分，因此在高温下的第2次热处理时能够抑制元件隔离槽50上部弯角处露出的表面呈凹凸状。即，如果在基板表面露出的状态下或形成了1nm以下的自然氧化膜的状态下，在氧气稀少的氛围气中升温到高温，则表面会呈凹凸状。在实施方式2中，由于在低温下的第1次热处理已预先形成了栅绝缘膜的一部分，所以能够抑制元件隔离槽50的上部弯角处露出的表面呈凹凸状。由此能够抑制上部弯角处表面的凹凸形状造成的在上部弯角处的表面形成的绝缘膜的可靠性差等缺陷。
在实施方式2中，如上所述，以氧化速度较慢的低温(约750℃)下的第1次热处理形成栅绝缘膜的一部分的情况，与利用氧化速度较快的高温(约1000℃)下的热处理一次形成全部栅绝缘膜的实施方式1相比，可以提高膜厚度的控制性。
在实施方式2中，如上所述，在能使栅绝缘膜产生粘性流动的温度以下的温度(约750℃)进行第1次热处理后，再在能使栅绝缘膜产生粘性流动的温度以上的温度(约1000℃)进行第2次热处理，能够防止一次就升温至能使栅绝缘膜产生粘性流动的温度以上的温度(约1000℃)进行热处理时容易产生的在晶片周边部的滑动位移。
在实施方式2中，如上所述，在含氧化性气体的氛围气中以能够使栅绝缘膜产生粘性流动的温度以上的温度(约1000℃)进行第2次热处理，因此和实施方式1一样，栅绝缘膜为粘弹性体，这样就可以使栅绝缘膜粘性流动(移动)，以释放在形成圆形衬底氧化膜4时产生在元件隔离槽的上部弯角处的较强的应力，从而能够提高为覆盖上部弯角处所形成的栅绝缘膜的TDDB特性等可靠性。
在实施方式2中，如上所述，经第1次热处理形成厚度大于栅绝缘膜总厚度(约7nm)的一半约4nm的硅氧化膜后，再经第2次热处理形成厚度小于栅绝缘膜总厚度(约7nm)的一半约3nm的硅氧化膜。这样可使在氧化速度较快的温度下的第2次热处理的时间缩短，提高栅绝缘膜的膜厚控制性。还有，由于能够缩短高温下的第2次热处理的时间，所以能够进一步抑制杂质的向外扩散。
在实施方式2中，如上所述，由于在第2次热处理中的氧化性气体(O2)的含有率(10vol％)比在第1次热处理中的氧化性气体(O2)的含有率(50vol％)小，所以能够减缓容易加快氧化速度的高温下的第2次热处理的氧化速度，从而可以进一步提高栅绝缘膜的膜厚控制性。
(实施方式3)
参照图12，说明在含氧化性气体的氛围气中以能使栅绝缘膜产生粘性流动的温度以下的温度进行第1次热处理后，分阶段地升温，然后在含氧化性气体的氛围气中以能使栅绝缘膜产生粘性流动的温度以上的温度进行第2次热处理的例子，实施方式3的其他制造过程与实施方式1相同。
即，在实施方式3中，采用与图1～图7所示的实施方式1相同的流程，形成图7所示的结构。然后，在实施方式3，在图12所示的条件下，进行图8所示的实施方式1的栅绝缘膜7的形成工序，具体的过程是，如图12所示，首先在氮氛围气下升温至能使栅绝缘膜产生粘性流动的温度以下的温度(约750℃)。
然后，在约750℃的温度下，在含约50vol％氧气和约50vol％氢气的湿氧化氛围气中进行较低温度下的第1次热处理，形成厚约4nm的由硅氧化膜构成的栅绝缘膜的一部分，然后在作为非氧化性氛围气的氮氛围气下分3个阶段升温至能使栅绝缘膜产生粘性流动的温度以上的温度(约1000℃)。在约1000℃的温度下，在含约10vol％氧气、约10vol％氢气和约80vol％氮气的湿氧化氛围气中进行高温下的第2次热处理，形成厚约3nm的由硅氧化膜构成的栅绝缘膜的剩余部分，由此在元件集成区域形成总厚度约7nm的由硅氧化膜构成的实施方式3的栅绝缘膜。该实施方式3的栅绝缘膜是本发明所涉及的栅绝缘膜及绝缘膜的一个实例。
在实施方式3中，如上所述，由于在作为非氧化性氛围气的氮氛围气下从第1次热处理的能使栅绝缘膜产生粘性流动的温度以下的温度(约750℃)分阶段地升温至进行第2次热处理的能够使栅绝缘膜产生粘性流动的温度以上的温度(约1000℃)，所以可以更加有效地防止一次就升温至能够使栅绝缘膜产生粘性流动的温度以上的温度(约1000℃)进行热处理时所容易产生的在晶片周边部的滑动位移。
实施方式3的其他的效果与上述实施方式2相同。
(实施方式4)
在实施方式4中，参照图13说明在含氧化性气体的氛围气中边升温边以能使栅绝缘膜产生粘性流动的温度以下的温度进行第1次热处理后，再在含氧化性气体的氛围气中以能够使栅绝缘膜产生粘性流动的温度以上的温度进行第2次热处理的例子，实施方式4的其他制造过程与实施方式1相同。
即在实施方式4中，采用与图1～图7所示的实施方式1相同的流程，形成图7所示的结构，在实施方式4，在图13所示的条件下，进行图8所示的实施方式1的栅绝缘膜7的形成工序。具体的过程是，如图13所示，首先在氮氛围气下升温至能够使栅绝缘膜产生粘性流动的温度以下的温度(约600℃)。
然后，在实施方式4中，一边将温度从600℃升至800℃，一边在含约50vol％氧气和约50vol％氢气的湿氧化氛围气中进行较低温度下的第1次热处理，形成厚约4nm的由硅氧化膜构成的栅绝缘膜的一部分。然后，在作为非氧化性氛围气的氮氛围气下升温至能使栅绝缘膜产生粘性流动的温度以上的温度(约1000℃)。接着，在约1000℃的温度下，在含约10vol％氧气、约10vol％氢气和约80vol％氮气的湿氧化氛围气中进行高温下的第2次热处理，形成厚约3nm的由硅氧化膜构成的栅绝缘膜的剩余部分，由此在元件集成区域形成总厚度约7nm的由硅氧化膜构成的实施方式4的栅绝缘膜。该实施方式4的栅绝缘膜是本发明所涉及的栅绝缘膜及绝缘膜的一个实例。
接着，采用与图9所示的实施方式1相同的流程，制得实施方式4的含MOS型晶体管的半导体装置。
在实施方式4中，如上所述，由于在能使栅绝缘膜产生粘性流动的温度以下的温度范围内，一边将温度从600℃升至800℃，一边进行第1次热处理的氧化过程，所以能够同时进行升温工序和第1次热处理的氧化工序，这样与上述实施方式2、实施方式3相比，可以缩短氧化过程的时间。
实施方式4的其他的效果与上述实施方式2相同。
此外，本文揭示的实施方式可以认为在所有点上都是示例，而不是一种限制。本发明的范围不是上述实施方式中所作的说明，而是包含权利要求书所示的、特别是和权利要求书相同意义及范围内的所有变化。
例如，在上述实施方式中说明了制造含带栅绝缘膜的MOS型晶体管的半导体装置的情况，但本发明并不限于此，也适用于制造含带栅绝缘膜的其他半导体元件的半导体装置。
还有，在上述实施方式中说明了利用STI法在元件隔离区域所包围的元件集成区域形成MOS晶体管的情况，但本发明并不限于此，也适用于利用其他方法在元件隔离区域所包围的元件集成区域形成MOS晶体管的情况，或者也可以用于不进行元件隔离的半导体装置。
还有，在上述实施方式1～4中说明了通过湿式腐蚀露出元件集成区域后，在该元件集成区域形成厚约7nm的栅绝缘膜的情况，但本发明并不限于此，还可以适用于形成厚约2.5nm以下的膜厚度较小的栅绝缘膜。形成厚约2.5nm以下的膜厚度较小的栅绝缘膜时，最好在真空状态下连续进行元件集成区域的露出工序及栅绝缘膜的形成工序，这样通过在真空状态下连续进行元件集成区域的露出工序及栅绝缘膜的形成工序，可以防止在硅基板上元件集成区域的表面露出后至栅绝缘膜形成前，在硅基板表面形成自然氧化膜。例如，可以在真空状态下完成元件集成区域的露出工序后，连续进行约750℃的第1次热处理形成厚约1.2nm的硅氧化膜，然后进行约1000℃的第2次热处理形成厚约0.8nm的硅氧化膜，由此形成总厚约2.0nm的膜厚度较小的栅绝缘膜。
在上述实施方式中，氧化性气体采用含H2、O2和N2的氧化性气体，但本发明并不限于此，可以采用其他的氧化性气体，例如，可采用含氧气(O2)、一氧化氮(NO)、一氧化二氮(N2O)、过氧化氢(H2O2)、臭氧(O3)、二氧化硫(SO2)、氯气(Cl2)、氟(F2)及它们的化合物中的至少一种的气体。再有，本发明中的氧化不仅仅指由氧引起的氧化，还泛指从元素及离子夺取电子的这种广义的氧化。
在上述实施方式1中的热处理或者实施方式2～4中的第2次热处理是在约1000℃温度进行热处理形成栅绝缘膜或栅绝缘膜的一部分，但本发明不限于此，只要是能使栅绝缘膜产生粘性流动的温度以上的热处理温度即可。
还有，上述实施方式2、实施方式3、实施方式4中的第1次热处理是在约750℃或约600℃～约800℃进行热处理形成栅绝缘膜或栅绝缘膜的一部分，但本发明不限于此，只要是在氧化膜形成时不发生栅绝缘膜的粘性流动的热处理温度即可。
还有，在上述实施方式2、实施方式3、实施方式4中经过约750℃或约600℃～约800℃的第1次热处理，形成厚度大于栅绝缘膜总厚度(约7nm)的一半约4nm的膜的一部分后，在约1000℃的第2次热处理形成厚度小于栅绝缘膜总厚度(约7nm)的一半的约3nm的栅绝缘膜的膜的另一部分，但本发明并不限于此，可以在低温下的第1次热处理形成小于栅绝缘膜厚度的一半的膜的一部分后，再在高温下的第2次热处理形成大于栅绝缘膜厚度的一半的膜的另一部分。例如，可以在低温下的第1次热处理形成约3nm的膜厚，再在高温下的第2次热处理形成约4nm的膜厚，由此，形成总厚度为约7nm的栅绝缘膜。这样，能使在栅绝缘膜产生粘性流动的温度以上的温度的第2次热处理的时间延长，能够增大粘性流动所起的减缓应力的效果。
还有，在上述实施方式4中，介绍了在能使栅绝缘膜产生粘性流动的温度以下的温度范围内，一边将温度从600℃升至800℃，一边进行第1次热处理的示例。但本发明并不限于此，如图14所示的实施方式4的变形例，不仅是第1次热处理，在能够使栅绝缘膜产生粘性流动的温度以上的温度进行的第2次热处理也可以边升温边进行。
其具体的过程是，如图14所示，一边将温度从600℃升至800℃，一边在含约50vol％氧气和约50vol％氢气的湿氧化氛围气中进行较低温度下的第1次热处理，形成厚约4nm的由硅氧化膜构成的栅绝缘膜的一部分。然后，在作为非氧化性氛围气的氮氛围气下升温至能够使栅绝缘膜产生粘性流动的温度以上的温度(约1000℃)。一边将温度从1000℃升至约1100℃，一边在含约10vol％氧气、约10vol％氢气和约80vol％氮气的湿氧化氛围气中进行高温下的第2次热处理，形成厚约3nm的由硅氧化膜构成的栅绝缘膜的剩余部分，由此在元件集成区域形成总厚度约7nm的由硅氧化膜构成的栅绝缘膜。这样，由于可以边升温边进行第1次热处理及第2次热处理，因此与实施方式4相比，可以进一步缩短氧化过程的时间。
还有，在上述实施方式2～4中，揭示了本发明的分第1次热处理及第2次热处理二个阶段的热处理方式形成绝缘膜的方法应用于形成栅绝缘膜的工序的示例。但本发明并不限于此，也可以适用于其他绝缘膜形成工序，例如，形成保护性氧化膜的工序及形成圆形衬底氧化膜的工序等。
还有，在上述实施方式1～4中，说明了在硅基板(半导体层)的主表面形成栅绝缘膜(绝缘膜)的情况，但本发明并不限于此，也可以在形成于基板上的硅层(半导体层)的主表面上形成栅绝缘膜(绝缘膜)。这时硅层相当于本发明的半导体层，即本发明的半导体层是一个广义的概念，它包括半导体基板及在基板上形成的半导体层。

Claims (25)

1.半导体装置的制造方法，所述方法具有利用热处理在半导体层的主表面上形成栅绝缘膜的工序，其特征在于，形成上述栅绝缘膜的工序包括在含氧化性气体的氛围气中，以能使上述栅绝缘膜产生粘性流动的温度以上的温度进行热处理，在上述半导体层的主表面上形成上述栅绝缘膜的工序。
2.如权利要求1所述的半导体装置的制造方法，其特征还在于，形成上述栅绝缘膜的工序包括第1次热处理工序和第2次热处理工序，第1次热处理工序是在含氧化性气体的氛围气中，以能使上述栅绝缘膜产生粘性流动的温度以下的温度对上述半导体层的主表面进行热处理，第2次热处理工序是在上述第1次热处理后，在含氧化性气体的氛围气中，以能使上述栅绝缘膜产生粘性流动的温度以上的温度进行热处理。
3.如权利要求1所述的半导体装置的制造方法，其特征还在于，形成上述栅绝缘膜之前还具备在上述半导体层的主表面形成元件隔离槽的工序、氧化上述元件隔离槽的表面形成氧化膜的工序、以及形成绝缘物填埋已形成上述氧化膜的元件隔离槽的工序；形成上述栅绝缘膜的工序包括在上述元件隔离槽的上部弯角处附近露出的上述半导体层的主表面上形成上述栅绝缘膜的工序。
4.如权利要求1所述的半导体装置的制造方法，其特征还在于，能使上述栅绝缘膜产生粘性流动的温度以上的温度约为1000℃以上。
5.半导体装置的制造方法，所述方法是具有利用热处理在半导体层的主表面上形成栅绝缘膜的工序的方法，其特征在于，形成上述栅绝缘膜的工序包括第1次热处理工序和第2次热处理工序，第1次热处理工序是在含氧化性气体的氛围气中，以能使上述栅绝缘膜产生粘性流动的温度以下的温度对上述半导体层的主表面进行热处理，第2次热处理工序是在上述第1次热处理后，在含氧化性气体的氛围气中，以能使上述栅绝缘膜产生粘性流动的温度以上的温度进行热处理。
6.如权利要求5所述的半导体装置的制造方法，其特征还在于，形成上述栅绝缘膜的工序包括经上述第1次热处理形成厚度小于上述栅绝缘膜厚度的一半的膜1后，再经上述第2次热处理形成厚度大于上述栅绝缘膜厚度的一半的膜2。
7.如权利要求5所述的半导体装置的制造方法，其特征还在于，形成上述栅绝缘膜的工序包括经上述第1次热处理形成厚度大于上述栅绝缘膜厚度的一半的膜3后，再经上述第2次热处理形成厚度小于上述栅绝缘膜厚度的一半的膜4。
8.如权利要求5所述的半导体装置的制造方法，其特征还在于，形成上述栅绝缘膜之前还具备使上述半导体层的表面露出的工序，通过在真空状态下进行使上述半导体层的表面露出的工序及形成上述栅绝缘膜的工序，形成厚约2.5nm以下的上述栅绝缘膜。
9.如权利要求5所述的半导体装置的制造方法，其特征还在于，形成上述栅绝缘膜之前还具备在上述半导体层的主表面形成元件隔离槽的工序、氧化上述元件隔离槽的表面形成氧化膜的工序、以及形成绝缘物填埋已形成上述氧化膜的元件隔离槽的工序；形成上述栅绝缘膜的工序包括在上述元件隔离槽的上部弯角处附近露出的上述半导体层的主表面上形成上述栅绝缘膜的工序。
10.如权利要求5所述的半导体装置的制造方法，其特征还在于，还具备在上述第1次热处理后，在非氧化性氛围气下从上述第1次热处理的能使上述栅绝缘膜产生粘性流动的温度以下的温度分阶段地升温至进行上述第2次热处理的能使上述栅绝缘膜产生粘性流动的温度以上的温度的工序。
11.如权利要求5所述的半导体装置的制造方法，其特征还在于，上述第2次热处理中的上述氧化性气体的含有率比上述第1次热处理中的上述氧化性气体的含有率小。
12.如权利要求5所述的半导体装置的制造方法，其特征还在于，上述第1次热处理工序包括在含上述氧化性气体的氛围气中，在能使上述栅绝缘膜产生粘性流动的温度以下的温度范围内，边升温边通过上述第1次热处理进行氧化的工序。
13.如权利要求5所述的半导体装置的制造方法，其特征还在于，上述第2次热处理工序包括在含上述氧化性气体的氛围气中，在能使上述栅绝缘膜产生粘性流动的温度以上的温度范围内，边升温边通过上述第2次热处理进行氧化的工序。
14.如权利要求5所述的半导体装置的制造方法，其特征还在于，上述第1次热处理工序包括在含上述氧化性气体的氛围气中，在能使上述栅绝缘膜产生粘性流动的温度以下的温度范围内，边升温边通过上述第1次热处理进行氧化的工序；上述第2次热处理工序包括在含上述氧化性气体的氛围气中，在能使上述栅绝缘膜产生粘性流动的温度以上的温度范围内，边升温边通过上述第2次热处理进行氧化的工序。
15.如权利要求5所述的半导体装置的制造方法，其特征还在于，能够使上述栅绝缘膜产生粘性流动的温度以上的温度约为1000℃以上。
16.半导体装置的制造方法，所述方法是具有利用热处理在半导体层的主表面上形成绝缘膜的工序，其特征在于，形成上述绝缘膜的工序包括第1次热处理工序和第2次热处理工序，第1次热处理工序是在含氧化性气体的氛围气中，以能使上述绝缘膜产生粘性流动的温度以下的温度对上述半导体层的主表面进行热处理；第2次热处理工序是在上述第1次热处理后，在含氧化性气体的氛围气中，以能使上述绝缘膜产生粘性流动的温度以上的温度进行热处理。
17.如权利要求16所述的半导体装置的制造方法，其特征还在于，形成上述绝缘膜之前还具备在上述半导体层的主表面形成元件隔离槽的工序，形成上述绝缘膜的工序包括在上述元件隔离槽的上部弯角处附近露出的上述半导体层的主表面上形成上述绝缘膜的工序。
18.如权利要求16所述的半导体装置的制造方法，其特征还在于，形成上述绝缘膜的工序包括经上述第1次热处理形成厚度小于上述绝缘膜厚度的一半的膜1后，再经上述第2次热处理形成厚度大于上述绝缘膜厚度的一半的膜2。
19.如权利要求16所述的半导体装置的制造方法，其特征还在于，形成上述绝缘膜的工序包括经上述第1次热处理形成厚度大于上述绝缘膜厚度的一半的膜3后，再经上述第2次热处理形成厚度小于上述绝缘膜厚度的一半的膜4。
20.如权利要求16所述的半导体装置的制造方法，其特征还在于，形成上述绝缘膜之前还具备使上述半导体层的表面露出的工序，通过在真空状态下进行使上述半导体层的表面露出的工序及形成上述绝缘膜的工序，形成厚约2.5nm以下的上述绝缘膜。
21.如权利要求16所述的半导体装置的制造方法，其特征还在于，具备在上述第1次热处理后，在非氧化性氛围气下从上述第1次热处理的能使上述绝缘膜产生粘性流动的温度以下的温度分阶段地升温至进行上述第2次热处理的能使上述绝缘膜产生粘性流动的温度以上的温度的工序。
22.如权利要求16所述的半导体装置的制造方法，其特征还在于，上述第2次热处理中的上述氧化性气体的含有率比上述第1次热处理中的上述氧化性气体的含有率小。
23.如权利要求16所述的半导体装置的制造方法，其特征还在于，上述第1次热处理工序包括在含上述氧化性气体的氛围气中，在能使上述绝缘膜产生粘性流动的温度以下的温度范围内，边升温边通过上述第1次热处理进行氧化的工序。
24.如权利要求16所述的半导体装置的制造方法，其特征还在于，上述第2次热处理工序包括在含上述氧化性气体的氛围气中，在能使上述绝缘膜产生粘性流动的温度以上的温度范围内，边升温边通过上述第2次热处理进行氧化的工序。
25.如权利要求16所述的半导体装置的制造方法，其特征还在于，上述第1次热处理工序包括在含上述氧化性气体的氛围气中，在能使上述绝缘膜产生粘性流动的温度以下的温度范围内，边升温边通过上述第1次热处理进行氧化的工序；上述第2次热处理工序包括在含上述氧化性气体的氛围气中，在能使上述绝缘膜产生粘性流动的温度以上的温度范围内，边升温边通过上述第2次热处理进行氧化的工序。
CNB031412807A 2002-06-03 2003-06-03 半导体装置的制造方法 Expired - Fee Related CN1329964C (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2002161105 2002-06-03
JP2002161105 2002-06-03
JP2002284007A JP3644682B2 (ja) 2002-06-03 2002-09-27 半導体装置の製造方法
JP2002284007 2002-09-27
JP2002295513A JP3744889B2 (ja) 2002-06-03 2002-10-09 半導体装置の製造方法
JP2002295513 2002-10-09

Publications (2)

Publication Number Publication Date
CN1469441A true CN1469441A (zh) 2004-01-21
CN1329964C CN1329964C (zh) 2007-08-01

Family

ID=30003569

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031412807A Expired - Fee Related CN1329964C (zh) 2002-06-03 2003-06-03 半导体装置的制造方法

Country Status (2)

Country Link
US (1) US6890831B2 (zh)
CN (1) CN1329964C (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7859055B2 (en) 2005-09-16 2010-12-28 Sharp Kabushiki Kaisha Thin film transistor

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9175568B2 (en) 2010-06-22 2015-11-03 Honeywell International Inc. Methods for manufacturing turbine components
JP5479304B2 (ja) 2010-11-10 2014-04-23 信越半導体株式会社 シリコン単結晶ウェーハの熱酸化膜形成方法
US9085980B2 (en) 2011-03-04 2015-07-21 Honeywell International Inc. Methods for repairing turbine components
US9266170B2 (en) 2012-01-27 2016-02-23 Honeywell International Inc. Multi-material turbine components
CN111627810B (zh) * 2020-06-05 2022-10-11 合肥晶合集成电路股份有限公司 一种半导体结构及其制造方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3206376A1 (de) * 1982-02-22 1983-09-01 Siemens AG, 1000 Berlin und 8000 München Verfahren zur herstellung von siliziumoxidschichten
US5057463A (en) * 1990-02-28 1991-10-15 Sgs-Thomson Microelectronics, Inc. Thin oxide structure and method
JPH07147257A (ja) 1993-09-30 1995-06-06 Tokyo Electron Ltd 熱処理方法及び装置
JPH08191067A (ja) 1995-01-10 1996-07-23 Toshiba Corp 半導体装置およびその製造方法
US5891809A (en) * 1995-09-29 1999-04-06 Intel Corporation Manufacturable dielectric formed using multiple oxidation and anneal steps
JPH1017600A (ja) * 1996-06-28 1998-01-20 Suntory Ltd 血小板活性化因子アセチルヒドロラーゼおよびその遺伝子
JP3981426B2 (ja) * 1996-07-12 2007-09-26 シャープ株式会社 ゲート絶縁膜形成方法
US6020247A (en) * 1996-08-05 2000-02-01 Texas Instruments Incorporated Method for thin film deposition on single-crystal semiconductor substrates
JPH10125807A (ja) 1996-10-16 1998-05-15 Toshiba Corp ゲート酸化膜の形成方法及び半導体記憶装置の製造方法
KR100224780B1 (ko) * 1996-12-31 1999-10-15 김영환 반도체 소자의 필드산화막 제조방법
US5851892A (en) * 1997-05-07 1998-12-22 Cypress Semiconductor Corp. Fabrication sequence employing an oxide formed with minimized inducted charge and/or maximized breakdown voltage
JPH10326777A (ja) 1997-05-26 1998-12-08 Hitachi Ltd 半導体集積回路装置の製造方法および製造装置
JP3972486B2 (ja) 1998-09-18 2007-09-05 株式会社デンソー 半導体装置の製造方法
JP2000150870A (ja) 1998-11-10 2000-05-30 Sony Corp 半導体装置およびその製造方法
US6541394B1 (en) 1999-01-12 2003-04-01 Agere Systems Guardian Corp. Method of making a graded grown, high quality oxide layer for a semiconductor device
JP3233280B2 (ja) 1999-01-28 2001-11-26 日本電気株式会社 半導体装置の製造方法
JP2000269496A (ja) 1999-03-18 2000-09-29 Toshiba Corp 半導体装置の製造方法
JP2000290163A (ja) 1999-04-07 2000-10-17 Masako Motomura 保湿クリーム
JP3566880B2 (ja) * 1999-04-28 2004-09-15 シャープ株式会社 素子分離領域の形成方法
US6551946B1 (en) * 1999-06-24 2003-04-22 Agere Systems Inc. Two-step oxidation process for oxidizing a silicon substrate wherein the first step is carried out at a temperature below the viscoelastic temperature of silicon dioxide and the second step is carried out at a temperature above the viscoelastic temperature
US6492712B1 (en) 1999-06-24 2002-12-10 Agere Systems Guardian Corp. High quality oxide for use in integrated circuits
US6670242B1 (en) * 1999-06-24 2003-12-30 Agere Systems Inc. Method for making an integrated circuit device including a graded, grown, high quality gate oxide layer and a nitride layer
GB2355852B (en) * 1999-06-24 2002-07-10 Lucent Technologies Inc High quality oxide for use in integrated circuits
US6548422B1 (en) 2001-09-27 2003-04-15 Agere Systems, Inc. Method and structure for oxide/silicon nitride interface substructure improvements
JP3644682B2 (ja) 2002-06-03 2005-05-11 三洋電機株式会社 半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7859055B2 (en) 2005-09-16 2010-12-28 Sharp Kabushiki Kaisha Thin film transistor
CN101263604B (zh) * 2005-09-16 2012-05-30 夏普株式会社 薄膜晶体管

Also Published As

Publication number Publication date
US6890831B2 (en) 2005-05-10
US20040009635A1 (en) 2004-01-15
CN1329964C (zh) 2007-08-01

Similar Documents

Publication Publication Date Title
CN1293637C (zh) 具有应变沟道的互补式金属氧化物半导体及其制作方法
CN1208823C (zh) 浅沟隔离半导体及其制造
CN1271682C (zh) 具有不同厚度栅极绝缘膜的半导体器件的制造方法
KR100623584B1 (ko) 듀얼-게이트 구조 및 듀얼-게이트 구조를 갖는 집적 회로제조 방법
CN1301549C (zh) 半导体集成电路器件的制造方法
CN1641854A (zh) 制造半导体器件的方法
CN1866524A (zh) 半导体器件及其制造方法
CN1716607A (zh) 半导体器件及其制造方法
CN1505114A (zh) 半导体器件的制造方法
CN1467824A (zh) 半导体器件及其制造方法
CN1702866A (zh) 半导体器件
CN100352036C (zh) 半导体器件及其制造方法
CN101076894A (zh) 绝缘膜半导体装置及方法
JP2003017555A (ja) 半導体集積回路装置およびその製造方法
US20090227100A1 (en) Method for fabricating semiconductor device
CN1620727A (zh) 半导体集成电路器件及其制造方法
CN1519901A (zh) 具有由氨气中侧氮化处理的多金属栅结构的栅电极的半导体器件
JP4791723B2 (ja) 半導体装置及びその製造方法
CN1469441A (zh) 半导体装置的制造方法
JP2008205127A (ja) 半導体装置の製造方法
CN1301556C (zh) Cmos组件及其制造方法
CN1925139A (zh) 半导体器件的制造方法
JP2007019191A (ja) 半導体装置とその製造方法
CN1841704A (zh) 半导体器件及其制造方法
JP3644682B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070801

Termination date: 20200603