CN105262474B - 电平位移驱动电路 - Google Patents

电平位移驱动电路 Download PDF

Info

Publication number
CN105262474B
CN105262474B CN201510394082.7A CN201510394082A CN105262474B CN 105262474 B CN105262474 B CN 105262474B CN 201510394082 A CN201510394082 A CN 201510394082A CN 105262474 B CN105262474 B CN 105262474B
Authority
CN
China
Prior art keywords
type transistor
coupled
voltage
control terminal
driving circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510394082.7A
Other languages
English (en)
Other versions
CN105262474A (zh
Inventor
黄柏豪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
eMemory Technology Inc
Original Assignee
eMemory Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by eMemory Technology Inc filed Critical eMemory Technology Inc
Publication of CN105262474A publication Critical patent/CN105262474A/zh
Application granted granted Critical
Publication of CN105262474B publication Critical patent/CN105262474B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/04—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using capacitive elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/08—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/146—Write once memory, i.e. allowing changing of memory content by writing additional bits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/76—Masking faults in memories by using spares or by reconfiguring using address translation or modifications
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H01L29/93—Variable capacitance diodes, e.g. varactors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • H03K3/356182—Bistable circuits using complementary field-effect transistors with additional means for controlling the main nodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H10B20/20—Programmable ROM [PROM] devices comprising field-effect components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H10B20/20—Programmable ROM [PROM] devices comprising field-effect components
    • H10B20/25—One-time programmable ROM [OTPROM] devices, e.g. using electrically-fusible links
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5252—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)
  • Non-Volatile Memory (AREA)
  • Logic Circuits (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

本发明公开了一种电平位移驱动电路。电平位移驱动电路包括电平位移电路及驱动电路。驱动电路包括串联的第一P型晶体管、第二P型晶体管、第一N型晶体管及第二N型晶体管。当电平位移电路的输入信号处于工作电压时，电平位移电路会截止第二N型晶体管，而第一N型晶体管的控制端接收工作电压可以避免第二N型晶体管产生栅极引致漏极漏电流。当输入信号处于系统基准电压时，电平位移电路会截止第一P型晶体管，而第二P型晶体管的控制端接收工作电压可以避免第一P型晶体管产生栅极引致漏极漏电流。

Description

电平位移驱动电路
技术领域
本发明涉及一种电平位移驱动电路，特别是一种能够降低栅极引致漏极漏电流(gate-induced drain leakage current，GIDL current)的电平位移驱动电路。
背景技术
当利用电平位移驱动电路来控制高电压输出时，输出晶体管的栅极与漏极间的巨大电压差可能会导致输出晶体管产生栅极引致漏极漏电流(gate-induced drain leakagecurrent，GIDL current)。漏电流不仅会造成较大的能量损耗，且为使高电压供给电路能够提供较大的驱动电流，也将使所需的电路面积增加。
为解决栅极引致漏极漏电流的问题，美国专利案号US.7,646,653揭露了如图1所示的驱动电路100以降低栅极引致漏极漏电流。驱动电路100包括了PXID驱动电路(PXIDdriver circuit)110，MWL信号产生电路(MWL signal generating circuit)120，和输出驱动电路130。图2为驱动电路100的操作时序图。
当驱动电路100操作在待机模式(standby mode)M1时，PXID驱动电路110所输出的信号PXID将处于工作电压VDD，而MWL信号产生电路120则将输出处于驱动电压VPP的信号MWL，且驱动电压VPP会大于工作电压VDD。由于N型晶体管N1A被导通且P型晶体管P1A被截止，因此驱动电路100的驱动输出端OUT的电压会被下拉的系统基准电压VSS。即，通过PXID驱动电路110，即可降低P型晶体管P1A的端电压差，也因此能够在驱动电路100处于待机模式M1时，减少栅极引致漏极漏电流。
然而当驱动电路100被启动时，若驱动电路100的地址位被选取，则PXID驱动电路110所输出的信号PXID将处于驱动电压VPP，而MWL信号产生电路120将输出处于系统基准电压VSS的信号MWL。因此，驱动电路100的驱动输出端OUT的电压会被P型晶体管P1A上拉至驱动电压VPP。然而由于N型晶体管N1A的栅极处于系统基准电压VSS且N型晶体管N1A的漏极会处于驱动电压VPP，因此N型晶体管N1A的栅极与漏极间的巨大电压差将可能导致显著的栅极引致漏极漏电流。
也就是说，美国专利案号US.7,646,653所教导的驱动电路100仅能够在驱动电路100处于待机模式M1时降低栅极引致漏极漏电流，而无法在驱动电路100处于启动模式M2时降低栅极引致漏极漏电流。因此，如何能够在两种模式下都能够减少栅极引致漏极漏电流即成为亟需解决的问题。
发明内容
为能够减少驱动电路在启动模式及待机模式时所产生的栅极引致漏极漏电流，本发明的一实施例提供一种电平位移驱动电路。电平位移驱动电路包括电平位移电路及驱动电路。电平位移电路包括第一系统电压端、第二系统电压端、第一输入端、第二输入端及第一输出端。第一系统电压端用以接收驱动电压。第二系统电压端用以接收系统基准电压。第一输入端用以接收第一输入信号。第二输入端用以接收第二输入信号，其中第二输入信号与第一输入信号互为反向。第一驱动电路包括第一P型晶体管、第二P型晶体管、第一N型晶体管及第二N型晶体管。第一P型晶体管具有第一端、第二端及控制端，第一P型晶体管的第一端耦接于第一系统电压端，及第一P型晶体管的控制端耦接于第一输出端。第二P型晶体管具有第一端、第二端及控制端，第二P型晶体管的第一端耦接于第一P型晶体管的第二端。第一N型晶体管具有第一端、第二端及控制端，第一N型晶体管的第一端耦接于第二P型晶体管的第二端，及第一N型晶体管的控制端用以接收工作电压。第二N型晶体管具有第一端、第二端及控制端，第二N型晶体管的第一端耦接于第一N型晶体管的第二端，第二N型晶体管的第二端耦接于第二系统电压端，及第二N型晶体管的控制端耦接于第一输出端。
当第一输入信号处于工作电压时，第一输出端的电压是处于系统基准电压，而当第一输入信号处于系统基准电压时，第一输出端的电压是处于驱动电压。
附图说明
图1为现有技术的驱动电路的示意图。
图2为图1的驱动电路的操作时序图。
图3为本发明一实施例的电平位移驱动电路的示意图。
图4为图3的电平位移驱动电路的操作时序图。
图5为本发明另一实施例的电平位移驱动电路的示意图。
图6为本发明另一实施例的电平位移驱动电路的示意图。
图7为本发明另一实施例的电平位移驱动电路的示意图。
图8为图7的电平位移驱动电路的操作时序图。
其中，附图标记说明如下：
100 驱动电路
110 PXID驱动电路
120 MWL信号产生电路
130 输出驱动电路
M1 待机模式
M2 启动模式
VPP 驱动电压
VSS 系统基准电压
VDD 工作电压
PXID、MWL 信号
ZOUT、OUT 驱动输出端
200、400、500、600 电平位移驱动电路
210、410 电平位移电路
220、430、530、620 驱动电路
SI1 第一系统电压端
SI2 第二系统电压端
IN 第一输入端
ZIN 第二输入端
SIN 第一输入信号
SZIN 第二输入信号
O1 第一输出端
O2 第二输出端
GP2A、GP2B、GN2A、GN2B、GP6A、 晶体管的控制端
GP6B、GP6C、GN6A、GN6B、GN6C
DP2A、DP2B、DP6A、DP6B、DP6C 晶体管的第二端
DN2A、DN2B、GN6A、DN6B、DN6C 晶体管的第一端
P1A、P2A、P2B、P2C、P2D、 P型晶体管
P4E、P5E、P5F、P6A、P6B、P6C
N1A、N2A、N2B、N2C、N2D、 N型晶体管
N4E、N5E、N5F、N6A、N6B、N6C
VthP2B、VthN2A、VthP6C、VthP6B、VthN6C、 阈值电压
VthN6A
VP6C 控制端电压
T1 第一时段
T2 第二时段
具体实施方式
图3为本发明一实施例的电平位移驱动电路200的示意图。电平位移驱动电路200包括电平位移电路210及驱动电路220。
电平位移电路210包括第一系统电压端SI1、第二系统电压端SI2、第一输入端IN、第二输入端ZIN及第一输出端O1。第一系统电压端SI1可接收驱动电压VPP。在本发明的部分实施例中，电平位移驱动电路200可还包括升压电路以产生驱动电压VPP。而在本发明的其他实施例中，驱动电压VPP也可由外部电路产生。第二系统电压端SI2可接收系统基准电压VSS。在本发明的部分实施例中，系统基准电压VSS可低于驱动电压VPP，且可为包括电平位移驱动电路200的系统的系统基准电压。第一输入端IN可接收第一输入信号SIN。第二输入端ZIN可接收第二输入信号SZIN。在本发明的部分实施例中，第二输入信号SZIN会与第一输入信号SIN反向。
在本发明的部分实施例中，驱动电路220包括P型晶体管P2A、P型晶体管P2B、N型晶体管N2A及N型晶体管N2B。P型晶体管P2A具有第一端、第二端Dp2A及控制端Gp2A，P型晶体管P2A的第一端耦接于第一系统电压端SI1，而P型晶体管P2A的控制端耦接于第一输出端O1。P型晶体管P2B具有第一端、第二端Dp2B及控制端Gp2B，P型晶体管P2B的第一端耦接于P型晶体管P2A的第二端Dp2A。N型晶体管N2A具有第一端DN2A、第二端及控制端GN2A，N型晶体管N2A的第一端耦接于P型晶体管P2B的第二端Dp2B，而N型晶体管N2A的控制端用以接收工作电压VDD。N型晶体管N2B具有第一端DN2B、第二端及控制端GN2B，N型晶体管N2B的第一端耦接于N型晶体管N2A的第二端，N型晶体管N2B的第二端耦接于第二系统电压端SI2，而N型晶体管N2B的控制端GN2B耦接于第一输出端O1。在本发明的部分实施例中，驱动电压VPP会大于工作电压VDD。驱动电压VPP可例如但不限于为工作电压VDD的2至3倍。在图3中，P型晶体管P2B的第二端DP2B也可作为电平位移驱动电路200的驱动输出端OUT。
在本发明的部分实施例中，电平位移电路210包括P型晶体管P2C、P型晶体管P2D、N型晶体管N2C及N型晶体管N2D。P型晶体管P2C具有第一端、第二端及控制端，P型晶体管P2C的第一端耦接于第一系统电压端SI1，而P型晶体管P2C的第二端耦接于第一输出端O1。P型晶体管P2D具有第一端、第二端及控制端，P型晶体管P2D的第一端耦接于第一系统电压端SI1，P型晶体管P2D的第二端耦接于P型晶体管P2C的控制端，而P型晶体管P2D的控制端耦接于第一输出端O1。N型晶体管N2C具有第一端、第二端及控制端，N型晶体管N2C的第一端耦接于第一输出端O1，N型晶体管N2C的第二端耦接于第二系统电压端SI2，及N型晶体管N2C的控制端耦接于第一输入端IN。N型晶体管N2D具有第一端、第二端及控制端，N型晶体管N2D的第一端耦接于P型晶体管P2D的第二端，N型晶体管N2D的第二端耦接于第二系统电压端SI2，及N型晶体管N2D的控制端耦接于第二输入端ZIN。然而电平位移电路210的结构并不以图3所示的结构为限；只要当第一输入信号SIN处于工作电压VDD时，能使第一输出端O1的电压处于系统基准电压VSS，且当第一输入信号SIN处于系统基准电压VSS时，能使第一输出端O1的电压处于驱动电压VPP，则电平位移电路210也可使用其他种类的电平位移电路架构，并根据第一输入信号SIN及第二输入信号SZIN来切换第一输出端O1的电压。
图4为本发明一实施例电平位移驱动电路200的操作时序图。在图4中，在第一时段T1期间，第一输出信号SIN处于工作电压VDD，第二输入信号SZIN处于系统基准电压VSS。因此N型晶体管N2C会被导通，而第一输出端O1的电压会处于系统基准电压VSS。P型晶体管P2A被导通。在图4中，P型晶体管P2B的控制端GP2B可接收工作电压VDD。由于驱动电压VPP大于工作电压VDD，因此P型晶体管P2B也会被导通，而驱动输出端OUT的电压会被上拉至驱动电压VPP。此外，N型晶体管N2B会被截止。由于N型晶体管N2A的控制端GN2A的电压处于工作电压VDD，因此N型晶体管N2A的控制端GN2A的电压可能会因为之前的操作而高于N型晶体管N2A的第二端的电压(即N型晶体管N2B的第一端DN2B的电压)。因此N型晶体管N2A在第一时段T1的初期可能会被导通。然而当N型晶体管N2B的第一端DN2B的电压被P型晶体管P2A及P2B提升到工作电压VDD减去N型晶体管N2B的阈值电压VthN2A时，也就是提升到VDD-VthN2A时，N型晶体管N2A最终仍会在第一时段T1的末期被截止。如此一来，N型晶体管N2A的控制端GN2A及第一端DN2A之间的电压差即会等于VPP–VDD，而小于现有技术中的VPP–VSS。即，N型晶体管N2A所产生的栅极引致漏极漏电流即会被降低。此外，N型晶体管N2B的控制端GN2B及第一端DN2B之间的电压差即会等于VDD-VthN2A–VSS，而仍会小于VPP–VSS。因此在电平位移驱动电路200处于启动模式时，即当驱动输出端OUT的电压处于驱动电压VPP时，N型晶体管N2A及N2B上所产生的栅极引致漏极漏电流都会被显著地降低。
在图4中，在第二时段T2期间，第一输入信号SIN处于系统基准电压VSS，第二输入信号SZIN处于工作电压VDD。因此N型晶体管N2D会被导通，而P型晶体管P2C也会被导通，导致第一输出端O1的电压被拉升到驱动电压VPP。N型晶体管N2B会被导通而N型晶体管N2A也会被导通。驱动输出端OUT的电压会被拉低至系统基准电压VSS。P型晶体管P2A会被截止。由在第一时段T1期间的操作，P型晶体管P2B的第一端的电压，也就是P型晶体管P2A第二端DP2A的电压，仍会处于驱动电压VPP。因此P型晶体管P2B可能会在第二时段T2的初期被导通。然而当P型晶体管P2B的第一端的电压，即P型晶体管P2A的第二端DP2A的电压，被N型晶体管N2A及N2B下拉到VDD+VthP2B时(VthP2B为P型晶体管P2B的阈值电压)，P型晶体管P2B最终仍会被截止。如此一来，P型晶体管P2A的控制端GP2A及第二端DP2A间的电压差即会等于VPP–(VDD+VthP2B)，而较VPP–VSS来得小，使得在P型晶体管P2A上的栅极引致漏极漏电流被降低。此外，P型晶体管P2B的控制端GP2B及第二端DP2B间的电压差即会等于VDD–VSS，而较VPP–VSS来得小。也就是说，当电平位移驱动电路200处于待机模式，即当驱动输出端OUT的电压处于系统基准电压VSS时，于P型晶体管P2A及P2B产生的栅极引致漏极漏电流都可被显著地降低。
在本发明的另一实施例中，P型晶体管P2B的控制端GP2B可耦接至第二输入信号SZIN。在此情况下，在第一时段T1期间，由于第二输入信号SZIN处于系统基准电压VSS，因此P型晶体管P2B可被完全导通。而在第二时段T2期间，由于第二输入信号SZIN会处于工作电压VDD，因此P型晶体管P2B的运作会与前述P型晶体管P2B在第二时段T2期间的运作相同。
如此一来，电平位移驱动电路200即得以在第二时段T2期间，即电平位移驱动电路200处于待机模式时，降低于P型晶体管P2A及P2B产生的栅极引致漏极漏电流。此外，电平位移驱动电路200也得以在第一时段T1期间，即电平位移驱动电路200处于启动模式时，降低于N型晶体管N2A及N2B产生的栅极引致漏极漏电流。
在本发明的部分实施例中，由于电平位移电路210是用以输出控制信号而无需处理较大的驱动电流，而驱动电路220则是用以输出具高电压且较大的驱动电流至系统负载，因此P型晶体管P2A及P2B的宽度可大于P型晶体管P2C及P2D的宽度。相似地，N型晶体管N2A及N2B的宽度可大于N型晶体管N2C及N2D的宽度。
此外，为减少电路所需的面积，P型晶体管P2A及P2B的长度可小于P型晶体管P2C及P2D的长度。相似地N型晶体管N2A及N2B的长度可小于N型晶体管N2C及N2D的长度。
图5为本发明另一实施例的电平位移驱动电路400的示意图。电平位移驱动电路400与电平位移驱动电路200相似。电平位移驱动电路200及400的差别在于电平位移驱动电路400包括驱动电路220、电平位移电路410及驱动电路430。电平位移电路410与电平位移电路210非常相似，两者的差别在于电平位移电路410还包括耦接于P型晶体管P2D的第二端的第二输出端O2。驱动电路430包括P型晶体管P4E及N型晶体管N4E。
P型晶体管P4E具有第一端、第二端及控制端，P型晶体管P4E的第一端耦接于第一系统电压端SI1，及P型晶体管P4E的控制端耦接于第二输出端O2。N型晶体管N4E具有第一端、第二端及控制端，N型晶体管N4E的第一端耦接于P型晶体管P4E的第二端，N型晶体管N4E的第二端耦接于第二系统电压端SI2，及N型晶体管N4E的控制端耦接于第二输出端O2。P型晶体管P4E的第二端可作为电平位移驱动电路400的驱动输出端ZOUT。
由于驱动电路430的结构与驱动电路220的结构相似却具有反向的输入信号，因此驱动电路430可作为驱动电路220的反向替代电路。也就是说当驱动输出端OUT的电压处于驱动电压VPP时，驱动输出端ZOUT的电压会处于系统基准电压VSS；而当驱动输出端OUT的电压处于系统基准电压VSS时，驱动输出端ZOUT的电压则会处于驱动电压VPP。
然而，当第二输出端O2的电压处于驱动电压VPP且驱动输出端ZOUT处于系统基准电压VSS时，P型晶体管P4E可能会因为P型晶体管P4E的控制端及第二端间的巨大电压差，而承受巨大的栅极引致漏极漏电流。相似地，当第二输出端O2的电压处于系统基准电压VSS且驱动输出端ZOUT处于驱动电压VPP时，N型晶体管N4E可能会因为N型晶体管N4E的控制端及第一端间的巨大电压差，而承受巨大的栅极引致漏极漏电流。
在驱动电路430产生的栅极引致漏极漏电流也可利用与驱动电路220相似的架构来降低。图6为本发明另一实施例的电平位移驱动电路500的示意图。电平位移驱动电路500与电平位移驱动电路400相似。电平位移驱动电路500及400的差别在于电平位移驱动电路500包括驱动电路530而非驱动电路430。驱动电路530包括P型晶体管P5E及P5F以及N型晶体管N5E及N5F。
P型晶体管P5E具有第一端、第二端及控制端，P型晶体管P5E的第一端耦接于第一系统电压端SI1，及P型晶体管P5E的控制端耦接于第二输出端O2。P型晶体管P5F具有第一端、第二端及控制端，P型晶体管P5F的第一端耦接于P型晶体管P5E的第二端，及P型晶体管P5F的控制端耦接于第一输入端IN或用以接收工作电压VDD。N型晶体管N5E具有第一端、第二端及控制端，N型晶体管N5E的第一端耦接于P型晶体管P5F的第二端，及N型晶体管N5E的控制端接收工作电压VDD。N型晶体管N5F具有第一端、第二端及控制端，N型晶体管N5F的第一端耦接于N型晶体管N5E的第二端，N型晶体管N5F的第二端耦接于第二系统电压端SI2，及N型晶体管N5F的控制端耦接于第二输出端O2。
由于驱动电路530与驱动电路220虽具有反向的输入信号却具有相同结
构，因此P型晶体管P5E、P5F及N型晶体管N5E及N5F可分别作为P型晶体管P2A、P2B及N型晶体管N2A及N2B的反向替代电路。
再者，由于驱动电路530具有与驱动电路220相同的结构，因此驱动电路530可与驱动电路220根据相同的原理操作，而使得驱动电路530中的栅极引致漏极漏电流能够显著地被降低。
图7为本发明另一实施例的电压位移驱动电路600的示意图。电平位移驱动电路600与电平位移驱动电路200相似。电平位移驱动电路600及200的差别在于电平位移驱动电路600包括驱动电路620。驱动电路620与驱动电路220相似，但驱动电路620还包括P型晶体管P6A、P6B及P6C。P型晶体管P6A及P6B可对应于驱动电路220中的P型晶体管P2A及P2B，而P型晶体管P6C则是串联于P型晶体管P6A及P6B之间。
在本发明的部分实施例中，P型晶体管P6C的控制端电压VP6C会介于驱动电压VPP及P型晶体管P6B的控制端的电压之间。举例来说，如果驱动电压VPP为工作电压VDD的三倍，且P型晶体管P6B的控制端的电压是工作电压VDD，则控制端电压VP6C可为两倍的工作电压VDD(即VP6C＝2VDD)。
图8为本发明一实施例的电平位移驱动电路600的操作时序图。在图8中，在第一时段T1期间，第一输入信号SIN处于工作电压VDD，而第二输入信号SZIN处于系统基准电压VSS。因此第一输出端O1的电压会处于系统基准电压VSS。P型晶体管P6A会被导通。由于驱动电压VPP为工作电压VDD的三倍，因此P型晶体管P6B及P6C也都会被导通，使得驱动输出端OUT的电压被拉升至驱动电压VPP。
在第二时段T2期间，第一输入信号SIN处于系统基准电压VSS，而第二输入信号SZIN处于工作电压VDD。因此第一输出端O1的电压会被拉升至驱动电压VPP。P型晶体管P6A会被截止。N型晶体管会被导通使得驱动输出端OUT的电压为系统基准电压VSS。由在第一时段T1期间的操作，P型晶体管P6C及P6B的第一端(或P型晶体管P6A及P6C的第二端DP6A及DP6C)的电压可能仍维持在驱动电压VPP，因此在第二时段T2的初期，P型晶体管P6C及P6B可能仍会被导通。然而，当P型晶体管P6C的第一端(或P型晶体管P6A的第二端DP6A)的电压被驱动电路620中的N型晶体管拉低至2VDD+VthP6C时，P型晶体管P6C最终会被截止，其中VthP6C为P型晶体管P6C的阈值电压。此外，当P型晶体管P6B的第一端(或P型晶体管P6C的第二端DP6C)的电压被驱动电路620中的N型晶体管拉低至VDD+VthP6B时，P型晶体管P6B最终也会被截止，其中VthP6B为P型晶体管P6B的阈值电压。
如此一来，P型晶体管P6A的控制端GP6A及第二端DP6A间的电压差即会等于VPP-(2VDD+VthP6C)，而甚至小于驱动电路220中P型晶体管P2A的控制端GP2A及第二端DP2A间的电压差。因此于P型晶体管P2A产生的栅极引致漏极漏电流即可被进一步地降低。相似地，通过在P型晶体管P6C的控制端上馈入中介电压，于P型晶体管P6C及P6B产生的栅极引致漏极漏电流也可被进一步地降低。
在本发明的部分实施例中，在图8中的第一时段T1期间，P型晶体管P6B的控制端与P型晶体管P6C的控制端也可接收系统基准电压VSS，在此情况下，P型晶体管P6B及P6C即可在电平位移驱动电路600被启动时被完全导通。
在本发明的部分实施例中，驱动电路620可包括N型晶体管N6A、N6B及N6C。N型晶体管N6A及N6B可对应于驱动电路220中的N型晶体管N2A及N2B，而N型晶体管N6C则是串联于P型晶体管P6B及N型晶体管N6A之间。
在本发明的部分实施例中，N型晶体管N6C的控制端的电压VN6C会介于驱动电压VPP及工作电压VDD之间。举例来说，如果驱动电压VPP为工作电压VDD的三倍，则控制端电压VP6C可为两倍的工作电压VDD(即VN6C＝2VDD)。
在图8中，在第一时段T1期间，第一输出端O1的电压处于系统基准电压VSS。N型晶体管N6B会被截止。由于N型晶体管N6A及N6C的第二端的电压可能因为先前的操作而仍处于系统基准电压VSS，因此在第一时段T1的初期，N型晶体管N6B及N6C可能仍会被导通。然而，当N型晶体管N6A的第二端(或N型晶体管N6B的第一端DN6B)的电压被驱动电路620中的P型晶体管拉升至VDD-VthN6A时，N型晶体管P6A最终会被截止，其中VthN6A为N型晶体管N6A的阈值电压。此外，当N型晶体管N6C的第二端(或N型晶体管N6A的第一端DN6A)的电压被驱动电路620中的P型晶体管拉升至2VDD-VthN6C时，N型晶体管N6C最终也会被截止，其中VthN6C为N型晶体管N6C的阈值电压。
如此一来，N型晶体管N6A的控制端GN6A及第二端DN6A间的电压差即会等于2VDD-VthN6C-VDD，即VDD-VthN6C，而甚至小于驱动电路220中N型晶体管N2A的控制端GN2A及第二端DN2A间的电压差。因此于N型晶体管N2A产生的栅极引致漏极漏电流即可被进一步地降低。相似地，通过在N型晶体管N6C的控制端上馈入中介电压，在N型晶体管N6B产生的栅极引致漏极漏电流也可被进一步地降低。
在第二时段T2期间，第一输出端O1的电压会被拉升至驱动电压VPP。N型晶体管N6A、N6B及N6C会被导通，使得驱动输出电压OUT处于系统基准电压VSS。
如此一来，电平位移驱动电路600即可在第二时段T2期间，即电平位移驱动电路600处于待机模式时，降低P型晶体管P6A、P6B及P6C所产生的栅极引致漏极漏电流。且电平位移驱动电路600也可在第一时段T1期间，即电平位移驱动电路600处于启动模式时，降低N型晶体管N6A、N6B及N6C所产生的栅极引致漏极漏电流。
虽然在图7中，驱动电路620包括三个P型晶体管及三个N型晶体管，然而本发明并不以此数量为限。在本发明的其他实施例中，驱动电路620也可根据系统需求包括其他数量的P型晶体管及N型晶体管。
综上所述，根据本发明的实施例所提供的电平位移驱动电路，不论是在电平位移驱动电路处于启动模式或者待机模式时，都能够降低驱动电路中晶体管所产生的栅极引致漏极漏电流，并得以降低能量损耗。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (11)

1.一种电平位移驱动电路，其特征在于包括：
电平位移电路，包括：
第一系统电压端，用以接收驱动电压；
第二系统电压端，用以接收系统基准电压；
第一输入端，用以接收第一输入信号；
第二输入端，用以接收第二输入信号，其中该第二输入信号与该第一输入信号反向；
第一输出端；
第二输出端；
第三P型晶体管，具有第一端、第二端及控制端，该第三P型晶体管的该第一端耦接于该第一系统电压端，及该第三P型晶体管的该第二端耦接于该第一输出端；
第四P型晶体管，具有第一端、第二端及控制端，该第四P型晶体管的该第一端耦接于该第一系统电压端，该第四P型晶体管的该第二端耦接于该第三P型晶体管的该控制端及该第二输出端，及该第四P型晶体管的该控制端耦接于该第一输出端；
第三N型晶体管，具有第一端、第二端及控制端，该第三N型晶体管的该第一端耦接于该第一输出端，该第三N型晶体管的该第二端耦接于该第二系统电压端，及该第三N型晶体管的该控制端耦接于该第一输入端；及
第四N型晶体管，具有第一端、第二端及控制端，该第四N型晶体管的该第一端耦接于该第四P型晶体管的该第二端，该第四N型晶体管的该第二端耦接于该第二系统电压端，及该第四N型晶体管的该控制端耦接于该第二输入端；
第一驱动电路，包括：
第一P型晶体管，具有第一端、第二端及控制端，该第一P型晶体管的该第一端耦接于该第一系统电压端，及该第一P型晶体管的该控制端耦接于该第一输出端；
第二P型晶体管，具有第一端、第二端及控制端，该第二P型晶体管的该第一端耦接于该第一P型晶体管的该第二端；
第一N型晶体管，具有第一端、第二端及控制端，该第一N型晶体管的该第一端耦接于该第二P型晶体管的该第二端，及该第一N型晶体管的该控制端用以接收工作电压；及
第二N型晶体管，具有第一端、第二端及控制端，该第二N型晶体管的该第一端耦接于该第一N型晶体管的该第二端，该第二N型晶体管的该第二端耦接于该第二系统电压端，及该第二N型晶体管的该控制端耦接于该第一输出端；及
第二驱动电路，包括：
第五P型晶体管，具有第一端、第二端及控制端，该第五P型晶体管的该第一端耦接于该第一系统电压端，及该第五P型晶体管的该控制端耦接于该第二输出端；及
第五N型晶体管，具有第一端、第二端及控制端，该第五N型晶体管的该第一端耦接于该第五P型晶体管的该第二端，该第五N型晶体管的该第二端耦接于该第二系统电压端，及该第五N型晶体管的该控制端耦接于该第二输出端；
其中：
当该第一输入信号处于该工作电压时，该第一输出端的电压处于该系统基准电压；及
当该第一输入信号处于该系统基准电压时，该第一输出端的电压处于该驱动电压。
2.如权利要求1所述的电平位移驱动电路，其特征在于，该驱动电压大于该工作电压。
3.如权利要求1所述的电平位移驱动电路，其特征在于，该第二P型晶体管的该控制端会耦接于该第二输入端。
4.如权利要求1所述的电平位移驱动电路，其特征在于，该第二P型晶体管的该控制端会接收该工作电压。
5.如权利要求1所述的电平位移驱动电路，其特征在于，该第一P型晶体管及该第二P型晶体管的宽度大于该第三P型晶体管及该第四P型晶体管的宽度。
6.如权利要求1所述的电平位移驱动电路，其特征在于，该第一P型晶体管及该第二P型晶体管的长度小于该第三P型晶体管及该第四P型晶体管的长度。
7.一种电平位移驱动电路，其特征在于包括：
电平位移电路，包括：
第一系统电压端，用以接收驱动电压；
第二系统电压端，用以接收系统基准电压；
第一输入端，用以接收第一输入信号；
第二输入端，用以接收第二输入信号，其中该第二输入信号与该第一输入信号反向；
第一输出端；
第二输出端；
第三P型晶体管，具有第一端、第二端及控制端，该第三P型晶体管的该第一端耦接于该第一系统电压端，及该第三P型晶体管的该第二端耦接于该第一输出端；
第四P型晶体管，具有第一端、第二端及控制端，该第四P型晶体管的该第一端耦接于该第一系统电压端，该第四P型晶体管的该第二端耦接于该第三P型晶体管的该控制端及该第二输出端，及该第四P型晶体管的该控制端耦接于该第一输出端；
第三N型晶体管，具有第一端、第二端及控制端，该第三N型晶体管的该第一端耦接于该第一输出端，该第三N型晶体管的该第二端耦接于该第二系统电压端，及该第三N型晶体管的该控制端耦接于该第一输入端；及
第四N型晶体管，具有第一端、第二端及控制端，该第四N型晶体管的该第一端耦接于该第四P型晶体管的该第二端，该第四N型晶体管的该第二端耦接于该第二系统电压端，及该第四N型晶体管的该控制端耦接于该第二输入端；
第一驱动电路，包括：
第一P型晶体管，具有第一端、第二端及控制端，该第一P型晶体管的该第一端耦接于该第一系统电压端，及该第一P型晶体管的该控制端耦接于该第一输出端；
第二P型晶体管，具有第一端、第二端及控制端，该第二P型晶体管的该第一端耦接于该第一P型晶体管的该第二端；
第一N型晶体管，具有第一端、第二端及控制端，该第一N型晶体管的该第一端耦接于该第二P型晶体管的该第二端，及该第一N型晶体管的该控制端用以接收工作电压；及
第二N型晶体管，具有第一端、第二端及控制端，该第二N型晶体管的该第一端耦接于该第一N型晶体管的该第二端，该第二N型晶体管的该第二端耦接于该第二系统电压端，及该第二N型晶体管的该控制端耦接于该第一输出端；及
第二驱动电路，包括：
第五P型晶体管，具有第一端、第二端及控制端，该第五P型晶体管的该第一端耦接于该第一系统电压端，及该第五P型晶体管的该控制端耦接于该第二输出端；
第六P型晶体管，具有第一端、第二端及控制端，该第六P型晶体管的该第一端耦接于该第五P型晶体管的该第二端，及该第六P型晶体管的该控制端耦接于该第一输入端或用以接收该工作电压；
第五N型晶体管，具有第一端、第二端及控制端，该第五N型晶体管的该第一端耦接于该第六P型晶体管的该第二端，及该第五N型晶体管的该控制端用以接收该工作电压；及
第六N型晶体管，具有第一端、第二端及控制端，该第六N型晶体管的该第一端耦接于该第五N型晶体管的该第二端，该第六N型晶体管的该第二端耦接于该第二系统电压端，及该第六N型晶体管的该控制端耦接于该第二输出端。
8.如权利要求1或7所述的电平位移驱动电路，其特征在于，该第一驱动电路还包括至少一第三P型晶体管，串联于该第一P型晶体管及该第二P型晶体管之间。
9.如权利要求8所述的电平位移驱动电路，其特征在于，每一第三P型晶体管的控制端的电压是介于该驱动电压及该第二P型晶体管的该控制端的电压之间。
10.如权利要求1或7所述的电平位移驱动电路，其特征在于，该第一驱动电路还包括至少一第三N型晶体管，串联于该第二P型晶体管及该第一N型晶体管之间。
11.如权利要求10所述的电平位移驱动电路，其特征在于，每一第三N型晶体管的控制端的电压是介于该驱动电压及该工作电压之间。
CN201510394082.7A 2014-07-08 2015-07-07 电平位移驱动电路 Active CN105262474B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201462022166P 2014-07-08 2014-07-08
US62/022,166 2014-07-08

Publications (2)

Publication Number Publication Date
CN105262474A CN105262474A (zh) 2016-01-20
CN105262474B true CN105262474B (zh) 2018-05-25

Family

ID=52015968

Family Applications (3)

Application Number Title Priority Date Filing Date
CN201510132987.7A Active CN105321570B (zh) 2014-07-08 2015-03-25 非易失性存储器及其列解码器
CN201510394082.7A Active CN105262474B (zh) 2014-07-08 2015-07-07 电平位移驱动电路
CN201510394078.0A Active CN105244352B (zh) 2014-07-08 2015-07-07 可高度微缩的单层多晶硅非易失性存储单元

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201510132987.7A Active CN105321570B (zh) 2014-07-08 2015-03-25 非易失性存储器及其列解码器

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201510394078.0A Active CN105244352B (zh) 2014-07-08 2015-07-07 可高度微缩的单层多晶硅非易失性存储单元

Country Status (5)

Country Link
US (4) US9431111B2 (zh)
EP (2) EP2966685B1 (zh)
JP (2) JP6181037B2 (zh)
CN (3) CN105321570B (zh)
TW (4) TWI553645B (zh)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9214933B2 (en) 2014-02-25 2015-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Input/output circuit
US9508396B2 (en) * 2014-04-02 2016-11-29 Ememory Technology Inc. Array structure of single-ploy nonvolatile memory
US10109364B2 (en) * 2015-10-21 2018-10-23 Avago Technologies General Ip (Singapore) Pte. Ltd. Non-volatile memory cell having multiple signal pathways to provide access to an antifuse of the memory cell
US10014066B2 (en) 2015-11-30 2018-07-03 Taiwan Semiconductor Manufacturing Company, Ltd. Anti-fuse cell structure including reading and programming devices with different gate dielectric thickness
US9613714B1 (en) * 2016-01-19 2017-04-04 Ememory Technology Inc. One time programming memory cell and memory array for physically unclonable function technology and associated random code generating method
US9847133B2 (en) * 2016-01-19 2017-12-19 Ememory Technology Inc. Memory array capable of performing byte erase operation
JP6200983B2 (ja) * 2016-01-25 2017-09-20 力旺電子股▲ふん▼有限公司ｅＭｅｍｏｒｙ Ｔｅｃｈｎｏｌｏｇｙ Ｉｎｃ． ワンタイムプログラマブルメモリセル、該メモリセルを含むメモリアレイのプログラム方法及び読み込み方法
KR102359372B1 (ko) * 2016-02-17 2022-02-09 에스케이하이닉스 주식회사 싱글-폴리 불휘발성 메모리 셀
US10115682B2 (en) 2016-04-13 2018-10-30 Ememory Technology Inc. Erasable programmable non-volatile memory
US9633734B1 (en) * 2016-07-14 2017-04-25 Ememory Technology Inc. Driving circuit for non-volatile memory
US9647660B1 (en) * 2016-08-05 2017-05-09 Arm Limited Apparatus and method for universal high range level shifting
US9921598B1 (en) * 2017-01-03 2018-03-20 Stmicroelectronics S.R.L. Analog boost circuit for fast recovery of mirrored current
US10158354B2 (en) * 2017-02-10 2018-12-18 Silicon Laboratories Inc. Apparatus with electronic circuitry having reduced leakage current and associated methods
TWI618074B (zh) * 2017-03-06 2018-03-11 力旺電子股份有限公司 一次編程非揮發性記憶體及其讀取感測方法
US10090309B1 (en) 2017-04-27 2018-10-02 Ememory Technology Inc. Nonvolatile memory cell capable of improving program performance
US10360958B2 (en) * 2017-06-08 2019-07-23 International Business Machines Corporation Dual power rail cascode driver
TWI629684B (zh) * 2017-07-28 2018-07-11 華邦電子股份有限公司 記憶體裝置的行解碼器
US11087207B2 (en) * 2018-03-14 2021-08-10 Silicon Storage Technology, Inc. Decoders for analog neural memory in deep learning artificial neural network
WO2019124356A1 (ja) 2017-12-20 2019-06-27 パナソニック・タワージャズセミコンダクター株式会社 半導体装置及びその動作方法
US11245004B2 (en) 2019-12-11 2022-02-08 Ememory Technology Inc. Memory cell with isolated well region and associated non-volatile memory
CN112992213B (zh) * 2019-12-16 2023-09-22 上海磁宇信息科技有限公司 存储器的列译码器
US11663455B2 (en) * 2020-02-12 2023-05-30 Ememory Technology Inc. Resistive random-access memory cell and associated cell array structure
TWI707350B (zh) * 2020-02-13 2020-10-11 大陸商北京集創北方科技股份有限公司 一次性編程唯讀記憶體之操作方法、處理器晶片及資訊處理裝置
CN111276485A (zh) * 2020-02-14 2020-06-12 上海华虹宏力半导体制造有限公司 Mtp器件的制造方法及mtp器件
CN111900172B (zh) * 2020-07-29 2022-10-25 杰华特微电子股份有限公司 多次可编程存储单元及存储装置
CN111968975A (zh) * 2020-08-07 2020-11-20 长江存储科技有限责任公司 电路芯片、三维存储器以及制备三维存储器的方法
US11557338B2 (en) * 2020-10-13 2023-01-17 Ememory Technology Inc. Non-volatile memory with multi-level cell array and associated program control method
KR20220157055A (ko) * 2021-05-20 2022-11-29 삼성전자주식회사 오티피 메모리 장치 및 오티피 메모리 장치의 동작 방법
CN115581068A (zh) * 2021-07-06 2023-01-06 成都锐成芯微科技股份有限公司 反熔丝型一次编程的非易失性存储单元及其存储器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101047381A (zh) * 2007-04-02 2007-10-03 威盛电子股份有限公司 电压电平转换电路、方法及初始电压提供的方法
CN102820880A (zh) * 2011-06-09 2012-12-12 美格纳半导体有限公司 电平移位器

Family Cites Families (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6240698A (ja) 1985-08-16 1987-02-21 Fujitsu Ltd 半導体記憶装置
JPH0721790A (ja) * 1993-07-05 1995-01-24 Mitsubishi Electric Corp 半導体集積回路
JP3173247B2 (ja) 1993-09-29 2001-06-04 ソニー株式会社 レベルシフタ
US5469384A (en) * 1994-09-27 1995-11-21 Cypress Semiconductor Corp. Decoding scheme for reliable multi bit hot electron programming
US5717635A (en) * 1996-08-27 1998-02-10 International Business Machines Corporation High density EEPROM for solid state file
US6137723A (en) * 1998-04-01 2000-10-24 National Semiconductor Corporation Memory device having erasable Frohmann-Bentchkowsky EPROM cells that use a well-to-floating gate coupled voltage during erasure
JP3560480B2 (ja) * 1998-10-05 2004-09-02 シャープ株式会社 スタティック・ランダム・アクセスメモリ
US6744294B1 (en) 1999-05-12 2004-06-01 Telefonaktiebolaget Lm Ericsson (Publ) Cascode signal driver with low harmonic content
US6841821B2 (en) * 1999-10-07 2005-01-11 Monolithic System Technology, Inc. Non-volatile memory cell fabricated with slight modification to a conventional logic process and methods of operating same
JP4599059B2 (ja) 2001-09-18 2010-12-15 キロパス テクノロジー インコーポレイテッド 超薄膜誘電体のブレークダウン現象を利用した半導体メモリセルセル及びメモリアレイ
US6798693B2 (en) 2001-09-18 2004-09-28 Kilopass Technologies, Inc. Semiconductor memory cell and memory array using a breakdown phenomena in an ultra-thin dielectric
US6621745B1 (en) * 2002-06-18 2003-09-16 Atmel Corporation Row decoder circuit for use in programming a memory device
US6801064B1 (en) 2002-08-27 2004-10-05 Cypress Semiconductor, Corp Buffer circuit using low voltage transistors and level shifters
US6649453B1 (en) 2002-08-29 2003-11-18 Micron Technology, Inc. Contactless uniform-tunneling separate p-well (CUSP) non-volatile memory array architecture, fabrication and operation
US20050030827A1 (en) * 2002-09-16 2005-02-10 Impinj, Inc., A Delaware Corporation PMOS memory cell
JP2004260242A (ja) * 2003-02-24 2004-09-16 Toshiba Corp 電圧レベルシフタ
JP4331966B2 (ja) * 2003-04-14 2009-09-16 株式会社ルネサステクノロジ 半導体集積回路
KR100711108B1 (ko) 2004-07-16 2007-04-24 삼성전자주식회사 레벨 쉬프터 및 레벨 쉬프팅 방법
US7087953B2 (en) * 2004-12-03 2006-08-08 Aplus Flash Technology, Inc. Unified non-volatile memory device and method for integrating NOR and NAND-type flash memory and EEPROM device on a single substrate
US7183817B2 (en) 2005-06-29 2007-02-27 Freescale Semiconductor, Inc. High speed output buffer with AC-coupled level shift and DC level detection and correction
JP4547313B2 (ja) * 2005-08-01 2010-09-22 株式会社日立製作所 半導体記憶装置
KR100801059B1 (ko) 2006-08-02 2008-02-04 삼성전자주식회사 누설 전류를 감소시키기 위한 반도체 메모리 장치의드라이버 회로
CN100517653C (zh) * 2006-12-08 2009-07-22 中芯国际集成电路制造(上海)有限公司 用于dram单元和外围晶体管的方法及所产生的结构
TWI430275B (zh) * 2008-04-16 2014-03-11 Magnachip Semiconductor Ltd 用於程式化非揮發性記憶體裝置之方法
US7768865B2 (en) 2008-04-21 2010-08-03 Vikram Bollu Address decoder and/or access line driver and method for memory devices
ITTO20080647A1 (it) 2008-08-29 2010-02-28 St Microelectronics Srl Decodificatore di colonna per dispositivi di memoria non volatili, in particolare del tipo a cambiamento di fase
US7830721B2 (en) * 2008-09-29 2010-11-09 Macronix International Co., Ltd Memory and reading method thereof
US7876612B2 (en) 2008-10-08 2011-01-25 Nanya Technology Corp. Method for reducing leakage current of a memory and related device
US7989875B2 (en) 2008-11-24 2011-08-02 Nxp B.V. BiCMOS integration of multiple-times-programmable non-volatile memories
CN101887756A (zh) * 2009-05-12 2010-11-17 杭州士兰集成电路有限公司 一次性可编程单元和阵列及其编程和读取方法
JP2011009454A (ja) 2009-06-25 2011-01-13 Renesas Electronics Corp 半導体装置
US9013910B2 (en) * 2009-07-30 2015-04-21 Ememory Technology Inc. Antifuse OTP memory cell with performance improvement prevention and operating method of memory
JP2011130162A (ja) * 2009-12-17 2011-06-30 Elpida Memory Inc 半導体装置
US8441299B2 (en) * 2010-01-28 2013-05-14 Peregrine Semiconductor Corporation Dual path level shifter
US8330189B2 (en) * 2010-06-21 2012-12-11 Kilopass Technology, Inc. One-time programmable memory and method for making the same
JP5596467B2 (ja) 2010-08-19 2014-09-24 ルネサスエレクトロニクス株式会社 半導体装置及びメモリ装置への書込方法
US8339831B2 (en) * 2010-10-07 2012-12-25 Ememory Technology Inc. Single polysilicon non-volatile memory
ITTO20120192A1 (it) * 2012-03-05 2013-09-06 St Microelectronics Srl Architettura e metodo di decodifica per dispositivi di memoria non volatile a cambiamento di fase
JP2013187534A (ja) 2012-03-08 2013-09-19 Ememory Technology Inc 消去可能プログラマブル単一ポリ不揮発性メモリ
US8779520B2 (en) * 2012-03-08 2014-07-15 Ememory Technology Inc. Erasable programmable single-ploy nonvolatile memory
US8658495B2 (en) * 2012-03-08 2014-02-25 Ememory Technology Inc. Method of fabricating erasable programmable single-poly nonvolatile memory
US8941167B2 (en) * 2012-03-08 2015-01-27 Ememory Technology Inc. Erasable programmable single-ploy nonvolatile memory
EP2639817A1 (en) 2012-03-12 2013-09-18 eMemory Technology Inc. Method of fabricating a single-poly floating-gate memory device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101047381A (zh) * 2007-04-02 2007-10-03 威盛电子股份有限公司 电压电平转换电路、方法及初始电压提供的方法
CN102820880A (zh) * 2011-06-09 2012-12-12 美格纳半导体有限公司 电平移位器

Also Published As

Publication number Publication date
US9548122B2 (en) 2017-01-17
TW201603199A (zh) 2016-01-16
CN105321570B (zh) 2019-06-21
US9431111B2 (en) 2016-08-30
US9640262B2 (en) 2017-05-02
JP6092315B2 (ja) 2017-03-08
TWI561010B (en) 2016-12-01
EP2966685A1 (en) 2016-01-13
CN105321570A (zh) 2016-02-10
US9312009B2 (en) 2016-04-12
TW201603489A (zh) 2016-01-16
CN105244352A (zh) 2016-01-13
TWI576965B (zh) 2017-04-01
TWI553645B (zh) 2016-10-11
JP6181037B2 (ja) 2017-08-16
US20160013193A1 (en) 2016-01-14
TW201603033A (zh) 2016-01-16
TWI578326B (zh) 2017-04-11
TW201603025A (zh) 2016-01-16
CN105244352B (zh) 2018-07-27
US20160013199A1 (en) 2016-01-14
JP2016018987A (ja) 2016-02-01
EP2966686B1 (en) 2020-12-23
US20160012894A1 (en) 2016-01-14
JP2016018992A (ja) 2016-02-01
EP2966686A1 (en) 2016-01-13
CN105280644A (zh) 2016-01-27
CN105262474A (zh) 2016-01-20
US20160013776A1 (en) 2016-01-14
EP2966685B1 (en) 2020-02-19

Similar Documents

Publication Publication Date Title
CN105262474B (zh) 电平位移驱动电路
CN102163912B (zh) 半导体装置
CN103312133B (zh) 具电压箝位功能的栅极驱动电路
CN103326458B (zh) 一种外部电源和电池供电的电源切换电路
CN101860188B (zh) 开关电源电路
CN205283396U (zh) 交流至直流变换器
CN103784099A (zh) 过零检测电路及洗碗机
CN103944398A (zh) 一种高压输入的双管反激式开关电源
CN105099173A (zh) 充电泵
CN103176496A (zh) 电压调节器
CN104124951B (zh) 用于驱动晶体管的电路
CN106533144A (zh) 防反接及电流反灌电路
CN104821554A (zh) 一种稳压管构成dc/dc电源输入过压欠压保护装置
CN206209032U (zh) 一种掉电检测电路及开关电源电路
CN102136794A (zh) 电荷泵浦驱动电路以及电荷泵浦系统
CN102545560A (zh) 一种功率开关驱动器、ic芯片及直流-直流转换器
CN113050740B (zh) 一种低功耗启动电路
CN103956946A (zh) 一种带过流保护的低压大功率直流电机控制电路
CN106505919A (zh) 低成本无刷马达升压电路
CN203339960U (zh) 一种boost升压电路
CN102255499B (zh) 电压稳压器
CN101197125A (zh) 电平移位电路以及使用电平移位电路的显示器
JP2008306878A (ja) 直流電源スイッチ
CN103368383B (zh) 用于dc-dc升压变换器的开关控制电路
CN102122949A (zh) 一种闪存电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant