JP2011199240A - ボトムポリ制御ゲートを使用するｐｍｏｓフラッシュセル - Google Patents

ボトムポリ制御ゲートを使用するｐｍｏｓフラッシュセル Download PDF

Info

Publication number
JP2011199240A
JP2011199240A JP2010168601A JP2010168601A JP2011199240A JP 2011199240 A JP2011199240 A JP 2011199240A JP 2010168601 A JP2010168601 A JP 2010168601A JP 2010168601 A JP2010168601 A JP 2010168601A JP 2011199240 A JP2011199240 A JP 2011199240A
Authority
JP
Japan
Prior art keywords
pmos
control gate
gate
drain
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010168601A
Other languages
English (en)
Inventor
Yushi Cho
有志 張
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chingis Technology Corp Taiwan
Chingis Technology Corp USA
Original Assignee
Chingis Technology Corp Taiwan
Chingis Technology Corp USA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chingis Technology Corp Taiwan, Chingis Technology Corp USA filed Critical Chingis Technology Corp Taiwan
Publication of JP2011199240A publication Critical patent/JP2011199240A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0425—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a merged floating gate and select transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

【課題】制御ゲートが占有する面積を大幅に減らし、ＰＭＯＳメモリ回路の密度を大幅に向上させることができるボトムポリ制御ゲートを使用するＰＭＯＳフラッシュセルを提供する。
【解決手段】２つのトランジスタのＰＭＯＳメモリセルは、ＳＧ−ＰＭＯＳ１５０ａ、ＦＧ−ＰＭＯＳ１５０ｂ及び制御ゲート１２５を備える。ＳＧ−ＰＭＯＳ１５０ａは、ｎ型ウェル１１０中に設けられたドレイン及びソースを有する。ＦＧ−ＰＭＯＳ１５０ｂは、ｎ型ウェル１１０中に設けられたソース及びドレインを有する。ＳＧ−ＰＭＯＳ１５０ａのドレインとＦＧ−ＰＭＯＳ１５０ｂのソースとは同じである。制御ゲート１２５は、第１のポリシリコン層からなり、アイソレーション構造１１５上に形成され、ＦＧ−ＰＭＯＳ１５０ｂの浮遊ゲート１３５ｂの延伸部分と重畳する。
【選択図】図１

Description

本発明は、ＰＭＯＳフラッシュメモリに関し、特に、ＭＴＰ（Ｍｕｌｔｉｐｌｅ Ｔｉｍｅ Ｐｒｏｇｒａｍｍａｂｌｅ）−ＰＭＯＳフラッシュメモリに関する。
単一ポリ不揮発性ＥＥＰＲＯＭセルは、１層だけのポリシリコン層を含むため、メモリセル及びそれに関連するロジック回路は、同じ半導体製造工程を利用して製造することができる。単一のポリセルは、浮遊ゲート（ｆｌｏａｔｉｎｇ ｇａｔｅ）及び埋込制御ゲート（ｂｕｒｉｅｄ ｃｏｎｔｒｏｌ ｇａｔｅ）を含む。浮遊ゲートは、メモリセルのソース領域とドレイン領域との間のチャネル領域に重畳されている。埋込制御ゲートは、ＭＯＳキャパシタと同様に、浮遊ゲートと容量結合されている。初期の単一ポリメモリセルは、主にＮＭＯＳ技術により製造されていたが、最新の半導体技術では、ＰＭＯＳ単一ポリ浮遊ゲートメモリセル（ＰＭＯＳ ｓｉｎｇｌｅ−ｐｏｌｙ ｆｌｏａｔｉｎｇ ｇａｔｅ ｍｅｍｏｒｙ ｃｅｌｌ）が開発されている（例えば、特許文献１など）。
また、特許文献２では、第２のｎ型ウェルの中に制御ゲートを形成することにより、浮遊ゲートトランジスタ及び選択ゲートトランジスタが位置する箇所で、制御ゲートと第１のｎ型ウェルとを電気的に分離し、単一ポリＥＥＰＲＯＭセルの機能をさらに向上させている。しかし、メモリセルを電気的に消去する場合、制御ゲートの面積が大きいため、密度の向上には限界がある。
米国特許第５７３６７６４号明細書 米国特許第７０７８７６１号明細書
本発明は、ＰＭＯＳセルの制御ゲートが、絶縁構造上に設けられたポリシリコン層からなるため、制御ゲートが占有する面積を大幅に減らし、ＰＭＯＳメモリ回路の密度を大幅に向上させることができるボトムポリ制御ゲートを使用するＰＭＯＳフラッシュセルを提供することを目的とする。
上記目的を達成するため、本発明の第１の観点に係る２つのトランジスタのＰＭＯＳメモリセルは、
ＳＧ−ＰＭＯＳ、ＦＧ−ＰＭＯＳ及び制御ゲートを備える２つのトランジスタのＰＭＯＳメモリセルであって、
前記ＳＧ−ＰＭＯＳは、ｎ型ウェル中に設けられたドレイン及びソースを有し、
前記ＦＧ−ＰＭＯＳは、前記ｎ型ウェル中に設けられたソース及びドレインを有し、前記ＳＧ−ＰＭＯＳの前記ドレインと前記ＦＧ−ＰＭＯＳの前記ソースとが同じであり、
前記制御ゲートは、第１のポリシリコン層からなり、アイソレーション構造上に形成され、前記ＦＧ−ＰＭＯＳの浮遊ゲートの延伸部分と重畳することを特徴とする。
前記選択ゲート（ＳＧ）及び前記浮遊ゲート（ＦＧ）は、第２のポリシリコン層からなってもよい。
前記アイソレーション構造は、フィールド酸化膜又はシャロートレンチアイソレーションであってもよい。
上記目的を達成するために、本発明の第２の観点に係る２つのトランジスタのＰＭＯＳメモリアレイは、
複数のＳＧ−ＰＭＯＳ、複数のＦＧ−ＰＭＯＳ及び制御ゲートを備える２つのトランジスタのＰＭＯＳメモリアレイであって、
前記複数のＳＧ−ＰＭＯＳは、選択ゲート、ドレイン及びソースをそれぞれ有し、
前記複数のＦＧ−ＰＭＯＳは、浮遊ゲート、ソース及びドレインを有し、前記ＳＧ−ＰＭＯＳの前記ドレインと前記ＦＧ−ＰＭＯＳの前記ソースとが同じであり、
前記制御ゲートは、第１のポリシリコン層からなり、アイソレーション構造上に形成され、前記ＦＧ−ＰＭＯＳの前記浮遊ゲートの延伸部分と重畳することを特徴とする。
前記制御ゲートの末端は、接触点を有してもよい。
前記選択ゲート及び前記浮遊ゲートは、第２のポリシリコン層からなってもよい。
前記アイソレーション構造は、フィールド酸化膜又はシャロートレンチアイソレーションであってもよい。
本発明のボトムポリ制御ゲートを使用するＰＭＯＳフラッシュセルは、ＰＭＯＳセルの制御ゲートが、絶縁構造上に設けたポリシリコン層からなるため、制御ゲートが占有する面積を大幅に減らし、ＰＭＯＳメモリ回路の密度を大幅に向上させることができる。
本発明の一実施形態に係るＭＴＰ−２Ｔ−ＰＭＯＳフラッシュセルを示す平面図である。 図１の線ＩＩ−ＩＩに沿ったＭＴＰ−２Ｔ−ＰＭＯＳフラッシュセルを示す断面図である。
図１は、本発明の一実施形態に係るＭＴＰ（Ｍｕｌｔｉｐｌｅ−Ｔｉｍｅ−Ｐｒｏｇｒａｍｍｉｎｇ）−２Ｔ（ｔｗｏ−ｔｒａｎｓｉｓｔｏｒ）−ＰＭＯＳフラッシュセル１００を示す平面図である。図１に示すように、各ＭＴＰ−２Ｔ−ＰＭＯＳフラッシュセル１００は、ＳＧ（Ｓｅｌｅｃｔｉｖｅ Ｇａｔｅ）−ＰＭＯＳ１５０ａ及びＦＧ（Ｆｌｏａｔｉｎｇ Ｇａｔｅ）−ＰＭＯＳ１５０ｂを有する。ＳＧ−ＰＭＯＳ１５０ａは選択ゲート１３５ａを有し、ＦＧ−ＰＭＯＳ１５０ｂは浮遊ゲート１３５ｂを有する。
第１のＰ＋ドープ領域１４０ａは、ＳＧ−ＰＭＯＳ１５０ａのソースとして用い、第２のＰ＋ドープ領域１４０ｂは、ＳＧ−ＰＭＯＳ１５０ａのドレインとして用いる。同様に、第２のＰ＋ドープ領域１４０ｂは、ＦＧ−ＰＭＯＳ１５０ｂのソースとして用い、第３のＰ＋ドープ領域１４０ｃは、ＦＧ−ＰＭＯＳ１５０ｂのドレインとして用いる。第１のＰ＋ドープ領域１４０ａ、第２のＰ＋ドープ領域１４０ｂ及び第３のＰ＋ドープ領域１４０ｃのそれぞれはｎ型ウェル１１０中に位置する。
制御ゲート１２５は、アイソレーション構造１１５上に形成され、ｎ型ウェル１１０と電気的に分離されている。アイソレーション構造１１５は、例えば、フィールド酸化膜（Ｆｉｅｌｄ Ｏｘｉｄｅ Ｌａｙｅｒ：ＦＯＸ）又はシャロートレンチアイソレーション（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ：ＳＴＩ）でもよい。制御ゲート１２５、選択ゲート１３５ａ、第１のＰ＋ドープ領域１４０ａ及び第３のＰ＋ドープ領域１４０ｃは、他の金属相互接続構造と電気的に接続するために用いる接触点１５５，１６０，１６５，１７０をそれぞれ有する。
図２は、図１の線ＩＩ−ＩＩに沿ったＭＴＰ−２Ｔ−ＰＭＯＳフラッシュセルを示す断面図である。図２に示すように、制御ゲート１２５は、アイソレーション構造１１５上に形成した第１のポリシリコン層からなる。続いて、制御ゲート１２５上に第２の誘電体層１３０を形成し、制御ゲート１２５と浮遊ゲート１３５ｂとを電気的に分離する。
ＳＧ−ＰＭＯＳ１５０ａ及びＦＧ−ＰＭＯＳ１５０ｂのそれぞれは、ｐ型基板１０５中のｎ型ウェル１１０内に形成されている。選択ゲート１３５ａ及び浮遊ゲート１３５ｂは、第２のポリシリコン層からなり、第１の誘電体層１２０によりｎ型ウェルと電気的に分離されている。
上述のＭＴＰ−２Ｔ−ＰＭＯＳフラッシュセルのプログラム／消去／リードなどの動作については、上述した制御ゲートの新しい設計によっても変わらないため、ここでは詳しく述べない。
上述の実施形態から分かるように、制御ゲートは、分離したｎ型ウェル内の拡散領域の替わりに、アイソレーション構造上に形成されたポリシリコン層からなるため、従来の非常に大きなｎ型ウェル−ｎ型ウェル・アイソレーションレイアウト方式（Ｎ−ｗｅｌｌ−ｔｏ−Ｎ−ｗｅｌｌ ｉｓｏｌａｔｉｏｎ ｌａｙｏｕｔ ｒｕｌｅ）を、非常に小さなポリ−拡散領域レイアウト方式（ｐｏｌｙ−ｔｏ−ｄｉｆｆｕｓｉｏｎ ｌａｙｏｕｔ ｒｕｌｅ）で代替することができる。そのため、ユニットメモリセルの占有面積を約２０％減らすことができる。
当該分野の技術を熟知するものが理解できるように、本発明の好適な実施形態を前述の通り開示したが、これらは決して本発明を限定するものではない。本発明の主旨と範囲を逸脱しない範囲内で各種の変更や修正を加えることができる。従って、本発明による特許請求の範囲は、このような変更や修正を含めて広く解釈されるべきである。
１００ ＰＭＯＳフラッシュセル
１０５ ｐ型基板
１１０ ｎ型ウェル
１１５ アイソレーション構造
１２０ 第１の誘電体層
１２５ 制御ゲート
１３０ 第２の誘電体層
１３５ａ 選択ゲート
１３５ｂ 浮遊ゲート
１４０ａ 第１のＰ＋ドープ領域
１４０ｂ 第２のＰ＋ドープ領域
１４０ｃ 第３のＰ＋ドープ領域
１５０ａ ＳＧ−ＰＭＯＳ
１５０ｂ ＦＧ−ＰＭＯＳ
１５５ 接触点
１６０ 接触点
１６５ 接触点
１７０ 接触点

Claims (7)

  1. ＳＧ−ＰＭＯＳ、ＦＧ−ＰＭＯＳ及び制御ゲートを備える２つのトランジスタのＰＭＯＳメモリセルであって、
    前記ＳＧ−ＰＭＯＳは、ｎ型ウェル中に設けられたドレイン及びソースを有し、
    前記ＦＧ−ＰＭＯＳは、前記ｎ型ウェル中に設けられたソース及びドレインを有し、前記ＳＧ−ＰＭＯＳの前記ドレインと前記ＦＧ−ＰＭＯＳの前記ソースとが同じであり、
    前記制御ゲートは、第１のポリシリコン層からなり、アイソレーション構造上に形成され、前記ＦＧ−ＰＭＯＳの浮遊ゲートの延伸部分と重畳することを特徴とする２つのトランジスタのＰＭＯＳメモリセル。
  2. 前記選択ゲート（ＳＧ）及び前記浮遊ゲート（ＦＧ）は、第２のポリシリコン層からなることを特徴とする請求項１に記載の２つのトランジスタのＰＭＯＳメモリセル。
  3. 前記アイソレーション構造は、フィールド酸化膜又はシャロートレンチアイソレーションであることを特徴とする請求項１に記載の２つのトランジスタのＰＭＯＳメモリセル。
  4. 複数のＳＧ−ＰＭＯＳ、複数のＦＧ−ＰＭＯＳ及び制御ゲートを備える２つのトランジスタのＰＭＯＳメモリアレイであって、
    前記複数のＳＧ−ＰＭＯＳは、選択ゲート、ドレイン及びソースをそれぞれ有し、
    前記複数のＦＧ−ＰＭＯＳは、浮遊ゲート、ソース及びドレインを有し、前記ＳＧ−ＰＭＯＳの前記ドレインと前記ＦＧ−ＰＭＯＳの前記ソースとが同じであり、
    前記制御ゲートは、第１のポリシリコン層からなり、アイソレーション構造上に形成され、前記ＦＧ−ＰＭＯＳの前記浮遊ゲートの延伸部分と重畳することを特徴とする２つのトランジスタのＰＭＯＳメモリアレイ。
  5. 前記制御ゲートの末端は、接触点を有することを特徴とする請求項４に記載の２つのトランジスタのＰＭＯＳメモリアレイ。
  6. 前記選択ゲート及び前記浮遊ゲートは、第２のポリシリコン層からなることを特徴とする請求項４に記載の２つのトランジスタのＰＭＯＳメモリアレイ。
  7. 前記アイソレーション構造は、フィールド酸化膜又はシャロートレンチアイソレーションであることを特徴とする請求項４に記載の２つのトランジスタのＰＭＯＳメモリアレイ。
JP2010168601A 2010-03-23 2010-07-27 ボトムポリ制御ゲートを使用するｐｍｏｓフラッシュセル Pending JP2011199240A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/729,240 US20110233643A1 (en) 2010-03-23 2010-03-23 PMOS Flash Cell Using Bottom Poly Control Gate
US12/729,240 2010-03-23

Publications (1)

Publication Number Publication Date
JP2011199240A true JP2011199240A (ja) 2011-10-06

Family

ID=44655373

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010168601A Pending JP2011199240A (ja) 2010-03-23 2010-07-27 ボトムポリ制御ゲートを使用するｐｍｏｓフラッシュセル

Country Status (4)

Country Link
US (1) US20110233643A1 (ja)
JP (1) JP2011199240A (ja)
CN (1) CN102201413B (ja)
TW (1) TW201133800A (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8652907B2 (en) * 2011-03-24 2014-02-18 Spansion Llc Integrating transistors with different poly-silicon heights on the same die
US8709890B2 (en) * 2011-12-12 2014-04-29 International Business Machines Corporation Method and structure for forming ETSOI capacitors, diodes, resistors and back gate contacts
US9818867B2 (en) * 2013-06-27 2017-11-14 Globalfoundries Singapore Pte. Ltd. Simple and cost-free MTP structure
US9406764B2 (en) 2013-06-27 2016-08-02 Globalfoundries Singapore Pte. Ltd. Simple and cost-free MTP structure
US9608081B2 (en) 2013-06-27 2017-03-28 Globalfoundries Singapore Pte. Ltd. Simple and cost-free MTP structure
US9362374B2 (en) 2013-06-27 2016-06-07 Globalfoundries Singapore Pte. Ltd. Simple and cost-free MTP structure
US9515152B2 (en) 2013-06-27 2016-12-06 Globalfoundries Singapore Pte. Ltd. Simple and cost-free MTP structure
US9882566B1 (en) * 2017-01-10 2018-01-30 Ememory Technology Inc. Driving circuit for non-volatile memory

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003092368A (ja) * 2001-09-19 2003-03-28 Ricoh Co Ltd 半導体装置及びその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5736764A (en) * 1995-11-21 1998-04-07 Programmable Microelectronics Corporation PMOS flash EEPROM cell with single poly
US6157568A (en) * 1998-12-23 2000-12-05 Vantis Corporation Avalanche programmed floating gate memory cell structure with program element in first polysilicon layer
KR100355662B1 (ko) * 2001-08-25 2002-10-11 최웅림 반도체 비휘발성 메모리 및 어레이 그리고 그것의 동작 방법
US7078761B2 (en) * 2004-03-05 2006-07-18 Chingis Technology Corporation Nonvolatile memory solution using single-poly pFlash technology
DE102004061921B4 (de) * 2004-12-22 2011-03-10 Texas Instruments Deutschland Gmbh Halbleiterspeichervorrichtung umfassend mehrere Single-Poly-EPROM-Vorrichtungen
DE102005040847B4 (de) * 2005-08-29 2011-08-18 Texas Instruments Deutschland GmbH, 85356 Single-Poly-EPROM-Baustein und Verfahren zur Herstellung
US20070296034A1 (en) * 2006-06-26 2007-12-27 Hsin-Ming Chen Silicon-on-insulator (soi) memory device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003092368A (ja) * 2001-09-19 2003-03-28 Ricoh Co Ltd 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US20110233643A1 (en) 2011-09-29
TW201133800A (en) 2011-10-01
CN102201413B (zh) 2013-05-15
CN102201413A (zh) 2011-09-28

Similar Documents

Publication Publication Date Title
TWI569418B (zh) 具輔助閘極之非揮發性記憶胞結構
JP6092315B2 (ja) 高スケーラブルな単一ポリ不揮発性メモリセル
CN107978600B (zh) 单层多晶硅非易失性存储器元件
TWI658572B (zh) 具抹除閘極區域的非揮發性記憶體
US10103157B2 (en) Nonvolatile memory having a shallow junction diffusion region
US9041089B2 (en) Nonvolatile memory structure
TWI514518B (zh) 非揮發性記憶體結構及其製法
JP2011199240A (ja) ボトムポリ制御ゲートを使用するｐｍｏｓフラッシュセル
CN106952923B (zh) 非易失性存储单元结构与阵列结构以及制造方法
US9293468B2 (en) Nonvolatile memory device
TWI705440B (zh) 單多晶非揮發性記憶單元
TWI690927B (zh) 非揮發性記憶體裝置和程式化其之方法
JP2006344735A (ja) 半導体装置
JP2012015301A (ja) 半導体記憶装置
US9153593B1 (en) Nonvolatile memory device having single-layer gate, method of operating the same, and memory cell array thereof
KR102075004B1 (ko) 비휘발성 메모리 장치
US10388660B2 (en) Semiconductor device and method for manufacturing the same
US8436411B2 (en) Non-volatile memory
US20130092996A1 (en) Nand flash memory devices
EP2811531B1 (en) EPROM single-poly memory
EP2811530B1 (en) Single-poly floating-gate transistor comprising an erase gate formed in the substrate
JP2009218546A (ja) 不揮発性半導体記憶装置、不揮発性メモリアレイ、および不揮発性半導体記憶装置の製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20111115

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121109

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121113

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130409