-
Die vorliegende Erfindung bezieht sich auf eine Halbleiterspeichervorrichtung umfassend mehrere Single-Poly-EPROM-Vorrichtungen.
-
Der Begriff EPROM steht für elektronisch programmierbarer Nur-Lese-Speicher. Im Gegensatz zu Schreib-Lese-Speichern (RAMs) bildet der EPROM einen Speicher, der auch dann Informationen behält, wenn die Leistungsversorgung zu dem Speicher ausgeschaltet wird. Die EPROM-Vorrichtung umfasst einen Feldeffekttransistor mit einer Source, einem Drain und einem Leitungskanal zwischen der Source und dem Drain. Außerdem besitzt der Feldeffekttransistor ein Gate, das über dem Kanal schwebt. Das schwebende Gate ist elektrisch isoliert. Informationen werden dadurch gespeichert, dass Ladungen auf das schwebende Gate injiziert werden. Wegen seiner Isolation bleiben die Ladungen auch dann auf dem schwebenden Gate, wenn die Leistungsversorgung ausgeschaltet wird. Die Ladungen auf dem schwebenden Gate beeinflussen den Leitungskanal zwischen der Source und dem Drain des Feldeffekttransistors. Durch Messen des zwischen der Source und dem Drain fließenden Stroms können die Informationen aus der Speichervorrichtung wiedergewonnen werden.
-
In der beigefügten 1 ist schematisch eine fortgeschrittenere EPROM-Vorrichtung gezeigt, die Single-Poly-ERPOM-Vorrichtung genannt wird. In 1 ist eine Draufsicht der Single-Poly-EPROM-Vorrichtung gezeigt. Die Single-Poly-EPROM-Vorrichtung aus 1 umfasst ein schwebendes Gate 10, ein Steuergate 12, eine Source 16 und einen Drain 18. Die Source 16, der Drain 18 und das schwebende Gate 10 bilden einen Feldeffekttransistor, bei dem das schwebende Gate 10 das Gate des Feldeffekttransistors darstellt. Der Kanal zwischen der Source 16 und dem Drain 18 ist in 1 durch einen Teil des schwebenden Gates 10 bedeckt. Mit einem Substrat 10, der Source 18 und dem Drain 16 sind jeweils ein Substratkontakt 14b, ein Drainkontakt 14D und ein Sourcekontakt 14S verbunden. Die Besonderheit der Single-Poly-EPROM-Vorrichtung ist, dass das Steuergate 12 nicht durch eine leitende Schicht auf dem schwebenden Gate 10 ausgebildet ist, sondern durch ein dotiertes Halbleitergebiet, das unter einem Teil des schwebenden Gates 10 liegt. Das schwebende Gate 10 ist aus einer Polysiliciumschicht sowohl. auf dem Kanal des Feldeffekttransistors als auch auf dem Steuergate 12 ausgebildet. Mit dem Steuergate 12 sind zwei Steuergatekontakte 14C verbunden (obgleich ein einzelnes Steuergate für die Funktionalität ausreichend ist).
-
2 zeigt einen schematischen Querschnitt der Single-Poly-EPROM-Vorrichtung aus 1. Das schwebende Gate 10 befindet sich sowohl über dem Steuergate 12 als auch über dem Kanal zwischen der Source 16 und dem Drain 18. Ein in 2 gezeigtes Substrat 20 besitzt den gleichen Zweck wie in Standard-MOS-Transistoren. Das Bezugszeichen C1 beschreibt die Kapazität zwischen dem schwebenden Gate 10 und dem Steuergate 12 der in 2 gezeigten Single-Poly-EPROM-Vorrichtung. Single-Poly-EPROM-Vorrichtungen können entweder durch Injektion heißer Träger oder durch Fowler-Nordheim-Tunneln programmiert werden. Zwischen dem schwebenden Gate 10 und dem Kanalgebiet ist ein dünnes Gate-Oxid als Isolator vorgesehen. Das Kanalgebiet kann zum Tunneln zwischen dem schwebenden Gate 10 und der Source 16 oder dem Drain 18 verwendet werden.
-
3 veranschaulicht die Konfiguration einer herkömmlichen Speichermatrix, die aus Single-Poly-EPROM-Vorrichtungen 32 und Auswahltransistoren 30 besteht. Eine mit einem Auswahltransistor 30 verbundene Single-Poly-EPROM-Vorrichtung 32 bildet eine Speicherzelle in der Matrix. Die Speicherzellen sind in Spalten Col1, Col2 und Zeilen Row1, Row2 gruppiert. Der Auswahltransistor 30 ist ein Hochspannungstransistor, der mit der Single-Poly-EPROM-Vorrichtung verbunden ist, um das schwebende Gate 10 vor der hohen Programmierspannung zu schützen. Andernfalls würde eine während des Löschens an den Drain 18 der Single-Poly-EPROM-Vorrichtung 32 angelegte Hochspannung ebenfalls an dem Drain 18 der anderen, nicht ausgewählten Zellen in der gleichen Speicherspalte COL1, COL2 erscheinen. Folglich muss die Speicherzelle wie in 3 gezeigt aus zwei Transistoren 30 und 32 bestehen. Dieser Auswahltransistor 30 wird benötigt, um die Programmierung zu verhindern, falls der Transistor nicht ausgewählt ist. Falls jede Single-Poly-EPROM-Zelle einzeln programmiert werden soll, muss jede Single-Poly-EPROM-Zelle einen Auswahltransistor 30 enthalten. Somit wird die Gesamtfläche der Matrix durch die Hochspannungs-Auswahltransistoren 30 erheblich erhöht.
-
US 2001/0 025 980 A1 offenbart eine Single-Poly-EPROM-Vorrichtung, bei der jede Single-Poly-EPROM-Zelle einen Auswahltransistor umfasst. Über der Zelle ist eine Abschirmung aus einer Polysiliziumschicht vorgesehen, die verhindert, dass Daten von außen gelesen werden können. Es ist vorgesehen, diese Abschirmung elektrisch vorspannen zu können.
-
US 5 790 455 A offenbart Single- und Double-Poly-EPROM-Vorrichtungen, wobei eine Speicherzelle jeweils einen Speichertransistor und einen Auswahltransistor umfasst. Die Schreibsignale können von relativ kleinen Ladungspumpen geringer Leistung erzeugt werden. Die neuen Zellen haben einen größeren Flächenbedarf als herkömmliche Zellen.
-
Die Single-Poly-EPROM-Vorrichtung gemäß der Erfindung benötigt für den Schutz ihres Drains keinen hierfür vorgesehenen Auswahltransistor. Somit wird in einer Speichermatrix gemäß der Erfindung, die die Single-Poly-EPROM-Vorrichtungen umfasst, weniger Fläche benötigt.
-
Die Single-Poly-EPROM-Vorrichtung gemäß Anspruch 1 umfasst ein schwebendes Gate, ein Steuergate, eine Source und einen Drain. Das Steuergate ist seitlich von einem Kanal zwischen der Source und dem Drain positioniert. Das schwebende Gate ist sowohl über dem Kanal als auch über dem Steuergate positioniert. Über dem schwebenden Gate ist ein Zusatzgate vorgesehen. Mit dem Zusatzgate ist ein Steuermittel zum Steuern einer Spannung an dem schwebenden Gate verbunden, um zu verhindern, dass das schwebende Gate unbeabsichtigt geladen oder entladen wird. Die Spannung des schwebenden Gates kann durch die Spannung an dem Zusatzgate beeinflusst werden. Folglich kann der Spannungsabfall zwischen dem schwebenden Gate und der Source oder dem Drain der Single-Poly-EPROM-Vorrichtung in der Weise gesteuert werden, dass das schwebende Gate nicht unbeabsichtigt geladen oder entladen wird. Somit benötigt die Single-Poly-EPROM-Vorrichtung keinen Auswahltransistor.
-
Vorzugsweise umfasst das Steuermittel einen Dreizustandspuffer mit einem Pufferausgang, der mit dem Zusatzgate verbunden ist. Der Dreizustandspuffer umfasst einen Puffereingang und einen Auswahleingang zum wahlweisen Übergeben des Puffereingangssignals an den Pufferausgang. Wenn ein Auswahlsignal angelegt wird, arbeitet der Dreizustandspuffer als ein Puffer, so dass das Eingangssignal an den Pufferausgang übertragen wird. Andernfalls ist der Ausgang des Dreizustandspuffers schwebend. Um das unbeabsichtigte Programmieren oder Löschen zu verhindern, können mit einem einzelnen Dreizustandspufferausgang mehrere Single-Poly-EPROM-Vorrichtungen verbunden sein.
-
Das Programmieren einer Single-Poly-EPROM-Vorrichtung wird dadurch ausgeführt, dass der Pufferausgang von dem Puffereingang des Dreizustandspuffers getrennt und an das Steuergate eine Programmierspannung angelegt wird, so dass das schwebende Gate geladen oder entladen wird. Der Drainanschluss wird vorzugsweise mit der Masse verbunden. Der Pufferausgang und folglich das Zusatzgate sind schwebend. In diesem Zustand ist der Spannungsabfall zwischen dem Steuergate und dem schwebenden Gate gleich der Programmierspannung, multipliziert mit einem Kopplungsverhältnis. Das Zusatzgate hat praktisch keine Wirkung auf das Kopplungsverhältnis. Die Single-Poly-EPROM-Vorrichtung wird durch den Fowler-Nordheim-Tunneleffekt programmiert. Dieser Effekt ermöglicht, dass Elektronen durch den Isolator zwischen dem schwebenden Gate und dem Kanal gehen, obgleich ihre Energie zu niedrig ist, um den Energiewall zu überwinden. Die Single-Poly-EPROM-Vorrichtung kann dadurch gelöscht werden, dass die Programmierspannung an den Drain angelegt und das Steuergate mit der Masse verbunden wird.
-
Das unbeabsichtigte Programmieren oder Löschen der Single-Poly-EPROM-Vorrichtung gemäß der Erfindung kann dadurch verhindert werden, dass das Puffereingangssignal an den Pufferausgang des Dreizustandspuffers übergeben und an den Puffereingang eine vorgegebene Spannung angelegt wird. Insbesondere kann der Puffereingang mit dem Massepotential verbunden werden. Folglich ist der Spannungsabfall zwischen dem Steuergate und dem Zusatzgate gleich der Programmierspannung. Das schwebende Gate wird mit dem Zusatzgate und dem Steuergate in Reihe geschaltet. Die Spannung an dem schwebenden Gate liegt zwischen der Massespannung und der Programmierspannung. Der Spannungsabfall zwischen dem Drain und dem schwebenden Gate ist zu klein, um das Fowler-Nordheim-Tunneln zu ermöglichen.
-
Vorzugsweise werden die Single-Poly-EPROM-Vorrichtungen gemäß der vorliegenden Erfindung als Speicherzellen in einem Halbleiterspeicher verwendet. In der Halbleiterspeichervorrichtung können mehrere Zeilen von Single-Poly-EPROM-Vorrichtungen vorgesehen sein. Die Zusatzgates jeder in einer Zeile befindlichen Single-Poly-EPROM-Vorrichtung können alle zu dem Pufferausgang eines einzelnen Dreizustandspuffers parallel geschaltet sein. Somit kann durch richtiges Steuern des mit den Single-Poly-EPROM-Vorrichtungen in einer Zeile verbundenen Dreizustandspuffers jede Single-Poly-EPROM-Vorrichtung in einer Zeile vor unbeabsichtigtem Programmieren oder Löschen geschützt werden. Da im Gegensatz zu der herkömmlichen Architektur, bei der für jede Speicherzelle ein Hochspannungs-Auswahltransistor erforderlich ist, für jede Zeile nur ein Dreizustandspuffer erforderlich ist, kann auf diese Weise eine erhebliche Flächenverringerung erreicht werden.
-
Im Folgenden wird anhand der beigefügten Zeichnung eine bevorzugte Ausführungsform der vorliegenden Erfindung beschrieben.
-
1 zeigt eine schematische Draufsicht einer herkömmlichen Single-Poly-EPROM-Vorrichtung.
-
2 zeigt einen schematischen Querschnitt der in 1 gezeigten Single-Poly-EPROM-Vorrichtung.
-
3 zeigt schematisch die Konfiguration eines herkömmlichen Halbleiterspeichers, der herkömmliche Single-Poly-EPROM-Vorrichtungen umfasst.
-
4 zeigt eine schematische Draufsicht einer Single-Poly-EPROM-Vorrichtung gemäß der Ausführungsform der vorliegenden Erfindung.
-
5 zeigt einen schematischen Querschnitt der Single-Poly-EPROM-Vorrichtung gemäß der in 4 gezeigten Ausführungsform.
-
6 veranschaulicht schematisch die Konfiguration eines Halbleiterspeichers, der mehrere Zeilen von Single-Poly-EPROM-Vorrichtungen gemäß der Ausführungsform der vorliegenden Erfindung umfasst.
-
Die Single-Poly-EPROM-Vorrichtung gemäß der Ausführungsform aus 4 umfasst ein Zusatzgate 40, ein schwebendes Gate 10 und ein Steuergate 12. Ein Abschnitt des schwebenden Gates 10 ist zwischen dem Zusatzgate 40 und dem Steuergate 12 positioniert. Mit anderen Worten, dieser Abschnitt des schwebenden Gates 10 ist zwischen das Steuergate 12 und das Zusatzgate 40 gelegt. Sowohl das Zusatzgate 40 als auch das Steuergate 12 besitzen Kontakte, d. h. einen Zusatzgatekontakt 14A und einen Drainkontakt 14C, während das schwebende Gate 10 vollständig isoliert ist. Darüber hinaus umfasst die Single-Poly-EPROM-Vorrichtung aus 4 eine Source 16 und einen Drain 18. Ein Kanal zwischen der Source 16 und dem Drain 18 ist von einem Abschnitt des schwebenden Gates 10 bedeckt. Somit steuert das schwebende Gate 10 die Leitfähigkeit des Kanals. Das schwebende Gate 10, der Drain 18 und die Source 16 bilden einen Feldeffekttransistor.
-
Vorzugsweise ist der Feldeffekttransistor ein Metalloxid-Halbleiter-FET mit einem N-Kanal (Enhanced MOSFET). In diesem Fall sind sowohl der Drain 18 als auch die Source 16 n-dotiert. Der Kanal zwischen der Source 16 und dem Drain 18 ist p-dotiert. Eine Siliciumdioxidschicht isoliert das schwebende Gate 10 gegenüber dem n-Kanal. Das schwebende Gate 10 ist aus Polysilicium hergestellt. Das Zusatzgate 40 ist entweder aus einer zweiten Polysiliciumschicht oder aus einer TiN Schicht hergestellt (obgleich irgendeine leitende Schicht verwendet werden kann). Siliciumdioxidschichten isolieren das Zusatzgate 40 gegenüber dem schwebenden Gate 10 und das Steuergate 12 gegenüber dem schwebenden Gate 10. Die Source 16, der Drain 18 und das Steuergate 12 bilden n-dotierte Bereiche in einem p-dotierten Grundmaterialbereich 15. Mit der Grundmaterialfläche 15 ist ein Substrat 20 verbunden. Der Zweck eines Substrats 20 ist der gleiche wie in herkömmlichen integrierten MOSFET-Vorrichtungen.
-
5 zeigt schematisch einen Querschnitt der in 4 gezeigten Single-Poly-EPROM-Vorrichtung. Dieser Querschnitt ist etwa in der in 4 durch das Bezugszeichen h angegebenen Ebene genommen. Das Steuergate 12 ist seitlich von dem Drain 18 positioniert. Beide Bereiche sind n-dotiert. Das schwebende Gate 10 ist aus Polysilicium hergestellt und sowohl über dem Drain 18 als auch über dem Steuergate 12, die in 5 gezeigt sind, positioniert. Das schwebende Gate 10 ist gegenüber dem Steuergate 12 elektrisch isoliert. Das Bezugszeichen C1 beschreibt eine Kapazität zwischen dem Steuergate 12 und dem schwebenden Gate 10. Darüber hinaus ist über dem schwebenden Gate 10 das Zusatzgate 40 positioniert. Das Bezugszeichen C2 beschreibt die Kapazität zwischen dem Zusatzgate 40 und dem schwebenden Gate 10. Die Kapazitäten C1 und C2 sind miteinander in Reihe geschaltet.
-
In der ersten Ordnung ist die Spannung an dem schwebenden Gate 10 durch den Spannungsabfall zwischen dem Zusatzgate 40 und dem Steuergate 12 sowie durch die in 5 gezeigten Kapazitäten C1 und C2 bestimmt. Die Größen der Kapazitäten C1 und C2 sind durch die Geometrie der Gates 40, 10 und 12 sowie durch die Isolierschichten zwischen diesen Gates bestimmt. Das Zusatzgate 40 ist mit dem Ausgang eines Dreizustandspuffers 60 verbunden.
-
Der Dreizustandspuffer 60 kann in der Weise gesteuert werden, dass er durch geeignete Auswahl des Auswahleingangssignals 68 gleich ”0” sein Puffereingangssignal 64 an seinen Pufferausgang 62 übergibt. Der Puffereingang 64 wird mit dem Massepotential GND verbunden und an das Steuergate 12 eine Programmierspannung VPP angelegt. In diesem Fall ist der Spannungsabfall zwischen dem Steuergate 12 und dem Zusatzgate 40 gleich der Programmierspannung VPP. Falls die Kapazitäten C1 und C2 gleich sind, ist die Spannung des schwebenden Gates 10 dann < (1/2)·VPP. Da die Spannung zwischen dem Drain 18 und dem schwebenden Gate 10 zu klein ist, um ein Fowler-Nordheim-Tunneln zu ermöglichen, findet keine Programmierung statt.
-
Alternativ wird der Pufferausgang durch geeignetes Auswählen des Auswahleingangssignals 68 gleich ”1” schwebend gemacht. Folglich ist das Zusatzgate 40 schwebend. Der Drain 18 wird mit dem Massepotential GND verbunden. Der Spannungsabfall zwischen dem Steuergate 12 und dem schwebenden Gate ist gleich der Programmierspannung VPP, multipliziert mit einem Kopplungsverhältnis. Es findet ein Fowler-Nordheim statt, wobei die Single-Poly-EPROM-Vorrichtung programmiert wird. Durch Anlegen der Programmierspannung an die Masse 18 und Anlegen des Massepotentials an das Steuergate wird ein Löschen der Single-Poly-EPROM-Vorrichtung ausgeführt.
-
6 veranschaulicht schematisch eine Matrix aus Single-Poly-EPROM-Vorrichtungen 66 gemäß der Ausführungsform der vorliegenden Erfindung. Jede der Single-Poly-EPROM-Vorrichtungen 66 besitzt ein Steuergate 12 und ein Zusatzgate 40. Der besondere Entwurf jeder der Single-Poly-EPROM-Vorrichtungen 66 ist in den 4 und 5 gezeigt. Die Single-Poly-EPROM-Vorrichtungen 66 sind in den Zeilen Row1, Row2 und in den Spalten COL1 und COL2 ausgerichtet. Die Drains 18 jeder Single-Poly-EPROM-Vorrichtung 66 sind mit einer Bitleitung BL1, BL2 verbunden. Die Sources 16 jeder Single-Poly-EPROM-Vorrichtung 66 in einer einzelnen Spalte COL1, COL2 sind miteinander verbunden.
-
Darüber hinaus sind in 6 zwei Dreizustandspuffer 60 gezeigt. Die Zusatzgates 40 der Single-Poly-EPROM-Vorrichtungen 66 in einer Zeile Row1, Row2 sind mit dem Ausgang 62 eines einzelnen Dreizustandspuffers 60 verbunden. Außerdem umfasst jeder Dreizustandspuffer 60 einen Puffereingang 64 und einen Auswahleingang 68. Der Zustand des Dreizustandspuffers 60 ist durch ein dem Auswahleingang 68 zugeführtes Auswahlsignal bestimmt. Falls das Auswahlsignal gleich null ist, überträgt der Dreizustandspuffer 60 das Auswahlsignal an den Pufferausgang 62. Falls das Auswahlsignal gleich 1 ist, ist der Ausgang des Puffers 62 schwebend. Folglich kann die Spannung an dem Zusatzgate 40 der Single-Poly-EPROM-Vorrichtungen 66 in einer einzelnen Zeile Row1, Row2 durch einen Dreizustandspuffer 60 gesteuert, werden. Falls ein Programmieren oder Löschen einer der Single-Poly-EPROM-Vorrichtungen 66 ausgeführt werden soll, wird der Dreizustandspuffer 60 in der entsprechenden Zeile Row1, Row2 in der Weise gesteuert, dass der Pufferausgang 62 schwebend ist. Dagegen werden die verbleibenden Pufferausgänge 62 verwendet, um die Spannung des Zusatzgates 40 zu steuern. Die zum Programmieren oder Löschen an den Drain 18 der Single-Poly-EPROM-Vorrichtung 66 angelegte Spannung kann die schwebenden Gates 10 der verbleibenden Single-Poly-EPROM-Vorrichtungen 66 nicht laden oder entladen. Zum Schutz der Drains 18 der Single-Poly-EPROM-Vorrichtungen 66 in der Speichermatrix sind keine Auswahltransistoren wie in der herkömmlichen Speichermatrix erforderlich. Folglich kann die Fläche der Speichermatrix erheblich verringert sein.
