TW201541563A - 具有電荷捕捉層的非揮發性記憶體裝置及製造其之方法 - Google Patents

具有電荷捕捉層的非揮發性記憶體裝置及製造其之方法 Download PDF

Info

Publication number
TW201541563A
TW201541563A TW103126126A TW103126126A TW201541563A TW 201541563 A TW201541563 A TW 201541563A TW 103126126 A TW103126126 A TW 103126126A TW 103126126 A TW103126126 A TW 103126126A TW 201541563 A TW201541563 A TW 201541563A
Authority
TW
Taiwan
Prior art keywords
layer
region
charge trapping
volatile memory
memory device
Prior art date
Application number
TW103126126A
Other languages
English (en)
Inventor
Young-Joon Kwon
Original Assignee
Sk Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sk Hynix Inc filed Critical Sk Hynix Inc
Publication of TW201541563A publication Critical patent/TW201541563A/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

一種非揮發性記憶體裝置包括具有第一電荷捕捉區域、第二電荷捕捉區域以及在第一和第二電荷捕捉區域之間的選擇區域的基板。阱區域被設置在基板中。源極區域和汲極區域設置在所述阱區域中。閘極結構被設置在源極區域和汲極區域之間的通道區域上。閘極結構包括：堆疊在所述第一電荷捕捉區域中的第一穿隧層、第一電荷捕捉層、第一阻擋層和第一導電層；堆疊在所述第二電荷捕捉區域中的第二穿隧層、第二電荷捕捉層、第二阻擋層和第二導電層；以及堆疊在所述選擇區域中的第一絕緣層、第二絕緣層、第三絕緣層和第三導電層。

Description

具有電荷捕捉層的非揮發性記憶體裝置及製造其之方法
本發明的各種實施例涉及非揮發性記憶體裝置及製造其之方法，更具體地說，涉及具有電荷捕捉層的非揮發性記憶體裝置及製造其之方法。
相關申請案的交叉參考
本申請案基於35 U.S.C 119(a)主張2014年4月18日於韓國知識產權局所提申的韓國申請案第10-2014-0046994號的優先權，其通過引用將其整體併入本文中。
半導體記憶體裝置通常歸類為揮發性記憶體裝置或非揮發性記憶體裝置。揮發性記憶體裝置當它們的電源供應被中斷時，失去它們所存儲的數據，但具有相對高的操作速度(例如，它們相對快速地讀出存儲在記憶體單元中的數據或者將數據寫入到記憶體單元)。相比之下，非揮發性記憶體裝置當它們的電源供應被中斷時，保留它們所存儲的數據，但往往以較低的速度操作。因此，非揮發性記憶體裝置被用於在需要保留數據而不具有恆定電源之電子系統中。非揮發性記憶體裝置包括遮罩唯讀記憶體(mask read only memory，MROM)裝置、可程式化唯讀記憶體 (programmable read only memory，PROM)裝置、可抹除可程式化唯讀記憶體(erasable programmable read only memory，EPROM)裝置、電性可抹除可程式化唯讀記憶體(electrically erasable programmable read only memory，EEPROM)裝置以及快閃記憶體裝置等。
一般而言，MROM裝置、PROM裝置以及EPROM裝置需要額外的設備(例如，紫外線照射器)來擦除它們所存儲的數據。因此，在許多應用中使用MROM裝置、PROM裝置和EPROM裝置可能是不方便。與此相反，EEPROM裝置和快閃記憶體裝置允許數據被電性擦除和寫入，而無需額外的設備。因此，EEPROM裝置和快閃記憶體裝置可在各個領域中應用，例如，用於程序的執行之系統或需要頻繁的數據更新之輔助記憶體裝置。特別是，快閃記憶體裝置可以在單元中(例如，在頁中)同時擦除，並且能夠實現比EEPROM裝置還高的整合密度。因此，快閃記憶體裝置通常被用在大容量輔助記憶體裝置。
非揮發性記憶體裝置能夠存儲在每個記憶體單元中的數據的數量取決於存儲在每個記憶體單元中的位元的數量。單一位元的數據所存儲的記憶體單元被稱為單一位元單元或單一層級單元(single level cell，SLC)。與此相反，多位元的數據(例如，數據包括2個位元或更多)所存儲的記憶體單元被稱為多位元單元、多層級單元(multi-level cell，MLC)或多態單元。隨著半導體記憶體裝置變得更加高度整合，採用的MLC的非揮發性記憶體裝置已經囊括了半導體工業的重視。
快閃記憶體和EEPROM裝置通常具有包括垂直地堆疊的浮動閘極和控制閘極電極之堆疊閘極結構。然而，如果在記憶體單元之間的 距離減小太多，由於記憶體單元之間的干擾作用或耦合電容，則記憶體單元的閾值電壓可能會變得不穩定。因此，大量的研究和開發投入如何可以使用電荷捕捉層而完善記憶體裝置更有效地存儲數據。
各種實施例涉及具有電荷捕捉層的非揮發性記憶體裝置及製造其之方法。
根據一個實施例，一種非揮發性記憶體裝置包括：基板，其具有第一電荷捕捉區域、第二電荷捕捉區域以及在所述第一和第二電荷捕捉區域之間的選擇區域，其中所述第一電荷捕捉區域、所述選擇區域和所述第二電荷捕捉區域在一個方向上排列；阱區域，其具有第一導電類型並且佈置在所述基板中，其中所述阱區域的表面被暴露；源極區域和汲極區域，其佈置在所述阱區域中以藉由通道區域而相互分離，其中所述源極區域和汲極區域具有與所述第一導電型不同的第二導電類型；以及閘極結構，其設置在所述通道區域上，其中所述閘極結構包括：堆疊在所述第一電荷捕捉區域中的第一穿隧層、第一電荷捕捉層、第一阻擋層和第一導電層；堆疊在所述第二電荷捕捉區域中的第二穿隧層、第二電荷捕捉層、第二阻擋層和第二導電層；以及堆疊在所述選擇區域中的第一絕緣層、第二絕緣層、第三絕緣層和第三導電層。
根據另一個實施例，一種製造非揮發性記憶體裝置的方法包括：在基板上形成阱區域，其中所述阱區域的表面被暴露；在所述阱區域上形成第一穿隧材料；移除所述第一穿隧材料的部分以形成暴露所述阱區域的部分之第一穿隧層；在所述第一穿隧層和所述阱區域的暴露部分上依 次形成第二穿隧層、電荷捕捉層和絕緣層；在所述絕緣層上形成導電層；圖案化所述導電層、所述絕緣層、所述電荷捕捉層和所述第二穿隧層，以形成暴露所述阱區域的部分之閘極結構；以及在所述阱區域的暴露部分中形成源極/汲極區域。
根據另一個實施例，一種非揮發性記憶體裝置，包括：基板，其具有排列在一個方向上的第一電荷捕捉區域、選擇區域和第二電荷捕捉區域；絕緣層，其形成在所述選擇區域中的所述基板上；穿隧層、電荷捕捉層和阻擋層，其堆疊在所述選擇區域中的所述絕緣層上以及在所述第一和第二電荷捕捉區域中的所述基板上；以及導電層，其形成在所述阻擋層上，其中，所述穿隧層、所述電荷捕捉層和所述阻擋層具有在所述第一電荷捕捉區域和所述選擇區域之間以及在所述選擇區域和所述第二電荷捕捉區域之間的層級差。
100‧‧‧單位單元
110‧‧‧基板
112‧‧‧N型阱區域
114‧‧‧第一P型接面區域
116‧‧‧第二P型接面區域
118‧‧‧主動區域
119‧‧‧通道區域
120‧‧‧溝槽隔離層
131‧‧‧第一電荷捕捉區域
132‧‧‧第二電荷捕捉區域
133‧‧‧選擇區域
141‧‧‧第一穿隧層
142‧‧‧第二穿隧層
143‧‧‧第一絕緣層
143a‧‧‧第一下部絕緣層
143b‧‧‧第一上部絕緣層
151‧‧‧第一電荷捕捉層
152‧‧‧第二電荷捕捉層
153‧‧‧第二絕緣層
161‧‧‧第一阻擋層
162‧‧‧第二阻擋層
163‧‧‧第三絕緣層
170‧‧‧閘極導電層
171‧‧‧第一導電層
172‧‧‧第二導電層
173‧‧‧第三導電層
180‧‧‧閘極結構
310‧‧‧第一電荷捕捉電晶體
311‧‧‧第一端部
312‧‧‧第二端部
313‧‧‧第一閘極端部
320‧‧‧第二電荷捕捉電晶體
321‧‧‧第一端部
322‧‧‧第二端部
323‧‧‧第二閘極端部
330‧‧‧選擇電晶體
331‧‧‧第一端部
332‧‧‧第二端部
333‧‧‧第三閘極端部
500‧‧‧單元陣列
510‧‧‧選擇區域
512‧‧‧電荷捕捉區域
514‧‧‧第一P型接面區域
516‧‧‧第二P型接面區域
520‧‧‧電荷捕捉區域
570‧‧‧導電層
571‧‧‧第一導電層
572‧‧‧第二導電層
573‧‧‧第三導電層
580‧‧‧主動區域
591‧‧‧字線接觸
592‧‧‧第一接面區域接觸
593‧‧‧第二接面區域接觸
610‧‧‧單位單元
611‧‧‧第一電荷捕捉電晶體
612‧‧‧第二電荷捕捉電晶體
613‧‧‧選擇電晶體
620‧‧‧單位單元
621‧‧‧第一電荷捕捉電晶體
622‧‧‧第二電荷捕捉電晶體
623‧‧‧選擇電晶體
630‧‧‧單位單元
631‧‧‧第一電荷捕捉電晶體
632‧‧‧第二電荷捕捉電晶體
633‧‧‧選擇電晶體
640‧‧‧單位單元
641‧‧‧第一電荷捕捉電晶體
642‧‧‧第二電荷捕捉電晶體
643‧‧‧選擇電晶體
714‧‧‧深的源極/汲極區域
716‧‧‧源極/汲極延伸區域
740‧‧‧第一穿隧層
741‧‧‧開口
751‧‧‧第二穿隧層
752‧‧‧電荷捕捉層
753‧‧‧絕緣層
772‧‧‧導電層
780‧‧‧閘極結構
790‧‧‧遮罩圖案
792‧‧‧開口
795‧‧‧閘極間隔物
本發明的實施例將在觀看附圖和伴隨的詳細描述而變得更加明顯，其中：圖1是說明根據一個實施例的非揮發性記憶體裝置的一單位單元的佈局圖；圖2是沿著圖1的線I-I'所截取的橫截面圖；圖3是對應於圖1所示的單位單元的等效電路圖；圖4是說明用於圖3所示的單位單元的操作之偏壓條件的表；圖5是說明採用圖1所示的單位單元之單元陣列的佈局圖；圖6是對應於圖5所示的單元陣列的等效電路圖； 圖7是說明用於圖6所示的單元陣列的操作之偏壓條件的表；以及圖8至13是說明根據實施例的製造非揮發性記憶體裝置的方法的橫截面圖。
各種實施例將參照附圖更詳細地描述如下。但是，本發明也可以不同的形式具體實現並且不應被解釋為限制於本文所闡述的實施例。更確切地說，提供這些實施例，使得本公開將是徹底和完整的，並且將完整地傳達本發明的範疇給熟知本領域的技術人士。附圖不一定是按比例繪製，並且在一些情況下，比例可能被誇大了，以便清楚地說明本實施例的特徵。在整個公開中，類似的元件符號直接對應於在本發明的各個附圖和實施例中的類似的部件。
在下面的實施例中，將理解的是，當元件被稱為位於另一元件“上”、“之上”、“上方”、“下方”、“之下”或“下”時，它可直接接觸另一元件，或者至少一個插入元件可以存在其間。因此，使用於本文中的諸如“上”、“之上”、“上方”、“下方”、“之下”或“下”以及相似用語僅用於描述特定實施例的目的，並且並非意圖限制本公開的範圍。
圖1是說明根據一個實施例的非揮發性記憶體裝置的單位單元的佈局圖。圖2是沿著圖1的線I-I'所截取的橫截面圖。參照圖1和2，單位單元100可以包括基板110和佈置在基板110中的N型阱區域112，使得N型阱區域112的頂表面被暴露。基板110可以具有在第一方向上排列的第一電荷 捕捉區域131和第二電荷捕捉區域132以及設置在第一和第二電荷捕捉區域131和132之間的選擇區域133。溝槽隔離層120可以設置在基板110中以定義在第一方向上延伸的主動區域118。第一P型接面區域114可以被佈置在第一方向上延伸的主動區域118的一端部中，並且第二P型接面區域116可以被佈置在第一方向上延伸的主動區域118的另一端部中。第一P型接面區域114可以被佈置在第一電荷捕捉區域131，並且第二P型接面區域116可以被佈置在第二電荷捕捉區域132。在一些實施例中，第一P型接面區域114可以對應於源極區域，並且第二P型接面區域116可以對應於汲極區域。通道區域119可以提供在第一和第二P型接面區域114和116之間的主動區域118的表面下。
閘極結構180可以設置在通道區域119上。在第一電荷捕捉區域131中的閘極結構180可以包括依序堆疊的第一穿隧層141、第一電荷捕捉層151、第一阻擋層161和第一導電層171。第一導電層171可以作為第一控制閘極層來運行。在第二電荷捕捉區域132中的閘極結構180可以包括依序堆疊的第二穿隧層142、第二電荷捕捉層152、第二阻擋層162和第二導電層172。第二導電層172可以作為第二控制閘極層來運作。在選擇區域133中的閘極結構180可以包括依序堆疊的第一絕緣層143、第二絕緣層153、第三絕緣層163和第三導電層173。所述第一、第二和第三絕緣層143、153和163可以作為閘極絕緣層來運作，並且第三導電層173可以作為選擇電晶體的閘極電極層來運作。
在選擇區域133中的第一絕緣層143可以包括依序堆疊的第一下部絕緣層143a和第一上部絕緣層143b。第一穿隧層141、第二穿隧層142和第一上部絕緣層143b可以是相同的材料層。在一些實施例中，第一穿隧層 141、第二穿隧層142和第一上部絕緣層143b可以是氧化物層。在一些實施例中，第一下部絕緣層143a可以是與第一上部絕緣層143b相同的絕緣材料層(例如，氧化物層)。替選地，第一下部絕緣層143a可以是與第一上部絕緣層143b不同的絕緣材料層。在任何情況下，第一下部絕緣層143a的厚度可以實質上等於第一和第二穿隧層141和142中的各者的厚度。因此，第一絕緣層143的總厚度可以藉由第一上部絕緣層143b的厚度而大於第一和第二穿隧層141和142中的各者的厚度。因此，可以有在第一電荷捕捉區域131中的第一穿隧層141和在選擇區域133中的第一絕緣層143之間以及在第二電荷捕捉區域132中的第二穿隧層142和在選擇區域133中的第一絕緣層143之間的層級差。
第一電荷捕捉層151、第二電荷捕捉層152和第二絕緣層153可以構成沒有任何異質接面於其間的單一材料層。可以有在第一電荷捕捉區域131中的第一電荷捕捉層151和在選擇區域133中的第二絕緣層153之間以及在第二電荷捕捉區域132中的第二電荷捕捉層152和在選擇區域133中的第二絕緣層153之間的等級差。在第一電荷捕捉層151和第二絕緣層153之間以及在第二電荷捕捉層152和第二絕緣層153之間的的等級差可以實質上等於第一上部絕緣層143b的厚度。在一些實施例中，第一電荷捕捉層151、第二電荷捕捉層152和第二絕緣層153可以是相同的材料層，例如，氮化物層。
第一阻擋層161、第二阻擋層162和第三絕緣層163可以構成沒有任何異質接面於其間的單一材料層。可以有在第一電荷捕捉區域131中的第一阻擋層161和在選擇區域133中的第三絕緣層163之間以及在第二電荷捕捉區域132中的第二阻擋層162和在選擇區域133中的第三絕緣層之間的層 級差。第一阻擋層161和第三絕緣層163之間的層級差以及第二阻擋層162和第三絕緣層163之間的層級差可以實質上等於第一上部絕緣層163的厚度143b。在一些實施例中，第一阻擋層161、第二阻擋層162和第三絕緣層163可以是相同的材料層，例如氧化物層。
第一導電層171、第二導電層172和第三導電層173可以構成沒有任何異質接面於其間的單一材料層。可以有在第一電荷捕捉區域131中的第一導電層171的底表面和在選擇區域133中的第三導電層173的底表面之間以及在第二電荷捕捉區域132中的第二導電層172的底表面和在選擇區域133中的第三導電層173的底表面之間的層級差。在第一導電層171和第三導電層173之間以及在第二導電層162和第三導電層173之間的層級差可以是實質上等於第一上部絕緣層143b的厚度。在一些實施例中，第一導電層171、第二導電層172和第三導電層173可以是相同的材料層，例如，多晶矽層。第一導電層171、第二導電層172和第三導電層173可以構成閘極導電層170。
圖3是對應於圖1所示的單位單元的等效電路圖。參照圖1、2和3，非揮發性記憶體裝置的單位單元100可以包括第一電荷捕捉電晶體310、第二電荷捕捉電晶體320和選擇電晶體330。第一電荷捕捉電晶體310可以具有第一端部311、第二端部312和第一閘極端部313。第二電荷捕捉電晶體320可以具有第一端部321、第二端部322和第二閘極端部323。選擇電晶體330可以具有第一端部331、第二端部332和第三閘極端部333。
第一電荷捕捉電晶體310的第一端部311可以對應於圖1和2中所示的第一P型接面區域114，並且可以電連接到源極線SL。第一電荷捕捉電晶體310的第二端部312可以直接連接到選擇電晶體330的第一端部331 而沒有任何插入的接面區域。選擇電晶體330的第二端部332可以直接連接到第二電荷捕捉電晶體320的第一端部321而沒有任何插入的接面區域。第二電荷捕捉電晶體320的第二端部322可以對應於圖1和2中所示的第二P型接面區域116，並且可以電連接到位元線BL。
第一電荷捕捉電晶體310的第一閘極端部313可以對應於圖2的第一電荷捕捉區域131中的第一導電層171。第二電荷捕捉電晶體320的第二閘極端部323可以對應於圖2的第二電荷捕捉區域132中的第二導電層172。另外，選擇電晶體330的第三閘極端部333可以對應於圖2的選擇區域133中的第三導電層173。參照圖1和2的描述，第一導電層171、第二導電層172和第三導電層173構成單一材料層。因此，第一閘極端部313、第二閘極端部323和第三閘極端子333可以電連接到單一字元線WL。
圖4是說明用於圖3所示的單位單元的操作之偏壓條件的表。參照圖1、2、3和4，要執行用於選擇性地程式化單位單元100的第一電荷捕捉電晶體310之第一編程操作(程序1)，負編程電壓-Vpp可以施加到字元線WL並且第一負源極線電壓-Vpsl可以施加到源極線SL。在第一編程操作期間，位元線BL及N型阱區域NW可以接地。如果負編程電壓-Vpp被施加到字元線WL，選擇電晶體330和第二電荷捕捉電晶體320可以導通，從而在鄰近於第一P型通道區域114的N型阱區域112中產生通道熱電洞。由於藉由施加到字線WL的負編程電壓-Vpp和施加到源極線SL的第一負源極線電壓-Vpsl所建立的電場，這些通道熱電洞可以被注入並且捕捉到第一電荷捕捉區域131中的第一電荷捕捉層151中。結果，第一電荷捕捉電晶體310的閾值電壓的絕對值可以增加，使得第一電荷捕捉電晶體310具有編程狀態。
要執行用於選擇性地程式化單位單元100的第二電荷捕捉電晶體320之第二編程操作(程序2)，負編程電壓-Vpp可以施加到字線WL以及第一負位元線電壓-Vpbl可以施加於位元線BL。在第二編程操作期間，源極線SL和N型阱區域NW可以接地。如果負編程電壓-Vpp被施加到字線WL，選擇電晶體330和第一電荷捕捉電晶體310可以導通，從而在鄰近第二P型接面區域116的N型阱區域112中產生通道熱電洞。由於施加到字線WL的負編程電壓-Vpp和施加於位元線BL的第一負位元線電壓-Vpbl所建立的電場，這些通道熱電洞可以被注入並捕捉到第二電荷捕捉區132中的第二電荷捕捉層152。結果，第二電荷捕捉電晶體320的閾值電壓的絕對值可以增加，使得第二電荷捕捉電晶體320具有編程狀態。N型阱區域NW可以接地，同時執行第一和第二編程操作。
要執行擦除操作，正擦除電壓+Vee可以被施加到字線WL，並且第二負位元線電壓-Vebl和第二負源極線電壓-Vesl可以分別施加於位元線BL和源極線SL。此外，負阱電壓-Venw可以施加到N型阱區域NW。在一些實施例中，第二負位元線電壓-Vebl、第二負源極線電壓-Vesl和負阱電壓-Venw可以具有實質上相同的水平。根據用於擦除操作的上述偏壓條件，在第一電荷捕捉區域131中的第一電荷捕捉層151和第二電荷捕捉區域132中的第二電荷捕捉層152捕捉的電洞可以被移除。結果，第一和第二電荷捕捉電晶體310和320的閾值電壓的絕對值可以降低，使得第一和第二電荷捕捉電晶體310和320具有擦除狀態。
要執行用於選擇地讀出存儲在第一電荷捕捉電晶體310中的數據之第一讀取操作(讀取1)，負讀取電壓-Vread可以施加到字線WL以及 第三負位元線電壓-Vrbl可以施加到位元線BL。在第一讀取操作期間，源極線SL和N型阱區域NW可以接地。如果負讀取電壓-Vread被施加到字線WL，在選擇區域133中的選擇電晶體330可以導通。此外，因為N型阱區域112被接地以及第三負位元線電壓-Vrbl通過位元線BL而被施加至第二P型接面區域116，反向偏壓可以被施加到N型阱區域112和第二P型接面區域116之間。因此，耗盡區域可以形成在第二電荷捕捉區域132的N型阱區域112中，並且耗盡區域可以延伸且到達導通的選擇電晶體333的通道區域119。因此，源極線SL和位元線BL之間的電流流動可以藉由第一電荷捕捉電晶體310的閾值電壓來確定。即，如果第一電荷捕捉電晶體310的閾值電壓的絕對值高於負讀取電壓-Vread的絕對值時，因為第一電荷捕捉電晶體310被中斷，在源極線SL和位元線BL之間沒有電流流動。在這樣的情況下，第一電荷捕捉電晶體310可以被視為正被程式化。相反地，如果第一電荷捕捉電晶體310的閾值電壓的絕對值低於負讀取電壓-Vread的絕對值時，因為第一電荷捕捉電晶體310被導通，電流可以在源極線SL和位元線BL之間流動。在這樣的情況下，第一電荷捕捉電晶體310可以被視為正被擦除。
為了執行用於選擇地讀出存儲在第二電荷捕捉電晶體320中的數據之第二讀取操作(讀取2)，負讀取電壓-Vread可以施加到字線WL以及第三負源極線電壓-Vrsl可以被施加到源極線SL。在第二讀取操作期間，位元線BL及N型阱區域NW可以接地。如果負讀取電壓-Vread被施加到字線WL，在選擇區域133中的選擇電晶體330可以導通。此外，因為N型阱區域112接地，反向偏壓可以在N型阱區域112和第一P型接面區域114之間施加，並且第三負源極線電壓-Vrsl通過源極線SL被施加到第一P型接面區域114。 因此，耗盡區域可以形成在第一電荷捕捉區域131的N型阱區域112中以及耗盡區域可以延伸且到達導通的選擇電晶體333的通道區域119。因此，源極線SL和位元線BL之間的電流流動可以藉由第二電荷捕捉電晶體320的閾值電壓來確定。即，如果第二電荷捕捉電晶體320的閾值電壓的絕對值高於負讀取電壓-Vread的絕對值時，因為第二電荷捕捉電晶體320被中斷，源極線SL和位元線BL之間沒有電流流動。在這樣的情況下，第二電荷捕捉電晶體320可以被視為正被程式化。相反地，如果第二電荷捕捉電晶體320的閾值電壓的絕對值低於負讀取電壓的絕對值-Vread時，因為第二電荷捕捉電晶體320被導通，電流可以在源極線SL和位元線BL之間流動。在這樣的情況下，第二電荷捕捉電晶體320可以被視為正被擦除。
圖5是說明採用圖1所示的單位單元之單元陣列的佈局圖。參照圖5，根據本發明概念的一個實施例的非揮發性記憶體裝置的單元陣列500可以包括排列在第一方向上的複數個選擇區域510以及設置在每個選擇區域510的兩側處的複數個電荷捕捉區域520。選擇電晶體可以設置在選擇區域510中，以及第一和第二電荷捕捉電晶體可以設置在電荷捕捉區域520中。單元陣列500可以包括複數個單位單元100，其在平行於第一方向的列中和與第一方向相交的第二方向平行的行中排列。即，複數個單位單元100可以矩陣的形式排列。複數個單位單元100的各者可以具有如參照圖1、2、3和4所描述的單位單元100相同的結構。
更具體地，藉由隔離層(未示出)所定義的複數個主動區域580可以被設置以具有在第一方向上延伸的條紋形狀。主動區域580可以在第二方向上被排列以相互分隔開。所有的主動區域580可以被佈置在N型阱區 域512中。複數個導電層570可以被佈置以與主動區域580相交，並且在第二方向上延伸。也就是說，導電層570可以被佈置以具有平行於第二方向的條紋形狀，並且可以在第一方向上進行排列，以將彼此相分隔。每個導電層570可以包括第一導電層571、第二導電層572以及第一和第二導電層571和572之間的第三導電層573。構成每一導電層570之第一、第二和第三導電層571、572和573可以是單一統一層。字線接觸591可以被佈置在導電層570的第一各自的端部上，並且導電層570可以通過字線接觸591而電連接到各自的字線WL0、WL1、WL2和WL3。
第一P型接面區域514和第二P型接面區域516可以在每個主動區域580的部分中沿著第一方向交替地設置，其中每個主動區域580的部分是未以導電層570所覆蓋。第一接面區域接觸592可以分別設置在第一P型接面區域514。佈置在一個主動區域580上的第一接面區域接觸592可以電連接到一條源極線SL0、SL1或SL2。第二接面區域接觸593可以分別佈置在第二P型接面區域516。佈置在一個主動區域580上的第二接面區域接觸593可以電連接到一條位元線BL0、BL1或BL2。
圖6是對應於圖5所示的單元陣列的等效電路圖。參考圖6，單位單元100可以沿著第一方向和第二方向排列以具有'm×n'矩陣形式。各個單位單元100可以包括具有連接到一條源極線的端部之第一電荷捕捉電晶體611、621、631或641、具有連接到一條位元線的端部之第二電荷捕捉電晶體612、622、632或642以及在第一和第二電荷捕捉電晶體611和612、621和622、631和632或641和642之間耦接的選擇電晶體613、623、633或643。具體地，單元陣列500可以包括m條字線WL0、WL1、...、和WLm-1、n條源極線 SL0、SL1、...、和SLn-1和n條位元線BL0、BL1、...、和BLn-1。每個字線WL0、WL1、...、和WLm-1可以電連接到在第一方向上排列的n個單位單元100。各個源極線SL0、SL1、...、和SLn-1可以電連接到在第二方向上排列的m個單位單元100。類似地，每個位元線BL0、BL1、...、和BLn-1也被電連接到在第二方向上排列的m個單位單元100。在圖6中，當表示為參考符號“610”的單位單元100對應於所選擇的單位單元，表示為參考符號“620”的單位單元100對應於與所選擇的單位單元610共用字線WL0之未選擇的單位單元。表示為參考符號“630”的單位單元100對應於與所選擇的單位單元610共享源極線SL0和位線BL0之未選擇的單位單元，以及表示為參考符號“640”的單位單元100對應於不與所選擇的單位單元610共享任何字線/源極線/位元線的未選擇的單位單元。
圖7是說明用於圖6所示的單元陣列的操作之偏壓條件的表。參照圖6和7，為了執行用於選擇性地程式化所選擇的單位單元610的第二電荷捕捉電晶體612(直接連接至位元線BL0)之編程操作，負編程電壓-Vpp可以施加到連接到所選擇的單位單元610的字線WL0，並且接地電壓可以施加到其餘字線WL1、...和WLm-1。此外，接地電壓可以施加到連接到所選擇的單位單元610的源極線SL0，並且第一負位元線電壓-Vpbl可以施加到連接到所選擇的單位單元610的位元線BL0。而且，其餘的源極線SL1、...和SLn-1以及其餘的位元線BL1、...和BLn-1可以是浮動的，並且N型阱區域512(NW)可以接地。根據上述偏壓條件，所選擇的單位單元610的第二電荷捕捉電晶體612可以藉由帶至帶穿隧(BTBT)熱電洞注入機制而選擇性程式化。
由於連接到單位單元630和640之字線WL1接地，單位單元630和640可以是未被選擇的，無論施加到源極線SL0和SL1和位元線BL0和BL1的電壓。因此，沒有單位單元630和640的電荷捕捉電晶體可以被程式化。同時，負編程電壓-Vpp也可以施加到連接未選擇的單位單元620之字線WL0。然而，因為連接到未選擇的單位單元620之源極線SL1和位元線BL1是浮動的，沒有通道熱電洞可以在未選擇的單位單元620中生成。因此，沒有未選擇的單位單元620的電荷捕捉電晶體可以被程式化。本實施例對應於用於選擇性地程式化選擇的單位單元610的第二電荷捕捉電晶體612之範例，如上所述。然而，如果對應於第一負位元線電壓-Vpbl的電壓被施加到源極線SL0，並且位元線BL0接地，選擇的單位單元610的第一電荷捕捉電晶體611可以被選擇性程式化。
要執行擦除操作，正擦除電壓+Vee可以施加到連接所選擇的單位單元610之字線WL0，並且其餘的字線WL1、...和WLm-1可以接地。此外，第一負源極線電壓-Vesl可以施加於所有源極線SL0、SL1、...和SLn-1，並且第二負位元線電壓-Vebl可以施加到所有位元線BL0、BL1、...和BLn-1。此外，負阱電壓-Venw可以施加到N型阱區域NW。在用於擦除操作之上述偏壓條件下，所選擇的單位單元610的第一和第二電荷捕捉電晶體611和612皆可以藉由福勒-諾德漢(Folwer--Nordheim，F-N)穿隧機制被擦除。此外，與單位單元610共享字線WL0之單位單元620的第一和第二電荷捕捉電晶體621和622也可以藉由F-N穿隧機制而擦除。此外，連接字線WL0的其餘的單位單元之第一和第二電荷捕捉電晶體也可以藉由F-N穿隧機制而擦除。也就是說，彼此共享所選擇的字線的所有的單位單元100之第一和第二電荷捕捉 電晶體可以在擦除操作期間一次性擦除。由於連接接地電壓所施加的字線WL1之單位單元630和640未被選擇，沒有單位單元630和640的電荷捕捉電晶體可以擦除，不管施加到源極線SL0和SL1和位元線BL0和BL1的電壓。
要執行用於選擇性讀出存儲在所選擇的單位單元610的第二電荷捕捉電晶體612中的數據之讀取操作，負讀取電壓-Vread可以施加到連接所選擇的單位單元610的字線WL0，並且接地電壓可以施加到其餘字線WL1、...和WLm-1。此外，第二負源極線電壓-Vrsl可以施加到連接所選擇的單位單元610之源極線SL0，並且接地電壓可以施加到連接所選擇的單位單元610之位元線BL0。此外，其餘的源極線SL1、...和SLn-1以及其餘的位元線BL1、...和BLn-1可以接地，並且N型阱區域512(NW)也可以接地。在用於選擇地讀出存儲在所選擇的單位單元610中的數據之上述偏壓條件下，連接到經接地的字線WL1的單位單元630和640之選擇電晶體633和643可以中斷。因此，單位單元630和640可以未被選擇，無論施加到源極線SL0和SL1以及位元線BL0和BL1的電壓。同時，負讀取電壓-Vread所施加的字線WL0可以連接到未選擇的單位單元620。然而，因為連接到未選擇的單位單元620之源極線SL1和位元線BL1是接地的，沒有電流流過未選擇的單位單元620。結果，只有儲存在所選擇的單位單元610的第二電荷捕捉電晶體612的數據可以選擇性讀出。本實施例對應於用於選擇性讀出存儲在所選擇的單位單元610之第二電荷捕捉電晶體612中的數據的例子，如上所述。然而，如果對應於第二負源極線電壓-Vrsl的電壓施加到位元線BL0，並且源極線SL0接地，存儲在所選擇的單位單元610之第一電荷捕捉電晶體611中的數據可以被選擇性讀取。
圖8至13是說明根據發明概念的實施例的製造非揮發性記憶體裝置的方法的橫截面圖。在圖8至圖13的每一個圖中，右邊部分對應於圖5的第一方向的橫截面，並且左邊部分對應於圖5的第二方向的橫截面。即，圖8至13的右邊部分為沿著圖5的線Ⅱ-Ⅱ'所截取的橫截面圖。圖8至13的左邊部分是沿著圖5的線Ⅲ-Ⅲ'所截取的橫截面圖。如圖8所示，隔離層120可以形成在基板110(例如矽基板)中，以定義主動區域。隔離層120可以使用溝槽隔離製程所形成。在一些實施例中，在隔離層120形成之前，阱區域512可以使用阱形成離子佈植製程而形成在基板110中。阱區域512可以藉由佈植N型雜質進入基板110而形成。在一些實施例中，在隔離層120形成之後，阱區域512可以使用阱形成離子佈植製程而形成。第一穿隧層740可以形成在藉由隔離層120所定義的主動區域的部分上。主動區域可以位於阱區域512中。第一穿隧層740可以藉由暴露阱區域512的開口741以彼此分隔開。在一些實施例中，第一穿隧層740可以由氧化物層所形成。要形成第一穿隧層740，第一穿隧材料可以在包括隔離層120和阱區域512的基板110的整個表面上形成。隨後，例如光阻圖案的遮罩圖案也可以形成在第一穿隧材料上以暴露第一穿隧材料的部分。第一穿隧材料然後可以使用遮罩圖案作為蝕刻遮罩來蝕刻，以除去第一穿隧材料的暴露部分。結果，可以暴露阱區域512的部分。此後，遮罩圖案可以去除。
如圖9所示，第二穿隧層751、電荷捕捉層752和絕緣層753可以依序形成在第一穿隧層740和阱區域512的暴露部分上。第二穿隧層751可以由氧化物層所形成。電荷捕捉層752可以由氮化物層所形成。絕緣層753可以由氧化物層所形成。在圖9的第一方向的橫截面中，第一穿隧層740、第 二穿隧層751、電荷捕捉層752和絕緣層753可以依序堆疊在阱區域512的每個第一區域上，並且第二穿隧層751、電荷捕捉層752和絕緣層753可以依序堆疊在阱區域512的每個第二區域上。
如圖10所示，導電層772可以形成在絕緣層753的整個表面上。導電層772可以由摻雜有雜質離子的多晶矽層所形成。具有暴露導電層772的一部分的開口792之遮罩圖案790可以形成在導電層772上。遮罩圖案790可以由光阻層所形成。遮罩圖案790可以與形成在第一穿隧層740和其兩側上的導電層772重疊。
如圖11所示，導電層772、絕緣層753、電荷捕捉層752和第二穿隧層751可以使用遮罩圖案790作為蝕刻遮罩來蝕刻，以形成在阱區域512上的閘極結構780。每個閘極結構780可以形成以具有如參考圖2所述的閘極結構180之相同的結構。遮罩圖案790然後可以被除去。
參見圖12，源極/汲極延伸區域716可以使用離子佈植製程而形成在阱區域512中，如箭頭所示。用於形成源極/汲極延伸區域716的離子佈植製程可以使用閘極結構780和隔離層120作為佈植遮罩來執行。在一些實施例中，源極/汲極延伸區域716可以藉由佈植P型雜質進入阱區域512而形成，源極/汲極延伸區域716可以P型雜質來摻雜。
參見圖13，閘極間隔物795可以形成在閘極結構780的側壁上。深的源極/汲極區域714可以使用離子佈植製程而形成在阱區域512中，如箭頭所示。用於形成深的源極/汲極區域714的離子佈植製程可以使用閘極結構780和閘極間隔物795作為佈植遮罩來執行離子。在一些實施例中，深的源極/汲極區域714可以藉由佈植P型雜質進入阱區域512而形成。換句話說， 深的源極/汲極區域714可以P型雜質來摻雜。源極/汲極延伸區域716和深的源極/汲極區域714可以構成淺摻雜的汲極(LDD)結構。雖然在圖式中沒有顯示，金屬矽化物層可以額外地形成在深的源極/汲極區域714。
本發明的概念的實施例已在上面公開以用於說明的目的。本領域技術人士將會理解，各種修改、添加和替換都是可能的，而不脫離在所附申請專利範圍書中所揭露的本發明的概念之範疇和精神。
100‧‧‧單位單元
112‧‧‧N型阱區域
114‧‧‧第一P型接面區域
116‧‧‧第二P型接面區域
118‧‧‧主動區域
120‧‧‧溝槽隔離層
170‧‧‧閘極導電層
171‧‧‧第一導電層
172‧‧‧第二導電層
173‧‧‧第三導電層

Claims (20)

  1. 一種非揮發性記憶體裝置，包括：基板，其具有第一電荷捕捉區域、第二電荷捕捉區域以及在所述第一和第二電荷捕捉區域之間的選擇區域，其中所述第一電荷捕捉區域、所述選擇區域和所述第二電荷捕捉區域在一個方向上排列；阱區域，其具有第一導電類型並且佈置在所述基板中，其中所述阱區域的表面被暴露；源極區域和汲極區域，其佈置在所述阱區域中以藉由通道區域而相互分離，其中所述源極區域和汲極區域具有與所述第一導電型不同的第二導電類型；以及閘極結構，其設置在所述通道區域上，其中所述閘極結構包括：堆疊在所述第一電荷捕捉區域中的第一穿隧層、第一電荷捕捉層、第一阻擋層和第一導電層；堆疊在所述第二電荷捕捉區域中的第二穿隧層、第二電荷捕捉層、第二阻擋層和第二導電層；以及堆疊在所述選擇區域中的第一絕緣層、第二絕緣層、第三絕緣層和第三導電層。
  2. 根據申請專利範圍第1項的非揮發性記憶體裝置，其中，所述閘極結構被包括在形成於所述第一和第二電荷捕捉區域中的第一和第二電荷捕捉電晶體中，並且選擇電晶體形成在所述選擇區域中；其中，所述第一和第二導電層分別地對應於所述第一電荷捕捉電晶體的第一控制閘極層和所述第二電荷捕捉電晶體的第二控制閘極層；以及其中，所述第三導電層對應於所述選擇電晶體的閘極電極層。
  3. 根據申請專利範圍第1項的非揮發性記憶體裝置，其中所述第一絕緣層包括第一下部絕緣層和第一上部絕緣層。
  4. 根據申請專利範圍第3項的非揮發性記憶體裝置，其中所述第一穿隧層、所述第二穿隧層和所述第一上部絕緣層是由相同的材料層所組成。
  5. 根據申請專利範圍第4項的非揮發性記憶體裝置，其中所述第一穿隧層、所述第二穿隧層和所述第一上部絕緣層構成單一氧化層。
  6. 根據申請專利範圍第3項的非揮發性記憶體裝置，其中所述第一下部絕緣層、所述第一穿隧層和所述第二穿隧層具有實質上相同的厚度。
  7. 根據申請專利範圍第3項的非揮發性記憶體裝置，其中所述第一電荷捕捉層、所述第二電荷捕捉層和所述第二絕緣層在一個方向上排列，以構成單一層。
  8. 根據申請專利範圍第7項的非揮發性記憶體裝置，其中，在所述第一電荷捕捉區域中的所述第一電荷捕捉層和在所述選擇區域中的所述第二絕緣層具有在其間的層級差，並且在所述第二電荷捕捉區域中的所述第二電荷捕捉層和在所述選擇區域中的所述第二絕緣層中具有在其間的層級差；以及其中，所述層級差基本上等於所述第一上部絕緣層的厚度。
  9. 根據申請專利範圍第7項的非揮發性記憶體裝置，其中所述第一電荷捕捉層、所述第二電荷捕捉層和所述第二絕緣層是相同的材料層。
  10. 根據申請專利範圍第9項的非揮發性記憶體裝置，其中所述第一電荷捕捉層、所述第二電荷捕捉層和所述第二絕緣層構成單一氮化物層。
  11. 根據申請專利範圍第3項的非揮發性記憶體裝置，其中所述第一阻擋 層、所述第二阻擋層和所述第三絕緣層在一個方向上排列，以構成單一層。
  12. 根據申請專利範圍第11項的非揮發性記憶體裝置，其中，在所述第一電荷捕捉區域中的所述第一阻擋層和在所述選擇區域中的所述第三絕緣層具有在其間的層級差，並且在所述第二電荷捕捉區域中的所述第二阻擋層和在所述選擇區域中的所述第三絕緣層具有在其間的層級差；以及其中，所述層級差實質上等於所述第一上部絕緣層的厚度。
  13. 根據申請專利範圍第3項的非揮發性記憶體裝置，其中所述第一導電層、所述第二導電層和所述第三導電層在一個方向上排列，以構成單一層。
  14. 根據申請專利範圍第13項的非揮發性記憶體裝置，其中，在所述第一電荷捕捉區域中的所述第一導電層和在所述選擇區域中的所述第三導電層具有於其底表面之間的層級差，並且在所述第二電荷捕捉區域中的所述第二導電層和在所述選擇區域中的所述第三導電層具有於其底表面之間的層級差；以及其中，層級差實質上等於所述第一上部絕緣層的厚度。
  15. 根據申請專利範圍第13項的非揮發性記憶體裝置，其中所述第一導電層、所述第二導電層和所述第三導電層是相同的材料層。
  16. 根據申請專利範圍第15項的非揮發性記憶體裝置，其中所述第一導電層、所述第二導電層和所述第三導電層構成單一多晶矽層。
  17. 根據申請專利範圍第1項的非揮發性記憶體裝置，其中所述第一導電 類型是N型，並且第二導電類型是P型。
  18. 一種製造非揮發性記憶體裝置的方法，所述方法包括：在基板上形成阱區域，其中所述阱區域的表面被暴露；在所述阱區域上形成第一穿隧材料；移除所述第一穿隧材料的部分以形成暴露所述阱區域的部分之第一穿隧層；在所述第一穿隧層和所述阱區域的暴露部分上依次形成第二穿隧層、電荷捕捉層和絕緣層；在所述絕緣層上形成導電層；圖案化所述導電層、所述絕緣層、所述電荷捕捉層和所述第二穿隧層，以形成暴露所述阱區域的部分之閘極結構；以及在所述阱區域的暴露部分中形成源極/汲極區域。
  19. 一種非揮發性記憶體裝置，包括：基板，其具有排列在一個方向上的第一電荷捕捉區域、選擇區域和第二電荷捕捉區域；絕緣層，其形成在所述選擇區域中的所述基板上；穿隧層、電荷捕捉層和阻擋層，其堆疊在所述選擇區域中的所述絕緣層上以及在所述第一和第二電荷捕捉區域中的所述基板上；以及導電層，其形成在所述阻擋層上，其中，所述穿隧層、所述電荷捕捉層和所述阻擋層具有在所述第一電荷捕捉區域和所述選擇區域之間以及在所述選擇區域和所述第二電荷捕捉區域之間的層級差。
  20. 根據申請專利範圍第19項的非揮發性記憶體裝置，其中所述層級差基本上等於所述穿隧層的厚度。
TW103126126A 2014-04-18 2014-07-31 具有電荷捕捉層的非揮發性記憶體裝置及製造其之方法 TW201541563A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140046994A KR20150121399A (ko) 2014-04-18 2014-04-18 전하 트랩층을 갖는 불휘발성 메모리소자 및 그 제조방법

Publications (1)

Publication Number Publication Date
TW201541563A true TW201541563A (zh) 2015-11-01

Family

ID=54322668

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103126126A TW201541563A (zh) 2014-04-18 2014-07-31 具有電荷捕捉層的非揮發性記憶體裝置及製造其之方法

Country Status (3)

Country Link
US (1) US20150303204A1 (zh)
KR (1) KR20150121399A (zh)
TW (1) TW201541563A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI641114B (zh) * 2016-04-20 2018-11-11 美商超捷公司 使用兩個多晶矽沉積步驟來形成三柵極非揮發性快閃記憶體單元對的方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102169196B1 (ko) * 2014-07-17 2020-10-22 에스케이하이닉스 주식회사 불휘발성 메모리소자의 단위셀 및 셀 어레이와, 불휘발성 메모리소자의 제조방법
KR102300122B1 (ko) * 2015-02-17 2021-09-09 에스케이하이닉스 주식회사 전하 트랩 불휘발성 메모리소자 및 그 제조방법과, 전하 트랩 불휘발성 메모리소자의 동작방법
EP3179514B1 (en) * 2015-12-11 2024-01-24 IMEC vzw Transistor device with reduced hot carrier injection effect
US10043584B2 (en) * 2016-10-28 2018-08-07 International Business Machines Corporation Three terminal fuse structure created by oxygen vacancy traps in hafnium-based oxides
KR101841365B1 (ko) 2016-11-08 2018-03-22 성균관대학교산학협력단 촉각 피드백 장치
KR20220008991A (ko) * 2020-07-14 2022-01-24 삼성전자주식회사 비휘발성 메모리 장치 및 이의 동작 방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1313149A1 (en) * 2001-11-14 2003-05-21 STMicroelectronics S.r.l. Process for fabricating a dual charge storage location memory cell
US6735123B1 (en) * 2002-06-07 2004-05-11 Advanced Micro Devices, Inc. High density dual bit flash memory cell with non planar structure

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI641114B (zh) * 2016-04-20 2018-11-11 美商超捷公司 使用兩個多晶矽沉積步驟來形成三柵極非揮發性快閃記憶體單元對的方法
US10217850B2 (en) 2016-04-20 2019-02-26 Silicon Storage Technology, Inc. Method of forming pairs of three-gate non-volatile flash memory cells using two polysilicon deposition steps
US11652162B2 (en) 2016-04-20 2023-05-16 Silicon Storage Technology, Inc. Method of forming a three-gate non-volatile flash memory cell using two polysilicon deposition steps

Also Published As

Publication number Publication date
KR20150121399A (ko) 2015-10-29
US20150303204A1 (en) 2015-10-22

Similar Documents

Publication Publication Date Title
US9847343B2 (en) Charge trapping nonvolatile memory devices, methods of fabricating the same, and methods of operating the same
US7433243B2 (en) Operation method of non-volatile memory
KR101517647B1 (ko) 비휘발성 메모리 어레이
TW201541563A (zh) 具有電荷捕捉層的非揮發性記憶體裝置及製造其之方法
US9362302B1 (en) Source line formation in 3D vertical channel and memory
US9224743B2 (en) Nonvolatile memory device
JP2008004913A (ja) 不揮発性メモリ素子の動作方法
US9741729B2 (en) Nonvolatile memory cells, nonvolatile memory cell arrays including the same, and methods of fabricating the same
US9209317B1 (en) Nonvolatile memory devices and methods of operating the same
JP2007027766A (ja) ３−トランジスタメモリセルを有する不揮発性メモリ素子及びその製造方法
TWI637487B (zh) 非易失性記憶體裝置的單位單元及非易失性記憶體裝置的單元陣列
US20140091381A1 (en) Support lines to prevent line collapse in arrays
US20080093643A1 (en) Non-volatile memory device and fabrication method
KR102128665B1 (ko) Nor형 플래시 메모리 및 이의 제조 방법
KR100650837B1 (ko) 낸드 플래쉬 메모리 소자 및 그의 제조방법
KR20130039795A (ko) 낸드 플래시 메모리 소자
KR20150120816A (ko) 단일층의 게이트를 갖는 불휘발성 메모리소자 및 그 동작방법과, 이를 이용한 메모리 셀어레이
JP2007158232A (ja) 不揮発性半導体メモリとその製造方法
KR20100127109A (ko) 전하트랩소자를 단위셀로 갖는 낸드 플래시 메모리소자의 프로그램 방법
KR20130041526A (ko) 반도체 메모리 소자 및 그 제조 방법