CN104779209B - 闪存的制造方法 - Google Patents
闪存的制造方法 Download PDFInfo
- Publication number
- CN104779209B CN104779209B CN201410014227.1A CN201410014227A CN104779209B CN 104779209 B CN104779209 B CN 104779209B CN 201410014227 A CN201410014227 A CN 201410014227A CN 104779209 B CN104779209 B CN 104779209B
- Authority
- CN
- China
- Prior art keywords
- flash memory
- shallow
- floating boom
- trench isolation
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 24
- 238000002955 isolation Methods 0.000 claims abstract description 28
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 239000004065 semiconductor Substances 0.000 claims abstract description 19
- 238000005530 etching Methods 0.000 claims abstract description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 6
- 229920005591 polysilicon Polymers 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 2
- 239000001301 oxygen Substances 0.000 claims description 2
- 229910052760 oxygen Inorganic materials 0.000 claims description 2
- 229910052710 silicon Inorganic materials 0.000 claims description 2
- 239000010703 silicon Substances 0.000 claims description 2
- 229910003978 SiClx Inorganic materials 0.000 claims 1
- RJCRUVXAWQRZKQ-UHFFFAOYSA-N oxosilicon;silicon Chemical group [Si].[Si]=O RJCRUVXAWQRZKQ-UHFFFAOYSA-N 0.000 claims 1
- 238000000034 method Methods 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 210000004209 hair Anatomy 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000000739 chaotic effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42324—Gate electrodes for transistors with a floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
本发明提出了一种闪存的制造方法，将浮栅仅仅形成在浅槽隔离的表面，不再横跨浅槽隔离以及氧化层的表面，在后续对控制栅进行刻蚀时，无需再刻蚀所述浮栅，因此被刻蚀层的均匀性较佳，致使刻蚀易于控制，避免对半导体衬底造成损伤或者留下残留物，从而提高闪存的良率。
Description
技术领域
本发明涉及半导体制造领域，尤其涉及一种闪存的制造方法。
背景技术
闪存作为一种主要的非挥发性存储器，其在智能卡、微控制器等领域有着广泛的用途。
请参考图1a至图3a和图1b至图3b，图1a至图3a为现有技术中闪存制造过程中的俯视图，图1b至图3b为图1a至图3b沿虚线的剖面示意图；现有技术中的闪存制造方法包括：
S1：提供半导体衬底10，所示半导体衬底10中形成有浅槽隔离(STI)20，在所述半导体10的表面形成有氧化层11，如图1a和图1b所示；
S2：在所述浅槽隔离20以及氧化层11的表面形成条形的浮栅(Floating Gate，FG)30，所述浮栅30横跨所述浅槽隔离20和氧化层11的表面，如图1a和图1b所示；
S3：在所述浮栅30和氧化层11的表面依次形成介质层40以及控制栅50，如图2a和图2b所示；
S4：依次刻蚀所述控制栅50、介质层40以及位于氧化层11表面的浮栅30，暴露出所述氧化层11，如图3a所示。
然而，由于在步骤S4中，在控制栅50、介质层40以及位于氧化层11表面的浮栅30时，由于整个控制栅50的表面不平，并且在有些区域仅存在一层控制栅50，因此，在刻蚀时无法精确的控制刻蚀的程度，若刻蚀程度不足时(Under Etch)，易在所述氧化层11的表面遗留残留物60，如图3b所示；若刻蚀程度较深时(Over Etch)，由于所述氧化层11较薄，通常极易被刻蚀掉，从而对所述半导体衬底10造成损伤。
综上，现有技术中的闪存制造方法工艺窗口较窄，无法满足工艺的需要。
发明内容
本发明的目的在于提供一种闪存的制造方法，能够避免上述问题，增大工艺窗口。
为了实现上述目的，本发明提出了一种闪存的制造方法，包括步骤：
提供半导体衬底，所述半导体衬底中设有浅槽隔离，所述半导体衬底表面设有氧化层；
在所述浅槽隔离表面形成浮栅；
后续依次形成介质层和控制栅。
进一步的，形成浮栅的步骤包括：
在所述氧化层以及浅槽隔离的表面形成浮栅层；
刻蚀所述浮栅层，暴露出所述氧化层，形成浮栅，使所述浮栅位于所述浅槽隔离的表面。
进一步的，形成介质层和控制栅的步骤包括：
在所述浮栅、浅槽隔离和氧化层的表面依次形成介质层和控制栅层；
依次刻蚀所述控制栅层和介质层，暴露出所述氧化层的表面。
进一步的，所述半导体衬底为硅衬底。
进一步的，所述浅槽隔离为氧化物。
进一步的，所述浮栅为多晶硅。
进一步的，所述介质层为氧化硅-氮化硅-氧化硅的组合。
进一步的，所述控制栅为多晶硅。
与现有技术相比，本发明的有益效果主要体现在：将浮栅仅仅形成在浅槽隔离的表面，不再横跨浅槽隔离以及氧化层的表面，在后续对控制栅进行刻蚀时，无需再刻蚀所述浮栅，因此被刻蚀层的均匀性较佳，致使刻蚀易于控制，避免对半导体衬底造成损伤或者留下残留物，从而提高闪存的良率。
附图说明
图1a至图3a为现有技术中闪存制造过程中的俯视图；
图1b至图3b为图1a至图3b沿虚线的剖面示意图；
图4为本发明一实施例中闪存的制造方法的流程图；
图5a至图7a为本发明一实施例中闪存制造过程中的俯视图；
图5b至图7b为本发明一实施例中沿图5a至图7b虚线的剖面示意图。
具体实施方式
下面将结合示意图对本发明闪存的制造方法进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明，而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。
为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。
在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
请参考图4，在本实施例中，提出了一种闪存的制造方法，包括步骤：
S100：提供半导体衬底100，所述半导体衬底100中设有浅槽隔离200，所述半导体衬底100表面设有氧化层110，如图5a和图5b所示；
在步骤S100中，所述半导体衬底100可以为单晶硅、多晶硅以及绝缘体上硅皆可，所述氧化层110为二氧化硅，可以才用热氧化法形成，其厚度较薄，所述浅槽隔离200为氧化物，例如二氧化硅。
S200：在所述浅槽隔离200表面形成浮栅300，如图5a和图5b所示；
在步骤S200中，形成浮栅300的步骤包括：
在所述氧化层110以及浅槽隔离200的表面形成浮栅层(图未示出)；
刻蚀所述浮栅层，暴露出所述氧化层110，形成浮栅300，使所述浮栅300仅仅位于所述浅槽隔离200的表面，如图5a所示。
在步骤S200中即刻蚀所述浮栅300，去除位于所述氧化层110表面的浮栅300，在后续对所述控制栅进行刻蚀时便无需再刻蚀位于所述氧化层110表面的浮栅300，便于后续刻蚀的实现。
S300：后续依次形成介质层400和控制栅510，如图6a、图6b、图7a和图7b所示。
在步骤S300中，形成介质层400和控制栅510的步骤包括：
在所述浮栅300、浅槽隔离200和氧化层110的表面依次形成介质层400和控制栅层500，如图6a和图6b所示；
依次刻蚀所述控制栅层500和介质层400，暴露出所述氧化层110的表面，形成控制栅510，如图7a和图7b所示。
在本实施例中，所述浮栅300、控制栅510均为多晶硅，所述介质层400为氧化硅-氮化硅-氧化硅的组合(ONO)。
综上，在本发明实施例提供的闪存的制造方法中，将浮栅仅仅形成在浅槽隔离的表面，不再横跨浅槽隔离以及氧化层的表面，在后续对控制栅进行刻蚀时，无需再刻蚀所述浮栅，因此被刻蚀层的均匀性较佳，致使刻蚀易于控制，避免对半导体衬底造成损伤或者留下残留物，从而提高闪存的良率。
上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。
Claims (8)
1.一种闪存的制造方法，包括步骤：
提供半导体衬底，所述半导体衬底中设有浅槽隔离，所述半导体衬底表面设有氧化层；
在所述浅槽隔离表面形成浮栅，所述浮栅仅位于所述浅槽隔离的表面，以使后续对控制栅进行刻蚀时无需再刻蚀所述浮栅；
后续依次形成介质层和控制栅。
2.如权利要求1所述的闪存的制造方法，其特征在于，形成浮栅的步骤包括：
在所述氧化层以及浅槽隔离的表面形成浮栅层；
刻蚀所述浮栅层，暴露出所述氧化层，形成浮栅，使所述浮栅位于所述浅槽隔离的表面。
3.如权利要求2所述的闪存的制造方法，其特征在于，形成介质层和控制栅的步骤包括：
在所述浮栅、浅槽隔离和氧化层的表面依次形成介质层和控制栅层；
依次刻蚀所述控制栅层和介质层，暴露出所述氧化层的表面。
4.如权利要求1所述的闪存的制造方法，其特征在于，所述半导体衬底为硅衬底。
5.如权利要求1所述的闪存的制造方法，其特征在于，所述浅槽隔离为氧化物。
6.如权利要求1所述的闪存的制造方法，其特征在于，所述浮栅为多晶硅。
7.如权利要求1所述的闪存的制造方法，其特征在于，所述介质层为氧化硅-氮化硅-氧化硅的组合。
8.如权利要求1所述的闪存的制造方法，其特征在于，所述控制栅为多晶硅。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410014227.1A CN104779209B (zh) | 2014-01-13 | 2014-01-13 | 闪存的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410014227.1A CN104779209B (zh) | 2014-01-13 | 2014-01-13 | 闪存的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104779209A CN104779209A (zh) | 2015-07-15 |
| CN104779209B true CN104779209B (zh) | 2018-07-20 |
Family
ID=53620607
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410014227.1A Active CN104779209B (zh) | 2014-01-13 | 2014-01-13 | 闪存的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104779209B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110289260B (zh) * | 2019-06-21 | 2021-10-19 | 上海华力微电子有限公司 | 闪存的制造方法、闪存储器及光罩掩膜版 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101479843A (zh) * | 2006-06-30 | 2009-07-08 | 富士通微电子株式会社 | 半导体装置和半导体装置的制造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100546694B1 (ko) * | 2004-05-06 | 2006-01-26 | 동부아남반도체 주식회사 | 비휘발성 메모리 장치 및 그 제조방법 |
| JP2008503080A (ja) * | 2004-06-15 | 2008-01-31 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 分離領域上に消去ゲートを有する不揮発性メモリ |
-
2014
- 2014-01-13 CN CN201410014227.1A patent/CN104779209B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101479843A (zh) * | 2006-06-30 | 2009-07-08 | 富士通微电子株式会社 | 半导体装置和半导体装置的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104779209A (zh) | 2015-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8890232B2 (en) | Methods and apparatus for non-volatile memory cells with increased programming efficiency | |
| JP6525304B2 (ja) | 不揮発性メモリセル、高電圧トランジスタ、ならびに高ｋ金属ゲートトランジスタの一体化 | |
| US9590058B2 (en) | Methods and structures for a split gate memory cell structure | |
| CN102956502A (zh) | 制造一种凹入式沟道存取晶体管器件的方法 | |
| CN104779209B (zh) | 闪存的制造方法 | |
| CN105118866B (zh) | 浮栅型闪存结构及其制备方法 | |
| CN105140301A (zh) | 浮栅型闪存结构及其制备方法 | |
| CN104600032B (zh) | 一种或非门闪存存储器的制作方法 | |
| CN103178014B (zh) | 一种u型沟槽的制造方法 | |
| CN109461739A (zh) | 一种改善sonos存储器之多晶硅薄膜沉积特性的方法 | |
| CN103887160B (zh) | 控制栅极刻蚀方法 | |
| CN105206614A (zh) | 浮栅型闪存结构及其制备方法 | |
| TWI528424B (zh) | 於金氧半場效電晶體形成遮蔽閘之方法 | |
| CN103066025B (zh) | 分离栅闪存之顶部源线耦合的方法 | |
| CN106229299B (zh) | 消除纵梁形式的多晶硅残留的方法以及半导体制造方法 | |
| CN105244323B (zh) | 快闪存储器的制作方法及其结构 | |
| CN106847818A (zh) | 分栅快闪存储器的制备方法 | |
| CN105070718B (zh) | 一种降低sonos存储器串联电阻的方法 | |
| KR100652351B1 (ko) | 플래시 소자 제조 방법 | |
| CN105449002A (zh) | 改进的双掺杂浮栅晶体管 | |
| CN103943478A (zh) | 浮栅结构的制备方法 | |
| CN106024718A (zh) | 可优化去胶工艺的sonos存储器制造方法 | |
| CN106129060B (zh) | 一种浮栅型闪存及其制备方法 | |
| CN106298488A (zh) | 浮置栅极与非挥发性存储单元的制造方法 | |
| CN103441072A (zh) | 用于硅化物阻挡氧化物层的刻蚀方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| EXSB | Decision made by sipo to initiate substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |