CN106129060B - 一种浮栅型闪存及其制备方法 - Google Patents
一种浮栅型闪存及其制备方法 Download PDFInfo
- Publication number
- CN106129060B CN106129060B CN201610759457.XA CN201610759457A CN106129060B CN 106129060 B CN106129060 B CN 106129060B CN 201610759457 A CN201610759457 A CN 201610759457A CN 106129060 B CN106129060 B CN 106129060B
- Authority
- CN
- China
- Prior art keywords
- floating gate
- layer
- silicon nitride
- silicon
- oxide layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 33
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 68
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 68
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 64
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 46
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 16
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 16
- 239000010703 silicon Substances 0.000 claims abstract description 16
- 238000001039 wet etching Methods 0.000 claims abstract description 12
- 238000001312 dry etching Methods 0.000 claims abstract description 11
- 230000005641 tunneling Effects 0.000 claims description 26
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 24
- 229920005591 polysilicon Polymers 0.000 claims description 24
- 238000000151 deposition Methods 0.000 claims description 17
- 239000000758 substrate Substances 0.000 claims description 17
- 239000012774 insulation material Substances 0.000 claims description 14
- 238000007254 oxidation reaction Methods 0.000 claims description 11
- 230000008021 deposition Effects 0.000 claims description 10
- 230000003647 oxidation Effects 0.000 claims description 10
- 230000004888 barrier function Effects 0.000 claims description 9
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 6
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 6
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 4
- 229910003978 SiClx Inorganic materials 0.000 claims description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical group [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 4
- 239000001301 oxygen Substances 0.000 claims description 4
- 229910052760 oxygen Inorganic materials 0.000 claims description 4
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 229910052757 nitrogen Inorganic materials 0.000 claims description 2
- 239000013078 crystal Substances 0.000 claims 1
- 238000002955 isolation Methods 0.000 abstract description 14
- 238000000034 method Methods 0.000 abstract description 12
- 239000000377 silicon dioxide Substances 0.000 abstract description 9
- 230000008569 process Effects 0.000 abstract description 8
- 238000000926 separation method Methods 0.000 abstract description 7
- 238000005516 engineering process Methods 0.000 abstract description 3
- 238000004519 manufacturing process Methods 0.000 abstract description 2
- 238000005530 etching Methods 0.000 description 6
- 230000008901 benefit Effects 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000006399 behavior Effects 0.000 description 1
- 235000013399 edible fruits Nutrition 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005303 weighing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
- H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明涉及非易失性存储器制造技术领域，尤其涉及一种浮栅型闪存及其制备方法，在浮栅蚀刻完之后，在硅片上沉积氧化硅与氮化硅，然后用干法蚀刻的方式形成氮化硅隔离薄膜，接着沉积一层氧化硅作为氮化硅湿法蚀刻的硬掩膜版，再用湿法的方式去除浮栅和字线（即漏极）之外的氮化硅和硅片表面的氧化硅，从而形成浮栅和字线之间的氮化硅隔离侧墙；该氮化硅隔离侧墙在浮栅与字线之间形成有效的隔离，且具有极薄的厚度，不会影响器件的编程效率；本发明浮栅型闪存的制备方法一方面实现了减薄浮栅与字线之间隔离层的厚度，另一方面有效提高了器件的编程效率。
Description
技术领域
本发明涉及非易失性存储器制造技术领域，尤其涉及一种浮栅型闪存及其制备方法。
背景技术
在浮栅型闪存中，字线（WL）与浮栅（FG）之间的隔离层厚度直接影响浮栅型闪存的写入效率，现有方式一般采用高温氧化（High Temperature Oxidation，HTO）的方式隔离，这种方式的优势是工艺过程较简单。
但因为字线与浮栅之间的隔离层厚度直接决定浮栅的隔离性能以及浮栅型闪存的编程效率，现有做法在控制栅（CG）形成完之后再用HTO方式形成侧墙结构，利用该HTO方式形成的侧墙结构来隔离FG与WL的方法需要较厚的隔离层才能实现较好的隔离；基于目前的工艺流程，想要增加浮栅型闪存的编程效率，比较有效的方式是减小浮栅至字线之间隔离层的厚度，但是这种方式会影响浮栅与字线之间的隔离，从而影响整个器件的工作性能。
发明内容
鉴于上述技术问题，本发明优化工艺顺序，采用一层较薄的氮化硅薄膜就能将浮栅与字线很好地隔离，同时保证并提高整个浮栅型闪存器件的编程效率。
本发明解决上述技术问题的主要技术方案为：
一种浮栅型闪存，其特征在于，包括：
衬底，及按照从下至上的顺序依次覆盖于所述衬底之上的遂穿氧化层、浮栅、绝缘层和控制栅；以及
漏极，临近所述浮栅设置于所述遂穿氧化层之上，且所述漏极与所述浮栅之间设置有一氮化硅隔离薄膜。
优选的，上述的浮栅型闪存还包括：
擦除栅，设置于所述遂穿氧化层之上且位于所述浮栅远离所述漏极的一侧；并且
所述擦除栅与所述浮栅之间、及与所述控制栅之间均设置有隔离氧化层。
优选的，上述的浮栅型闪存中，所述衬底为硅衬底，所述绝缘层为氧化硅/氮化硅/氧化硅绝缘层。
本发明还提供一种浮栅型闪存的制备方法，其特征在于，包括：
提供一硅衬底，于所述衬底之上按照从下至上的顺序依次沉积遂穿氧化层、浮栅多晶硅层、绝缘材料层及控制栅多晶硅层；
刻蚀所述控制栅多晶硅层、所述绝缘材料层及所述浮栅多晶硅层，以于所述遂穿氧化层之上形成由下至上叠置的浮栅、绝缘层和控制栅；
于所述浮栅、所述绝缘层和所述控制栅的侧壁沉积形成一氮化硅隔离薄膜；
临近所述浮栅于所述遂穿氧化层之上形成漏极，且所述漏极与所述浮栅之间的所述氮化硅隔离薄膜形成侧墙，以隔离所述漏极与所述浮栅。
优选的，上述的制备方法中，沉积形成所述绝缘材料层的步骤包括：
于所述浮栅多晶硅层之上依次沉积第一氧化硅层、氮化硅层和第二氧化硅层，以形成氧化硅/氮化硅/氧化硅绝缘材料层。
优选的，上述的制备方法中，所述形成由下至上叠置的浮栅、绝缘层和控制栅的步骤包括：
于所述控制栅多晶硅层之上沉积硬掩膜层，以所述掩膜层为掩膜干法刻蚀所述控制栅多晶硅层和所述绝缘材料层，以形成所述控制栅和所述绝缘层；以及
于所述控制栅和所述绝缘层的侧壁和上表面沉积氧化膜阻挡层，并以所述氧化膜阻挡层为掩膜干法刻蚀所述浮栅多晶硅层，以形成所述浮栅。
优选的，上述的制备方法中，所述沉积形成一氮化硅隔离薄膜的步骤包括：
于暴露的所述遂穿氧化层的上表面、所述控制栅的上表面及所述控制栅、所述绝缘层和所述浮栅的侧壁沉积第三氧化硅层和氮化硅；
干法刻蚀去除位于所述控制栅及所述遂穿氧化层的上表面上的氮化硅，以于所述浮栅、所述绝缘层及所述控制栅的侧壁形成所述氮化硅隔离薄膜。
优选的，上述的制备方法中，形成所述漏极之前，所述制备方法还包括：
于所述第三氧化硅层的上表面及所述氮化硅隔离薄膜的表面沉积第四氧化硅层；
光刻去除所述浮栅远离待形成的所述漏极一侧的所述第四氧化硅层；
以剩余的所述第四氧化硅层为掩膜，湿法刻蚀去除暴露的氮化硅隔离薄膜；以及
湿法刻蚀去除剩余的第四氧化硅层，以暴露位于所述浮栅临近待形成的所述漏极一侧的氮化硅隔离薄膜，形成所述侧墙。
优选的，上述的制备方法，采用磷酸进行湿法刻蚀去除暴露的氮化硅隔离薄膜，采用氢氟酸进行湿法刻蚀去除剩余的第四氧化硅层。
优选的，上述的制备方法，形成所述侧墙后所述制备方法还包括：
于所述浮栅形成有所述侧墙一侧的所述遂穿氧化层之上制备漏极，并于所述浮栅未形成有侧墙一侧的所述遂穿氧化层之上制备擦除栅。
上述技术方案具有如下优点或有益效果：
本发明在浮栅蚀刻完之后，在硅片上沉积氧化硅与氮化硅，然后用干法蚀刻的方式形成氮化硅隔离薄膜，接着沉积一层氧化硅作为氮化硅湿法蚀刻的硬掩膜版，再用湿法的方式去除浮栅和字线（即漏极）之外的氮化硅和硅片表面的氧化硅，从而形成浮栅和字线之间的氮化硅隔离侧墙；该氮化硅隔离侧墙在浮栅与字线之间形成有效的隔离，且具有极薄的厚度，不会影响器件的编程效率；本发明浮栅型闪存的制备方法一方面实现了减薄浮栅与字线之间隔离层的厚度，另一方面有效提高了器件的编程效率。
附图说明
参考所附附图，以更加充分地描述本发明的实施例。然而，所附附图仅用于说明和阐述，并不构成对本发明范围的限制。
图1为本发明的浮栅型闪存的结构图；
图2~图7为本发明的制备方法中各个步骤所对应的结构图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。当然除了这些详细描述外，本发明还可以具有其他实施方式。
本发明所提供的浮栅型闪存，可参照图1所示，具体包括：
衬底1（优选的为硅衬底）及按照从下至上的顺序依次覆盖于衬底1之上的遂穿氧化层2、浮栅（FG）31、绝缘层（优选的为氧化硅/氮化硅/氧化硅绝缘层，即ONO层）42和控制栅（CG）51；漏极（作为该浮栅型闪存的字线WL）10，临近浮栅31设置于遂穿氧化层2之上，并且在漏极10与浮栅31之间设置有一氮化硅隔离薄膜91；擦除栅（EG）11，设置于遂穿氧化层2之上且位于浮栅31远离漏极10的一侧，并且擦除栅11与浮栅31及控制栅51之间设置有隔离氧化层12。
需要注意的是，本发明的浮栅型闪存还包括源极（作为该浮栅型闪存的位线BL）以及相关必要结构，因这些结构不属于本发明的制备方法所创新的范畴，且与本领域公知的常识基本一致，因此此处及下文的描述均不再赘述这些结构。
下面结合具体的实施例以及附图详细阐述本发明的浮栅型闪存的制备方法，及在制备过程中各个步骤所对应的浮栅型闪存的结构。
本发明的浮栅型闪存的制备方法具体包括以下步骤：
第一步，如图2所示，提供一硅衬底1，于该硅衬底1之上按照从下至上的顺序依次沉积遂穿氧化层2、浮栅多晶硅层3、绝缘材料层4及控制栅多晶硅层5；优选的， 该遂穿氧化层2的材质为氧化硅，浮栅多晶硅层3和控制栅多晶硅层5的材质均为多晶硅；进一步的，沉积形成绝缘材料层4的步骤包括：于浮栅多晶硅层3之上依次沉积第一氧化硅层、氮化硅层和第二氧化硅层（图中并未细分），以形成氧化硅/氮化硅/氧化硅绝缘材料层4（即ONO层）。
第二步，在控制栅多晶硅层5之上沉积硬掩膜层6，并以该硬掩膜层6为掩膜刻蚀控制栅多晶硅层5和绝缘材料层4，形成如图3所示的控制栅51和绝缘层41。
第三步，再于控制栅51和绝缘层41以及硬掩膜层6的侧壁沉积氧化膜阻挡层7，并以该氧化膜阻挡层7和硬掩膜层6为掩膜刻蚀浮栅多晶硅层3，以形成如图4所示的浮栅31。
作为一个优选的实施例，在第二步中刻蚀形成控制栅51和绝缘层41，以及在第三步中刻蚀形成浮栅31的刻蚀方法均采用干法刻蚀。
第四步，在暴露的遂穿氧化层2的上表面（也即没有被浮栅31覆盖的部分遂穿氧化层2的上表面，在图中即位于浮栅31的两侧）、硬掩膜层6的上表面、氧化膜阻挡层7的侧壁以及浮栅31的侧壁（上述这些上表面和侧壁也即图4中所示的结构暴露的最外层表面）沉积第三氧化硅层8和氮化硅。作为一个优选的实施例，在该步中形成的第三氧化硅层8和氮化硅的厚度均较薄；第三氧化硅层8用于在后续的刻蚀步骤中保护遂穿氧化层2和浮栅31裸露的表面。之后，干法刻蚀去除位于硬掩膜层6及遂穿氧化层2的上表面上的氮化硅（也即保留下形成在侧壁的氮化硅，其余形成的上表面的氮化硅均刻蚀去除），以于浮栅31、绝缘层41及控制栅51的侧壁形成氮化硅隔离薄膜9。具体可参照图5，氮化硅隔离薄膜9呈垂直的两条形成于由浮栅31、绝缘层41及控制栅51堆叠形成的结构的两侧壁。
第五步，在上述第四步形成的结构的最外层表面（即第三氧化硅层8的上表面和氮化硅隔离薄膜9的表面）沉积第四氧化硅层10，以形成如图6所示的结构。优选的，这层第四氧化硅层10在后续刻蚀氮化硅隔离薄膜9时可用为掩膜。
第六步，光刻去除浮栅31远离待形成的漏极一侧的第四氧化硅层10（在图中表现为去除位于浮栅31左侧的氮化硅隔离薄膜9外部的第四氧化硅层10），然后以剩余的第四氧化硅层（也即位于浮栅31右侧的氮化硅隔离薄膜9外部的第四氧化硅层10）为掩膜，湿法刻蚀去除暴露的氮化硅隔离薄膜9（也即去除浮栅31左侧的氮化硅隔离薄膜9）；之后，再采用湿法刻蚀去除剩余的第四氧化硅层10，以暴露位于浮栅31临近待形成的漏极一侧的氮化硅隔离薄膜9（也即位于浮栅31右侧的氮化硅隔离薄膜9），形成如图7所示的侧墙91。
作为一个优选的实施例，在图7中，位于浮栅左侧的第四氧化硅层10、氮化硅隔离薄膜9、第三氧化硅层8和氧化膜阻挡层7均在上述的两步湿法刻蚀中被去除；而位于浮栅31右侧的氮化硅隔离薄膜9，因有光刻工艺剩余的第四氧化硅层的掩膜作用而保留下来，作为浮栅31与后续形成的漏极（即字线）之间的隔离侧墙91。这层隔离侧墙91具有良好的隔离效果，且厚度较薄，不会影响浮栅与字线之间的编程效率。
作为一个优选的实施例，在上述两步湿法刻蚀中，采用磷酸去除暴露的氮化硅隔离薄膜，采用氢氟酸去除剩余的第四氧化硅层。
第七步，形成隔离侧墙91后，本发明的制备方法还可以包括：临近隔离侧墙91（即浮栅31的右侧）在遂穿氧化层2之上形成漏极10，该隔离侧墙91用作浮栅31与漏极10之间的隔离层；并在浮栅31未形成有侧墙一侧（也即浮栅31的左侧）的遂穿氧化层2之上制备形成擦除栅11，并且优选的，擦除栅11与浮栅31之间、以及擦除栅11和控制栅51之间均可设置一层隔离氧化层12，以将擦除栅11与浮栅31隔离，并将擦除栅11和控制栅51隔离。
需要注意的是，本发明的浮栅型闪存的制备方法还包括制备源极以及相关引线操作，这些操作因与本领域已公开的技术相一致，因此不再赘述。
综上所述，本发明提供的浮栅型闪存的制备方法，在浮栅蚀刻完之后，在硅片上沉积氧化硅与氮化硅，然后用干法蚀刻的方式形成氮化硅隔离薄膜，接着沉积一层氧化硅作为氮化硅湿法蚀刻的硬掩膜版，再用湿法的方式去除浮栅和字线（即漏极）之外的氮化硅和硅片表面的氧化硅，从而形成浮栅和字线之间的氮化硅隔离侧墙；该氮化硅隔离侧墙在浮栅与字线之间形成有效的隔离，且具有极薄的厚度，不会影响器件的编程效率；采用本发明的制备方法所制造出的浮栅型闪存，一方面实现了减薄浮栅与字线之间隔离层的厚度，另一方面有效提高了器件的编程效率。
对于本领域的技术人员而言，阅读上述说明后，各种变化和修正无疑将显而易见。因此，所附的权利要求书应看作是涵盖本发明的真实意图和范围的全部变化和修正。在权利要求书范围内任何和所有等价的范围与内容，都应认为仍属本发明的意图和范围内。
Claims (8)
1.一种浮栅型闪存，其特征在于，包括：
衬底；
按照从下至上的顺序依次覆盖于所述衬底之上的遂穿氧化层、浮栅、绝缘层和控制栅；以及
漏极，临近所述浮栅设置于所述遂穿氧化层之上，且所述漏极与所述浮栅之间设置有一氮化硅隔离薄膜；
于所述漏极和所述氮化硅隔离薄膜之间由内之外还依次设置有氧化膜阻挡层和氧化硅层。
2.如权利要求1所述的浮栅型闪存，其特征在于，还包括：
擦除栅，设置于所述遂穿氧化层之上，且位于所述浮栅远离所述漏极的一侧；并且
所述擦除栅与所述浮栅之间、及与所述控制栅之间均设置有隔离氧化层。
3.如权利要求1所述的浮栅型闪存，其特征在于，所述衬底为硅衬底，所述绝缘层为氧化硅/氮化硅/氧化硅绝缘层。
4.一种浮栅型闪存的制备方法，其特征在于，包括：
提供一硅衬底，于所述硅衬底之上按照从下至上的顺序依次沉积遂穿氧化层、浮栅多晶硅层、绝缘材料层及控制栅多晶硅层；
刻蚀所述控制栅多晶硅层、所述绝缘材料层及所述浮栅多晶硅层，以于所述遂穿氧化层之上形成由下至上叠置的浮栅、绝缘层和控制栅；
于所述浮栅、所述绝缘层和所述控制栅的侧壁沉积形成一氮化硅隔离薄膜；
临近所述浮栅于所述遂穿氧化层之上形成漏极，且所述漏极与所述浮栅之间的所述氮化硅隔离薄膜形成侧墙，以隔离所述漏极与所述浮栅；
所述沉积形成一氮化硅隔离薄膜的步骤包括：
于暴露的所述遂穿氧化层的上表面、所述控制栅的上表面及所述控制栅、所述绝缘层和所述浮栅的侧壁沉积第三氧化硅层和氮化硅；
干法刻蚀去除位于所述控制栅及所述遂穿氧化层的上表面上的氮化硅，以于所述浮栅、所述绝缘层及所述控制栅的侧壁形成所述氮化硅隔离薄膜；
形成所述漏极之前，所述制备方法还包括：
于所述第三氧化硅层的上表面及所述氮化硅隔离薄膜的表面沉积第四氧化硅层，并光刻去除所述浮栅远离待形成的所述漏极一侧的所述第四氧化硅层；
以剩余的所述第四氧化硅层为掩膜，湿法刻蚀去除暴露的氮化硅隔离薄膜；以及
湿法刻蚀去除剩余的第四氧化硅层，以暴露位于所述浮栅临近待形成的所述漏极一侧的氮化硅隔离薄膜，形成所述侧墙。
5.如权利要求4所述的制备方法，其特征在于，沉积形成所述绝缘材料层的步骤包括：
于所述浮栅多晶硅层之上依次沉积第一氧化硅层、氮化硅层和第二氧化硅层，以形成氧化硅/氮化硅/氧化硅绝缘材料层。
6.如权利要求4所述的制备方法，其特征在于，所述形成由下至上叠置的浮栅、绝缘层和控制栅的步骤包括：
于所述控制栅多晶硅层之上沉积硬掩膜层，以所述硬掩膜层为掩膜干法刻蚀所述控制栅多晶硅层和所述绝缘材料层，以形成所述控制栅和所述绝缘层；以及
于所述控制栅和所述绝缘层的侧壁沉积氧化膜阻挡层，并以所述氧化膜阻挡层和所述硬掩膜层为掩膜干法刻蚀所述浮栅多晶硅层，以形成所述浮栅。
7.如权利要求4所述的制备方法，其特征在于，采用磷酸去除暴露的氮化硅隔离薄膜，采用氢氟酸去除剩余的第四氧化硅层。
8.如权利要求4所述的制备方法，其特征在于，形成所述侧墙后，所述制备方法还包括：
于所述浮栅形成有所述侧墙一侧的所述遂穿氧化层之上制备漏极，并于所述浮栅未形成有侧墙一侧的所述遂穿氧化层之上制备擦除栅。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610759457.XA CN106129060B (zh) | 2016-08-30 | 2016-08-30 | 一种浮栅型闪存及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610759457.XA CN106129060B (zh) | 2016-08-30 | 2016-08-30 | 一种浮栅型闪存及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106129060A CN106129060A (zh) | 2016-11-16 |
| CN106129060B true CN106129060B (zh) | 2019-05-03 |
Family
ID=57272954
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610759457.XA Active CN106129060B (zh) | 2016-08-30 | 2016-08-30 | 一种浮栅型闪存及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106129060B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102005458A (zh) * | 2009-09-02 | 2011-04-06 | 台湾积体电路制造股份有限公司 | 集成电路装置、存储装置及其制造方法 |
| CN103165615A (zh) * | 2011-12-19 | 2013-06-19 | 中芯国际集成电路制造(上海)有限公司 | 分栅快闪存储器及其形成方法 |
| CN104124248A (zh) * | 2013-04-24 | 2014-10-29 | 中国科学院微电子研究所 | 一种抬升共源区的nor型闪存单元及其制备方法 |
| US20150194519A1 (en) * | 2014-01-08 | 2015-07-09 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing the same |
-
2016
- 2016-08-30 CN CN201610759457.XA patent/CN106129060B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102005458A (zh) * | 2009-09-02 | 2011-04-06 | 台湾积体电路制造股份有限公司 | 集成电路装置、存储装置及其制造方法 |
| CN103165615A (zh) * | 2011-12-19 | 2013-06-19 | 中芯国际集成电路制造(上海)有限公司 | 分栅快闪存储器及其形成方法 |
| CN104124248A (zh) * | 2013-04-24 | 2014-10-29 | 中国科学院微电子研究所 | 一种抬升共源区的nor型闪存单元及其制备方法 |
| US20150194519A1 (en) * | 2014-01-08 | 2015-07-09 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106129060A (zh) | 2016-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101295678B (zh) | 制造快闪存储器件的方法 | |
| CN103165615B (zh) | 分栅快闪存储器及其形成方法 | |
| CN104752363B (zh) | 快闪存储器的形成方法 | |
| CN103426826B (zh) | 闪存单元及其形成方法 | |
| CN107706191B (zh) | 一种3d nand闪存沟道孔多晶硅连接层形成方法 | |
| CN106206598B (zh) | 分栅式闪存器件制造方法 | |
| CN109712981A (zh) | 存储器及其形成方法 | |
| CN107946370A (zh) | 一种具有高耦合率的闪存单元结构及制备方法 | |
| CN106129008A (zh) | 快闪存储器的形成方法 | |
| US8877585B1 (en) | Non-volatile memory (NVM) cell, high voltage transistor, and high-K and metal gate transistor integration | |
| CN102005375B (zh) | 构造浮栅的方法 | |
| CN109378314A (zh) | 一种闪存器件的制造方法 | |
| CN107204339A (zh) | 隔离结构的形成方法和半导体结构的形成方法 | |
| KR20070059732A (ko) | 플래쉬 메모리 및 그 제조 방법 | |
| CN103219290A (zh) | 分栅式闪存及其形成方法 | |
| CN107658222A (zh) | 一种3d nand闪存沟道孔的平坦化工艺 | |
| CN105118866B (zh) | 浮栅型闪存结构及其制备方法 | |
| CN105140301B (zh) | 浮栅型闪存结构及其制备方法 | |
| CN101989566A (zh) | 半导体器件和闪存器件的制作方法 | |
| CN102364689A (zh) | 一种闪存器件的浮栅结构及其制备方法 | |
| CN100477169C (zh) | 与非闪存装置的制造方法 | |
| CN102881693B (zh) | 存储器件及其制作方法 | |
| CN105655341B (zh) | 半导体器件的形成方法 | |
| CN106129060B (zh) | 一种浮栅型闪存及其制备方法 | |
| CN103943625B (zh) | 一种nand闪存器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |