CN107706191B - 一种3d nand闪存沟道孔多晶硅连接层形成方法 - Google Patents
一种3d nand闪存沟道孔多晶硅连接层形成方法 Download PDFInfo
- Publication number
- CN107706191B CN107706191B CN201710724646.8A CN201710724646A CN107706191B CN 107706191 B CN107706191 B CN 107706191B CN 201710724646 A CN201710724646 A CN 201710724646A CN 107706191 B CN107706191 B CN 107706191B
- Authority
- CN
- China
- Prior art keywords
- layer
- polysilicon
- flash memory
- channel hole
- stacked structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
- H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
本发明提供了一种3D NAND闪存沟道孔多晶硅连接层形成方法，所述形成方法至少省去第二层多晶硅沉积前的预清洗步骤；优选省去第一层多晶硅回刻以及沉积氧化物保护层的步骤。由于没有第一层多晶硅，使得第二层多晶硅在沟道侧壁、在ONO叠层拐角和硅外延层(SEG)上的沉积厚度一致性更好，特别是在ONO叠层拐角处较现有技术提高了厚度，并且长度缩短，从而降低了此处过薄和断裂导致的器件开启电流(Ion)过小或为0的风险；从而提高器件的性能并提高产品良率。
Description
技术领域
本发明涉及半导体制造领域，尤其涉及一种3D NAND闪存沟道孔多晶硅连接层形成方法。
背景技术
随着平面型闪存存储器的发展，半导体的生产工艺取得了巨大的进步。但是最近几年，平面型闪存的发展遇到了各种挑战：物理极限，现有显影技术极限以及存储电子密度极限等。在此背景下，为解决平面闪存遇到的困难以及追求更低的单位存储单元的生产成本，各种不同的三维(3D)闪存存储器结构应运而生，例如3D NOR(3D或非)闪存和3D NAND(3D与非)闪存。
其中，在NOR型结构的3D闪存中，存储单元在位线和地线之间并联排列，而在NAND型结构的3D闪存中，存储单元在位线和地线之间串列排列。具有串联结构的NAND型闪存具有较低的读取速度，但是却具有较高的写入速度，从而NAND型闪存适合用于存储数据，其优点在于体积小、容量大。闪存器件根据存储单元的结构可分为叠置栅极型和分离栅极型，并且根据电荷存储层的形状分为浮置栅极器件和硅-氧化物-氮化物-氧化物(SONO)器件。其中，SONO型闪存器件具有比浮置栅极型闪存器件更优的可靠性，并能够以较低的电压执行编程和擦除操作，且ONOS型闪存器件具有很薄的单元，并且便于制造。
通常，采用PECVD、HDPCVD、UHVCVD、MOCVD、MBE、ALD等工艺，在深的沟道孔中依次沉积形成栅极绝缘堆叠和保护层。栅极绝缘堆叠包括多个子层，例如至少包括隧穿层、存储层、阻挡层，阻挡层直接接触沟道孔侧壁的O/N堆叠结构，隧穿层最靠近沟道孔中心轴线并接触后续沉积的保护层。其中隧穿层可以为SiO2等。存储层是具有电荷俘获能力的介质材料，例如SiN、SiON等。阻挡层可以是氧化硅、氧化铝、氧化铪等介质材料。
具体的，请参考图1a-d，现有技术中3D NAND闪存沟道孔的堆叠结构的的制作方法通常采用如下工艺：
S1：沉积栅极绝缘堆叠结构，参见图1a，具体为，在O/N堆叠结构中的沟道1-1的侧壁及硅外延层1-2的表面上沉积栅极绝缘堆叠结构，所述栅极绝缘堆叠结构为ONO(阻挡层1-3/存储层1-4/隧穿层1-5)的堆叠结构；并沉积第一层多晶硅1-6，然后进行第一层多晶硅的回刻；
S2：沉积氧化物保护层，参见图1b，具体为，在所述第一层多晶硅1-6表面沉积氧化物以形成氧化物保护层1-7；并刻蚀栅极绝缘堆叠结构(SONO刻蚀)，即通过常规刻蚀工艺刻蚀所述栅极绝缘堆叠结构的底部通至硅外延层(SEG)上并形成一定深度的沟槽；
S3：参见图1c，第二层多晶硅沉积前预清洗，去除所述氧化物保护层1-7，并进行第二层多晶硅1-8的沉积，然后进行退火处理；
S4：参考图1d，第二层多晶硅1-8的回刻。
然而在上述传统工艺中，具有下述缺陷：
1.由于刻蚀的各向异性，SONO刻蚀将在硅外延层(SEG)形成较深的沟槽；
2.第二层多晶硅沉积的厚度不均匀，在硅外延层(SEG)上最厚，在第一层多晶硅上次之，而在ONO堆叠层拐角(L-foot)处最薄；
3.为获得大晶粒多晶硅，需要沉积厚的多晶硅并退火然后再进行回刻；
4.由于第二层多晶硅在ONO堆叠层拐角(L-foot)处最薄，在第二层多晶硅回刻后，ONO堆叠层拐角处的多晶硅可能断线；当此处第二层多晶硅较薄时，导致器件开启电流(Ion)低，当此处第二层多晶硅断裂时，导致器件开启电流(Ion)为0；
5.由于沟道孔的关键尺寸小(沟道孔包含堆叠层ONO+第一层多晶硅+氧化物保护层)，SONO刻蚀不开的比率高。较长的ONO堆叠层拐角区域导致较低的器件开启电流(Ion)。
SONO刻蚀，第二次多晶硅沉积并并退火后以及第二层多晶硅回刻后的显微照片分别如图2，图3，图4所示。
因此，如何沉积第二层多晶硅，避免上述问题的出现，一直为本领域技术人员所致力研究的方向。
发明内容
本发明的目的在于提供一种3D NAND闪存沟道孔多晶硅连接层形成方法，能够实现简化现有技术中的流程步骤，并使得多晶硅在ONO拐角处沉积效果更好，从而提高3DNAND闪存的性能。
为了实现上述目的，本发明提出了一种3D NAND闪存沟道孔多晶硅连接层形成方法，其包括以下步骤：
沉积栅极绝缘堆叠结构，具体为，在O/N堆叠结构中的沟道侧壁及硅外延层的表面上沉积栅极绝缘堆叠结构；
沉积第一层多晶硅，具体为，在所述栅极绝缘堆叠结构表面进行第一次多晶硅沉积以形成第一层多晶硅层；
第一层多晶硅回刻；
沉积氧化物保护层；
刻蚀栅极绝缘堆叠结构，具体为，刻蚀所述栅极绝缘堆叠结构的底部通至硅外延层并形成一定深度的沟槽；
去胶机处理及湿法剥离，具体为采用去胶机处理和湿法剥离来去除氧化物保护层；
预清洗，以去除第一层多晶硅表面的自然氧化层；
控制等待时间(Q-time)；
去除第一层多晶硅，具体为，采用具有高选择性的干法刻蚀去除第一层多晶硅并停留在栅极绝缘堆叠结构层上；
沉积第二层多晶硅层，具体为，在所述栅极绝缘堆叠结构表面和硅外延层的沟槽表面进行第二次多晶硅沉积以形成多晶硅连接层，从而将硅外延层与漏极相连通，并进行退火处理；
回刻第二层多晶硅层。
进一步，不进行第一层多晶硅回刻和沉积氧化物保护层的步骤，并且相应的不进行去胶机处理及湿法剥离。
进一步，回刻第二层多晶硅后还包括采用氧化物填充沟道孔的步骤。
进一步，所述氧化物填充沟道孔采用原子层沉积法(ALD)。
进一步，所述预清洗为采用低温原位氢气(H2)烘焙以去除第一层多晶硅表面的自然氧化层。
进一步，所述高选择性的干法刻蚀为采用HCl进行干法刻蚀。
进一步的，所述栅极绝缘堆叠结构为ONO的堆叠结构；优选的，所述ONO的堆叠结构为阻挡层/存储层/隧穿层。
进一步的，所述刻蚀栅极绝缘堆叠结构，采用各向异性的刻蚀工艺，垂直向下对所述栅极绝缘堆叠结构的底部进行刻蚀。
进一步，所述刻蚀采用碳氟基等离子干法刻蚀或反应离子刻蚀(RIE)。
本发明还提供一种3D NAND闪存结构，其是由前述的3D NAND闪存沟道孔多晶硅连接层形成方法制备得到。
与现有技术相比，本发明的有益效果主要体现在：
第一，至少省去了第二层多晶硅沉积前的预清洗步骤；优选实施方式为，省去第一层多晶硅回刻以及沉积氧化物保护层的步骤。在优选实施方式下，由于不再有氧化物保护层，从而避免了氧化物保护层去除不净而引起的氧化物残留，也将使得第一层多晶硅的去除更为容易和彻底，进而避免了可能出现的第二次多晶硅沉积界面及缺陷的风险，因此产品性能得以保证。不进行第二层多晶硅沉积前的预清洗步骤可以对沟道层表面的栅极绝缘堆叠结构层进行保护。
第二，增加第一层多晶硅蚀刻去除前预清洗，可以有利于后续对第一层多晶硅的去除。
第三，采用HCL干法刻蚀，对于多晶硅和栅极绝缘堆叠结构最外层的氧化物具有高选择性，多晶硅的刻蚀速度：氧化物的刻蚀速度>1000:1，因此，即可达到出去第一层多晶硅的目的，又可以实现不对栅极绝缘堆叠结构最外层的氧化物构成破坏，而多晶硅在SONO刻蚀的过程中的刻蚀速率小于氧化物保护层的刻蚀速率，因此，可以将第一层非晶硅作为牺牲保护层，而不再采用氧化物保护层。
第五，由于不再有氧化物保护层，将有可能获得刻蚀前沟道顶部更为开阔的开口，从而利于深沟道底部的刻蚀；提高SONO刻蚀开的成功率，并且第二层非晶硅在沉积时可以做到更厚，进而再结晶后可以获得更大的晶粒和迁移率，大晶粒的多晶硅陷阱密度更低。
第六，由于没有第一层多晶硅，使得第二层多晶硅在沟道侧壁、在ONO叠层拐角和硅外延层(SEG)上的沉积厚度一致性更好，特别是在ONO叠层拐角处较现有技术提高了厚度，并且长度缩短，从而降低了此处过薄和断裂导致的器件开启电流(Ion)过小或为0的风险；从而提高器件的性能并提高产品良率。
附图说明
通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：
图1a-d为现有技术中沟道孔多晶硅连接层制作过程中的工艺流程图。
图2为现有技术中SONO刻蚀后硅外延层(SEG)处的显微照片。
图3为现有技术中第二层多晶硅沉积并退火后硅外延层(SEG)处的显微照片。
图4为现有技术中第二层多晶硅回刻后的硅外延层(SEG)处的显微照片。
图5a-e为本发明中沟道孔多晶硅连接层制作过程中的工艺流程图。
图6为本发明中第二层多晶硅回刻后的硅外延层(SEG)处的显微照片。
具体实施方式
下面将参照附图更详细地描述本公开的示例性实施方式。虽然附图中显示了本公开的示例性实施方式，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。
为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。
在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
实施例一
请参考图5a-e，在本实施例中，本发明提出了一种3D NAND闪存沟道孔多晶硅连接层形成方法，其包括以下步骤：
S100：参考图5a，沉积栅极绝缘堆叠结构，具体为，在O/N堆叠结构中的沟道501侧壁及硅外延层502的表面上沉积栅极绝缘堆叠结构；所述栅极绝缘堆叠结构为ONO的堆叠结构；并且所述ONO的堆叠结构为阻挡层503、存储层504和隧穿层505；沉积第一层多晶硅，具体为，在所述栅极绝缘堆叠结构表面进行第一次多晶硅沉积以形成第一层多晶硅层506。
S200：参考图5b，刻蚀栅极绝缘堆叠结构，具体为，刻蚀所述栅极绝缘堆叠结构的底部通至硅外延层502并形成一定深度的沟槽507；所述刻蚀采用碳氟基等离子干法刻蚀
S300：预清洗，以去除第一层多晶硅506表面的自然氧化层；所述预清洗为采用低温原位氢气(H2)烘焙以去除第一层多晶硅表面的自然氧化层；控制等待时间(Q-time)为小于2小时；
S400：参考图5c，去除第一层多晶硅506，具体为，采用具有高选择性的干法刻蚀去除第一层多晶硅并停留在栅极绝缘堆叠结构层上；所述高选择性的干法刻蚀为采用HCl进行干法刻蚀；
S500：参考图5d，沉积第二层多晶硅层，具体为，在所述栅极绝缘堆叠结构表面和硅外延层的沟槽507表面进行第二次多晶硅沉积以形成多晶硅连接层508，从而将硅外延层与漏极相连通，并进行退火处理；
S600：参考图5e，回刻第二层多晶硅层。
实施例二
本实施例提供一种3D NAND闪存沟道孔多晶硅连接层形成方法，其包括以下步骤：
S100’：参考图5a，沉积栅极绝缘堆叠结构，具体为，在O/N堆叠结构中的沟道501侧壁及硅外延层502的表面上沉积栅极绝缘堆叠结构；所述栅极绝缘堆叠结构为ONO的堆叠结构；并且所述ONO的堆叠结构为阻挡层503、存储层504和隧穿层505；沉积第一层多晶硅，具体为，在所述栅极绝缘堆叠结构表面进行第一次多晶硅沉积以形成第一层多晶硅层506。
S101：第一层多晶硅506回刻；
S102：沉积氧化物保护层；
S200’：参考图5b，刻蚀栅极绝缘堆叠结构，具体为，刻蚀所述栅极绝缘堆叠结构的底部通至硅外延层502并形成一定深度的沟槽507；所述刻蚀采用碳氟基等离子干法刻蚀；
S201：去胶机处理及湿法剥离，具体为采用去胶机处理和湿法剥离来去除所述氧化物保护层；
S300’：预清洗，以去除第一层多晶硅506表面的自然氧化层；所述预清洗为采用低温原位氢气(H2)烘焙以去除第一层多晶硅表面的自然氧化层；控制等待时间(Q-time)为2小时；
S400’：参考图5c，去除第一层多晶硅506，具体为，采用具有高选择性的干法刻蚀去除第一层多晶硅并停留在栅极绝缘堆叠结构层上；所述高选择性的干法刻蚀为采用HCl进行干法刻蚀；
S500’：参考图5d，沉积第二层多晶硅层，具体为，在所述栅极绝缘堆叠结构表面和硅外延层的沟槽507表面进行第二次多晶硅沉积以形成多晶硅连接层508，从而将硅外延层与漏极相连通，并进行退火处理；
S600’：参考图5e，回刻第二层多晶硅层。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。
Claims (10)
1.一种3D NAND闪存沟道孔多晶硅连接层形成方法，其特征在于，包括以下步骤：
沉积栅极绝缘堆叠结构，具体为，在O/N堆叠结构中的沟道侧壁及硅外延层的表面上沉积栅极绝缘堆叠结构；
沉积第一层多晶硅，具体为，在所述栅极绝缘堆叠结构表面进行第一次多晶硅沉积以形成第一层多晶硅层；
第一层多晶硅回刻；
沉积氧化物保护层；
刻蚀栅极绝缘堆叠结构，具体为，刻蚀所述栅极绝缘堆叠结构的底部通至硅外延层并形成一定深度的沟槽；
去胶机处理及湿法剥离，具体为采用去胶机处理和湿法剥离来去除氧化物保护层；
预清洗，以去除第一层多晶硅表面的自然氧化层；
控制等待时间(Q-time)为小于等于2小时；
去除第一层多晶硅，具体为，采用具有高选择性的干法刻蚀去除第一层多晶硅并停留在栅极绝缘堆叠结构层上；
沉积第二层多晶硅层，具体为，在所述栅极绝缘堆叠结构表面和硅外延层的沟槽表面进行第二次多晶硅沉积以形成多晶硅连接层，从而将硅外延层与漏极相连通，并进行退火处理；
回刻第二层多晶硅层。
2.如权利要求1所述的3D NAND闪存沟道孔多晶硅连接层形成方法，其特征在于，不进行第一层多晶硅回刻和沉积氧化物保护层的步骤；并且相应的不进行去胶机处理及湿法剥离。
3.如权利要求1所述的3D NAND闪存沟道孔多晶硅连接层形成方法，其特征在于，回刻第二层多晶硅后还包括采用氧化物填充沟道孔的步骤。
4.如权利要求3所述的3D NAND闪存沟道孔多晶硅连接层形成方法，其特征在于，所述氧化物填充沟道孔采用原子层沉积法(ALD)。
5.如权利要求1所述的3D NAND闪存沟道孔多晶硅连接层形成方法，其特征在于，所述预清洗为采用低温原位氢气(H2)烘焙以去除第一层多晶硅表面的自然氧化层。
6.如权利要求1所述的3D NAND闪存沟道孔多晶硅连接层形成方法，其特征在于，所述高选择性的干法刻蚀为采用HCl进行干法刻蚀。
7.如权利要求1所述的3D NAND闪存沟道孔多晶硅连接层形成方法，其特征在于，所述栅极绝缘堆叠结构为ONO的堆叠结构；所述ONO的堆叠结构为阻挡层/存储层/隧穿层。
8.如权利要求1所述的3D NAND闪存沟道孔多晶硅连接层形成方法，其特征在于，所述刻蚀栅极绝缘堆叠结构，采用各向异性的刻蚀工艺，垂直向下对所述栅极绝缘堆叠结构的底部进行刻蚀。
9.如权利要求1所述的3D NAND闪存沟道孔多晶硅连接层形成方法，其特征在于，所述刻蚀栅极绝缘堆叠结构的步骤为采用碳氟基等离子干法刻蚀或反应离子刻蚀(RIE)。
10.一种3D NAND闪存结构，其是由权利要求1-9任意一项所述3D NAND闪存沟道孔多晶硅连接层形成方法制备得到。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710724646.8A CN107706191B (zh) | 2017-08-22 | 2017-08-22 | 一种3d nand闪存沟道孔多晶硅连接层形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710724646.8A CN107706191B (zh) | 2017-08-22 | 2017-08-22 | 一种3d nand闪存沟道孔多晶硅连接层形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107706191A CN107706191A (zh) | 2018-02-16 |
| CN107706191B true CN107706191B (zh) | 2018-12-14 |
Family
ID=61170921
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710724646.8A Active CN107706191B (zh) | 2017-08-22 | 2017-08-22 | 一种3d nand闪存沟道孔多晶硅连接层形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107706191B (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108447869B (zh) * | 2018-03-14 | 2020-11-20 | 武汉新芯集成电路制造有限公司 | 存储结构及其制作方法 |
| CN108682676A (zh) * | 2018-05-23 | 2018-10-19 | 长江存储科技有限责任公司 | 三维存储器及其制造方法 |
| CN109887927B (zh) * | 2019-03-20 | 2021-03-30 | 长江存储科技有限责任公司 | 三维存储器及其制造方法 |
| WO2021035601A1 (en) | 2019-08-29 | 2021-03-04 | Yangtze Memory Technologies Co., Ltd. | Novel 3d nand memory device and method of forming the same |
| CN110571151B (zh) * | 2019-09-02 | 2021-10-26 | 武汉新芯集成电路制造有限公司 | 多晶硅层的制作方法、闪存及其制作方法 |
| CN110687138B (zh) * | 2019-09-05 | 2022-08-05 | 长江存储科技有限责任公司 | 半导体结构的测量与边界特征提取方法及其装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104201176B (zh) * | 2014-09-23 | 2017-10-27 | 武汉新芯集成电路制造有限公司 | 3d nand闪存结构及其制作方法 |
| US9236396B1 (en) * | 2014-11-12 | 2016-01-12 | Sandisk Technologies Inc. | Three dimensional NAND device and method of making thereof |
| CN105810640A (zh) * | 2014-12-31 | 2016-07-27 | 上海格易电子有限公司 | 一种3d nand源极选择管及其制作方法 |
| CN106206507B (zh) * | 2015-04-30 | 2019-06-14 | 旺宏电子股份有限公司 | 半导体结构及其制造方法 |
-
2017
- 2017-08-22 CN CN201710724646.8A patent/CN107706191B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN107706191A (zh) | 2018-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107706191B (zh) | 一种3d nand闪存沟道孔多晶硅连接层形成方法 | |
| CN109524417B (zh) | 3d nand存储器及其形成方法 | |
| CN103515392B (zh) | 半导体器件及其制造方法 | |
| CN110112134A (zh) | 3d nand存储器及其形成方法 | |
| CN107482017A (zh) | 一种3d nand闪存沟道孔的制备工艺 | |
| CN106876397A (zh) | 三维存储器及其形成方法 | |
| CN107464817A (zh) | 一种3d nand闪存的制作方法 | |
| CN110211965A (zh) | 3d nand存储器及其形成方法 | |
| CN107591409B (zh) | 一种3d nand闪存中沟道结构的制作方法 | |
| US20130099303A1 (en) | Memory and manufacturing method thereof | |
| CN107946310A (zh) | 一种采用气隙作为介电层的3d nand闪存制备方法及闪存 | |
| CN107731849A (zh) | 3d nand闪存沟道孔的制备方法及3d nand闪存 | |
| CN107611130A (zh) | 一种3d nand闪存结构中硅外延生长的工艺 | |
| CN110289265A (zh) | 3d nand存储器的形成方法 | |
| CN105448840B (zh) | 半导体结构的形成方法 | |
| CN110197830A (zh) | 3d nand存储器及其形成方法 | |
| CN110289263A (zh) | 3d nand存储器及其形成方法 | |
| CN109712981A (zh) | 存储器及其形成方法 | |
| CN104241204B (zh) | 3d nand闪存的形成方法 | |
| CN107994027B (zh) | 一种sono刻蚀中负载效应影响的减轻方法 | |
| CN109904165A (zh) | 三维存储器的制造方法及三维存储器 | |
| CN107731741B (zh) | 一种改善接触孔插塞氧化物凹陷的工艺方法 | |
| CN108962896A (zh) | 存储器 | |
| CN107658222A (zh) | 一种3d nand闪存沟道孔的平坦化工艺 | |
| CN107591408B (zh) | 一种3d nand闪存结构及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |