CN108682676A - 三维存储器及其制造方法 - Google Patents
三维存储器及其制造方法 Download PDFInfo
- Publication number
- CN108682676A CN108682676A CN201810503505.8A CN201810503505A CN108682676A CN 108682676 A CN108682676 A CN 108682676A CN 201810503505 A CN201810503505 A CN 201810503505A CN 108682676 A CN108682676 A CN 108682676A
- Authority
- CN
- China
- Prior art keywords
- layer
- amorphous
- access opening
- manufacturing
- laser
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003860 storage Methods 0.000 title claims abstract description 72
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 34
- 239000010410 layer Substances 0.000 claims abstract description 256
- 239000011241 protective layer Substances 0.000 claims abstract description 47
- 238000000034 method Methods 0.000 claims abstract description 34
- 239000000758 substrate Substances 0.000 claims abstract description 29
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 23
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 23
- 239000010703 silicon Substances 0.000 claims abstract description 23
- 239000004065 semiconductor Substances 0.000 claims description 40
- 230000004224 protection Effects 0.000 claims description 16
- 238000000926 separation method Methods 0.000 claims description 13
- 230000004888 barrier function Effects 0.000 claims description 6
- 239000013078 crystal Substances 0.000 abstract description 5
- 230000002633 protecting effect Effects 0.000 abstract description 4
- 238000005530 etching Methods 0.000 description 13
- 238000009825 accumulation Methods 0.000 description 12
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 12
- 239000000463 material Substances 0.000 description 11
- 230000008569 process Effects 0.000 description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 229910021417 amorphous silicon Inorganic materials 0.000 description 10
- 230000015572 biosynthetic process Effects 0.000 description 7
- 238000000151 deposition Methods 0.000 description 5
- 230000008021 deposition Effects 0.000 description 5
- 238000009413 insulation Methods 0.000 description 5
- 238000003475 lamination Methods 0.000 description 5
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 5
- 230000008859 change Effects 0.000 description 4
- 239000012212 insulator Substances 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 235000006508 Nelumbo nucifera Nutrition 0.000 description 1
- 240000002853 Nelumbo nucifera Species 0.000 description 1
- 235000006510 Nelumbo pentapetala Nutrition 0.000 description 1
- 235000013290 Sagittaria latifolia Nutrition 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 235000015246 common arrowhead Nutrition 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007596 consolidation process Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 235000013399 edible fruits Nutrition 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000011796 hollow space material Substances 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Recrystallisation Techniques (AREA)
Abstract
一种三维存储器的制造方法，包括：在衬底上形成绝缘叠层，该绝缘叠层包括沿第一方向交替堆叠的第一绝缘层和第二绝缘层；该第一方向为垂直于该衬底的表面的方向；形成沿第一方向贯穿该绝缘叠层的通道孔；在该通道孔内形成电荷存储层；在该通道孔内形成覆盖该电荷存储层的无定形硅层；对该无定形硅层进行激光照射，以使该无定形硅层结晶，形成保护层。本发明提供的三维存储器的制造方法，以对通道孔内无定形硅层进行激光照射的方法在通道孔内形成保护层。以此种方法形成的保护层，相对于传统的无定型硅层，具有较大的晶粒，保护效果更好。
Description
技术领域
本发明主要涉及一种三维存储器及其制造方法，尤其涉及一种能够在刻蚀过程中兼顾刻蚀窗口和电荷存储层保护的三维存储器及其制造方法。
背景技术
随着芯片技术的发展，人开始在芯片等半导体产品上设置通道孔等深度较大的凹陷结构。在一些情况下，需要现对通道孔的底部进行蚀刻。然而，为了在蚀刻过程中保护通道孔的侧壁，需要在通道孔的侧壁上设置保护层。传统的保护层为双层结构，包括一个无定形硅层和一个氧化硅层。这样设置的原因在于，无定形硅的晶粒较小，存在较多的晶隙。若仅形成无定形硅层不足以为对侧壁提供足够的保护。例如，若仅在通道孔的侧壁上设置无定形硅层，则在干法蚀刻过程中，等离子体会透过这些晶隙损害侧壁。
当前的采用双层结构对通道孔的侧壁进行保护的方法虽然能够实现对沟槽侧壁的保护，但是双层结构的保护层的总厚度较大。厚度较大的保护层会导致通道孔的中空部分的尺寸严重缩水，进而使得对通道孔的底部进行蚀刻的难度加大。
因此有必要提供能够在刻蚀过程中较好的保护通道孔的侧壁，且不会导致刻蚀难度加大的三维存储器的制造方法。
发明内容
本发明要解决的技术问题包括提供一种能够较好的保护通道孔侧壁的三维存储器的制造方法。
为解决上述技术问题，本发明提供了一种三维存储器的制造方法，包括：
在衬底上形成绝缘叠层，该绝缘叠层包括沿第一方向交替堆叠的第一绝缘层和第二绝缘层；该第一方向为垂直于该衬底的表面的方向；
形成沿第一方向贯穿该绝缘叠层的通道孔；
在该通道孔内形成电荷存储层；
在该通道孔内形成覆盖该电荷存储层的无定形硅层；
对该无定形硅层进行激光照射，以使该无定形硅层结晶，形成保护层。
三维存储器的制造方法该存储层包括依次设置的隧道绝缘层、电荷捕获层和电荷阻挡层。
三维存储器的制造方法还包括以下步骤：在该通道孔底部形成硅层，该硅层的一面与该衬底接触，另一面与该电荷存储层接触。
三维存储器的制造方法还包括以下步骤：
去除该通道孔底部的电荷存储层和保护层，在该通道孔底部形成开口，以暴露该硅层。
三维存储器的制造方法还包括以下步骤：
在该通道孔内依次形成半导体通道层和隔离层，该半导体通道层通过形成在该通道孔底部的该开口与该衬底接触。
在本发明的一实施例中，该半导体通道层覆盖该通道孔内的保护层。
在本发明的一实施例中，本发明的三维存储器的制造方法还包括以下步骤：将该通道孔内的保护层掺杂到期望的掺杂水平。
在本发明的一实施例中，在该通道孔内依次形成半导体通道层和隔离层的步骤之前，去除该通道孔内的保护层。
在本发明的一实施例中，对该无定形硅层进行激光照射的步骤中，以准分子激光对该无定形硅层进行照射。
在本发明的一实施例中，该准分子激光的波长的范围是180nm至360nm。
在本发明的一实施例中，该准分子激光为KrF准分子激光。
在本发明的一实施例中，该激光的能量密度的上限是10焦耳每平方厘米，该激光的能量密度的下限是1焦耳每平方厘米；
对该无定形硅层进行激光照射的时长的上限是100秒，对该无定形硅层进行激光照射的时长的下限是30秒。
在本发明的一实施例中，该无定形硅层的厚度的下限是3纳米或5纳米；
该无定形硅层的厚度的上限是10纳米或20纳米。
未解决本发明的至少一部分技术问题，本发明提供一种三维存储器，其特征在于，包括：
衬底；
设于该衬底上的导电/绝缘叠层，该导电/绝缘叠层包括沿第一方向交替堆叠的导体层和绝缘层；该第一方向为垂直于该衬底的表面的方向；
沿第一方向贯穿该导电/绝缘叠层的通道孔；
设于该通道孔内的电荷存储层、半导体通道层和隔离层；
设于该电荷存储层和该半导体通道层之间的由无定形硅层结晶形成的保护层。
在本发明的一实施例中，该电荷存储层包括依次设置的隧道绝缘层、电荷捕获层和电荷阻挡层。
未解决本发明的至少一部分技术问题，本发明提供一种保护半导体凹陷结构的侧壁的方法，包括以下步骤：
获得具有凹陷结构的的半导体结构；
在该凹陷结构的的侧壁形成无定形硅层；
对该无定形硅层进行激光照射，以使该无定形硅层结晶，形成保护层。
在本发明的一实施例中，以KrF准分子激光对该无定形硅层进行照射，该准分子激光的波长的范围是180nm至360nm。
在本发明的一实施例中，该激光的能量密度的上限是10焦耳每平方厘米，该激光的能量密度的下限是1焦耳每平方厘米；
对该无定形硅层进行激光照射的时长的上限是100秒，对该无定形硅层进行激光照射的时长的下限是30秒。
不同于传统的采用无定型硅层和氧化硅保护层组成的双层结构，本发明提供的三维存储器的制造方法，以对通道孔内的无定形硅层进行激光照射的方法在通道孔内形成保护层。以此种方法形成的保护层具有较大的晶粒，保护效果更好。因此本发明提供的三维存储器的制造方法仅以单层保护层对通道孔的侧壁进行保护，在保证保护效果的同时，保护层的厚度较薄，使得通道孔的中空部分的尺寸较大，有效增大了后续刻蚀工艺的刻蚀窗口。
附图说明
图1A至图1D是本发明实施例的三维存储器的制备工艺步骤示意图；
图1E是本发明实施例的一种形成存储串的工艺步骤示意图；
图1F是本发明实施例的另一种形成存储串的工艺步骤示意图；
图2是本发明实施例的三维存储器的制造方法的流程图。
附图标记说明
101-衬底；
102-掩模层；
201-绝缘叠层；
103-第一绝缘层；
104-硅层；
105-第二绝缘层；
106-通道孔；
107-电荷存储层；
108-无定形硅层；
109-保护层；
110-开口；
111-半导体通道层；
112-隔离层。
具体实施方式
为让本发明的上述目的、特征和优点能更明显易懂，以下结合附图对本发明的具体实施方式作详细说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其它不同于在此描述的其它方式来实施，因此本发明不受下面公开的具体实施例的限制。
如本申请和权利要求书中所示，除非上下文明确提示例外情形，“一”、“一个”、“一种”和/或“该”等词并非特指单数，也可包括复数。一般说来，术语“包括”与“包含”仅提示包括已明确标识的步骤和元素，而这些步骤和元素不构成一个排它性的罗列，方法或者设备也可能包含其他的步骤或元素。
首先参考图1A至图1D和图2，对本发明的一个实施例进行说明。在该实施例中，三维存储器的制造方法，包括以下步骤：
步骤100，在衬底101上形成绝缘叠层201。参考图1A，绝缘叠层201包括交替堆叠的第一绝缘层103和第二绝缘层105。为说明该第一绝缘层103和第二绝缘层105的堆叠方向，现将垂直于衬底101的表面的方向定义为第一方向(如图1A中绘示)，该第一绝缘层103和第二绝缘层105的堆叠方为沿第一方向交替堆叠的。相应的，与该第一方向垂直的，平行于该衬底101的表面的方向则定义为第二方向。
在当前的实施例中，衬底101由单晶硅制成。但是在其他的实施例中，衬底1也可由其他合适的材料制成，例如，在一些实施例中，衬底1的材质为硅(单晶硅或多晶硅)、锗、绝缘体上硅薄膜(Silicon on insulator，SOI)等。
另一方面，该第一绝缘层103和第二绝缘层105的材料可以是多样的。在一些实施例中，该第一绝缘层103和第二绝缘层105的材料包括但不限于氧化硅、氮化硅或氮氧化硅，或多种以上材料的组合。在一些实施例中，绝缘体叠层201中存在具有不同厚度第一绝缘层103。在一些实施例中，绝缘体叠层中存在具有不同厚度第二绝缘层105。在一些实施例中，绝缘体叠层还包括第一绝缘层103和第二绝缘层105之外的一层或多层绝缘层，该绝缘层与第一绝缘层103、第二绝缘层105由不同的材料制成和/或具有不同的厚度。此外，衬底101上除了具有形成绝缘叠层201外还可以具有其他的结构，例如在当前的实施例中，在绝缘叠层201的上方还形成有掩模层102。
步骤200，形成通道孔106。继续参考图1A，该通道孔106垂直于衬底101的表面(即该通道孔106的方向为沿第一方向)且该通道孔106贯穿上述的绝缘叠层201。
步骤300，参考图1B，在通道孔106内形成电荷存储层107。该电荷存储层107的具体结构可以是多样的。在本实施例中，该电荷存储层进一步包括隧道绝缘层、电荷捕获层和电荷阻挡层(为使得附图较为简明，该三层结构并未在图1B及之后的附图中绘出或标示出)。这三层的材料是氧化硅、氮化硅和氧化硅。在一些其他的实施例中，这三层的材料是其他可实现相应功能的材料，在一些其他的实施例中，存储层还具有更多的层。
步骤400，继续参考图1C，在通道孔106内形成无定形硅层108，并使得该无定形硅层108覆盖电荷存储层107。值得注意的是，形成该无定形硅层108的具体方法可以是多样的。在当前的实施例中，通道孔106内形成覆盖电荷存储层107的无定形硅层108的方法是，在通道孔106的侧壁、顶部及掩模层102的上方都形成无定形硅层108。这样设置的好处在于，可以使用现有的形成设置无定形硅的技术和设备来设置该无定形硅层108，进而使得本实施例的三维存储器的制造方法在实施时无需采用专门的步骤和/或设备，因而具有较低的实施成本。
步骤500，参考图1C，对无定形硅层108进行激光照射。在这一步骤中，激光的照射会使得无定形硅层108的晶格情况发生变化。至少一部分无定形硅层108会发生结晶，形成保护层109。这一照射步骤使得无定形硅层108的至少一部分的晶粒会因为受到激光的照射而变大。这样的变化使得该无定形硅层108的结构向着更接近于单晶硅的方向转变，形成的保护层109在刻蚀过程中对通道孔106的侧壁的保护性能上具有与单晶硅类似的特性。
值得注意的是，这里的“无定形硅层108会发生结晶”指的并不是无定形硅层108一定要是完全结晶，而是无定形硅层108至少一部分无定型硅结构的发生结晶，其晶粒会因受到激光的照射而变大。因此，保护层109的材质并不一定全部由单晶硅组成，但需要与无定形硅层108的无定形硅材质不同。
在本发明的各个实施例中，三维存储器的制造方法的许多部分都可以具有多种多样的设置方式。下面以一些非限制性的例子来对三维存储器的制造方法的多种方法的变化中的至少一部分进行说明。
首先，参考图1A，在本发明的一些实施例中还包括在通道孔106的底部形成硅层104的步骤。在这一步骤中，形成硅层104的具体方法可以是多样的。在至少一个实施例中个，该硅层104是以外延生长的方式形成的，在其他的实施例中个，该硅层是以沉积等方式设置在通道孔106的底部的，并且该形成步骤还可以包括设置硅层之后进行的高温致密化步骤、激光照射等步骤。
参考图1D，在本发明的一些实施例中还包括去除通道孔106的底部的存储层107和保护层109的步骤。在这一步骤中，去除通道孔106的底部的存储层107和保护层109会在通道孔106底部形成开口110。该开口110使得硅层104暴露出来。这一步骤的意义在于，使得硅层104能够较容易地与后续步骤中将会形成的半导体通道层连接。
参考图1E、1F，可选的，在本发明的一些实施例中还包括在通道孔106内依次形成半导体通道层111和隔离层112的步骤。其中该半导体通道层111通过在前述步骤中形成的位于通道孔106的底部的开口110与硅层104接触。(在这一步骤中半导体通道层111填充开口110，因此该开口110在图1E、1F中不再标出)值得注意的是，在通道孔106内依次形成半导体通道层111和隔离层112的步骤并非是必须要在形成开口110后就立即进行的。
在本发明的至少一个实施例中，在形成半导体通道层111和隔离层112的步骤之前，进行一去除保护层109的至少一部分，使得通道层111和存储层107的距离较近或者接触。参考图1F，在一些实施例中，在形成半导体通道层111和隔离层112的步骤之前，完全去除保护层109，使得形成的通道层111和存储层107接触。
参考图1E，在本发明的至少一个实施例中，在形成开口110后，不进行去除保护层109的步骤，而是直接进行形成半导体通道层111和隔离层112的步骤。这样的设置使得在最终形成的三维存储器结构中仍然存在该保护层109。
可选的，在一些实施例中，除了不进行去除保护层109的步骤之外，还进行对保护层109进行掺杂。这样的设置使得该位于通道孔106内的保护层109具有期望的掺杂水平。这一掺杂步骤能够改变保护层109的电学特性，使得其能够与发挥半导体通道层111相似的作用，与形成的半导体通道层111共同作为通道。
在对无定形硅层108进行激光照射的步骤中，激光的种类可以是多样的。参考图1C，在本发明的一个实施例中，对无定形硅层108进行激光照射的方法是，以准分子激光对无定形硅层108进行照射。选择准分子激光的原因在于：一方面，准分子激光对于无定形硅的晶格转化具有较高的效率。另一方面，准分子激光照射的步骤无需配合温度条件，可以在室温下进行照射，使得整个流程的成本较低。
在当前的实施例中，对准分子激光的具体种类并无特别严格的限制。一般而言使用波长在180nm至360nm之间的准分子激光都能获得较好的效果。例如，可以选择KrF准分子激光对无定形硅层进行照射。(其他波长的准分子激光一般难以获得，而非不能用于对无定形硅层108的照射)
在对无定形硅层108进行激光照射的步骤中，除了激光的具体种类可以是多样的之外，激光照射的方式也可以是多样的。在一个实施例中，采用“对三维存储器所在的晶圆进行照射”的方法(一般而言，三维存储器都不是单独制作的，而是在一个晶圆上制作多个相同的或者同类的三维存储器，在对晶圆进行照射时，激光照射的大致方式在图1C中以箭头示出)。对无定形硅层108进行激光照射。能够以此种方式对无定形硅层108进行激光照射的原因在于，一方面，可以通过一些结构在照射的时候对半导体结构进行遮挡，(例如在当前的实施例中，无定形硅层108覆盖掩模层102的上表面)以降低激光对掩模层102及其下的其他结构的影响。另一方面，三维存储器的上部还可以设置有其他结构，例如本实施例中的掩模层102。该掩模层由氮化硅层等材料制成，因此能够较好的保护三维存储器的其他部分。这样设置使得在进行激光照射的步骤时，无需采用高精度的照射设备，因而具有较低的成本。
在本发明的一些实施例中，激光的能量密度一般是在1焦耳每平方厘米至10焦耳每平方厘米范围内可调的。相应的激光的照射时长一般是在30秒至100秒的范围内可调的。设置上述范围的原因在于，过大的激光能量密度会增加损坏三维存储器的风险，并使得总照射能量的调节较为困难。过小的激光能量密度则会导致照射时间过长，并使得保护通道孔106的侧壁的整体效率过低。
如前文中已经提及的，在通道孔106内形成无定形硅层108的具体方法可以是多样的。具体的，在本发明的一个实施例中，在通道孔106内形成无定形硅层108的具体方法是，以低压力化学气相沉积(Low Pressure Chemical Vapor Deposition，LPCVD)在通道孔106内形成无定形硅层108。这样设置的好处在于，低压力化学气相沉积在各处的沉积速率较为均匀，且最终获得的沉积层的厚度较为可控。所以以低压力化学气相沉积(Low PressureChemical Vapor Deposition，LPCVD)在所述沟槽侧壁进行沉积能够获得厚度较为均匀的无定形硅层108。
化学气相沉积是一种主要是利用含有薄膜元素的一种或几种气相化合物或单质、在衬底表面上进行化学反应生成薄膜的方法。其对形成的沉积结构的物理特性可以通过气相掺杂的淀积过程精确控制。使用低压力化学气相沉积制成的无定形硅层108，其分子排布相对更加统一均匀。因此以低压力化学气相沉积(Low Pressure Chemical VaporDeposition，LPCVD)在所述沟槽侧壁沉积无定形硅层108，能够较好的降低后道工序中，对无定形硅层108进行处理的难度。为此可以将该低压力化学气相沉积的气压范围设置在25帕斯卡至150帕斯卡的范围内。更低的气压虽然能获得更好的效果，但相对于其成本来说意义不大。高于上述范围的气压值则不能对分子排布相的一致性产生明显的改善。
如上所述的，相比于传统的双层保护层(无定形硅层和氧化硅层)经过激光照射形成的保护层109的保护性能的晶隙很少。所以单位厚度的保护层109在蚀刻等步骤中对通道孔106的侧壁的保护性能远高于传统的无定形硅层和氧化硅层。相应的，为了达到相近的保护性能，所需的保护层的厚度可以大大减少。然而，为了保证对通道孔106的侧壁的保护水平，保护层109也需要具有一定的厚度。保护层109的厚度是由无定形硅层108的厚度决定的，所以可以通过控制无定形硅层108的厚度来控制保护层109的厚度。
一般而言，可以将无定形硅层108的厚度控制在3纳米至20纳米的范围内。例如，如果后续的蚀刻过程的强度较低，则可以设置较薄的厚度为较薄的5纳米的无定形硅层108。反之，对于蚀刻强度较大的蚀刻过程，则可以选择设置10纳米无定形硅层7。本发明还提供一种三维存储器。为方便说明，下面以图1E对本发明的三维存储器的一个实施例进行说明。在该实施例中，三维存储器包括：衬底101、导电/绝缘叠层201、通道孔(被填充因而未示出，可以参考图1A、1B中的通道孔106)。其中，导电/绝缘叠层201设于衬底101上，且该导电/绝缘叠层201包括沿垂直于衬底101的表面的方向(即图1A中的第一方向)交替堆叠的导体层和绝缘层。通道孔沿垂直于衬底101的表面的方向(即图1A中的第一方向)贯穿该导电/绝缘叠层201。
通道孔106内设置有电荷存储层107、半导体通道层111和隔离层112，并且该存储层107和该半导体通道层111之间还具有由无定形硅层结晶形成的保护层109。这样设置的意义在于，在刻蚀等有可能会对存储层107造成损坏的步骤(刻蚀等步骤)中，可以利用由无定形硅层结晶形成的保护层109对存储层107进行保护。另一方面，在三维存储器制作完成之后，保护层109可以与半导体通道层111一起形成通道。在本发明的一些实施例中，存储层107进一步包括依次设置的隧道绝缘层、电荷捕获层和电荷阻挡层。
本发明还提供一种保护半导体凹陷结构的侧壁的方法。为方便叙述，现仍然以图1A至图1D对本发明还提供的保护半导体凹陷结构的侧壁的方法的一些实施例进行说明。但这仅是为了避免附图过多导致申请文件过于繁琐，并不代表本发明提供的保护半导体凹陷结构的侧壁的方法必须具有图1A至图1D中标示的全部细节。此外，在这些实施例中，凹陷结构并不一定是三维存储器上的通道孔，而可以是位于任何半导体结构上的孔洞、沟槽等凹陷结构。
在本发明的至少一部分实施例中，保护半导体结构的凹陷结构的侧壁的方法包括以下步骤：
参考图1A，获得具有凹陷结构106的半导体结构。
参考图1C，在凹陷结构106的侧壁形成无定形硅层108。
在当前的实施例中，该无定形硅层108与凹陷结构106的侧壁之间还具有存储层107。这一存储层107是在一单独的步骤(如图1B所示)中设置到凹陷结构106的侧壁上的。在一些其他的实施例中，该无定形硅层108与凹陷结构106的侧壁之间可以不具有任何结构。在另一些其他的实施例中，该无定形硅层108与凹陷结构106的侧壁之间可以不同于存储层107结构。
继续参考图1C，本实施例的保护半导体结构的凹陷结构的侧壁的方法还对所述无定形硅层108进行激光照射。在这一步骤中，激光照射使无定形硅层108结晶，形成保护层。
在对无定形硅层108进行激光照射的步骤中，激光的种类可以是多样的。参考图1C，在本发明的一个实施例中，对无定形硅层108进行激光照射的方法是，以准分子激光对无定形硅层108进行照射。选择准分子激光的原因在于：一方面，准分子激光对于无定形硅的晶格转化具有较高的效率。另一方面，准分子激光照射的步骤无需配合温度条件，可以在室温下进行照射，使得整个流程的成本较低。
在当前的实施例中，对准分子激光的具体种类并无特别严格的限制。一般而言使用波长在180nm至360nm之间的准分子激光都能获得较好的效果。例如，可以选择KrF准分子激光对无定形硅层进行照射。(其他波长的准分子激光一般难以获得，而非不能用于对无定形硅层108的照射)
在本发明的一些实施例中，激光的能量密度一般是在1焦耳每平方厘米至10焦耳每平方厘米范围内可调的。相应的激光的照射时长一般是在30秒至100秒的范围内可调的。设置上述范围的原因在于，过大的激光能量密度会增加损坏半导体结构的风险，并使得总照射能量的调节较为困难。过小的激光能量密度则会导致照射时间过长，并使得保护半导体结构的沟槽侧壁的整体效率过低。
虽然本发明已参照当前的具体实施例来描述，但是本技术领域中的普通技术人员应当认识到，以上的实施例仅是用来说明本发明，在没有脱离本发明精神的情况下还可做出各种等效的变化或替换，因此，只要在本发明的实质精神范围内对上述实施例的变化、变型都将落在本申请的权利要求书的范围内。
Claims (18)
1.一种三维存储器的制造方法，其特征在于，包括：
在衬底上形成绝缘叠层，所述绝缘叠层包括沿第一方向交替堆叠的第一绝缘层和第二绝缘层；所述第一方向为垂直于所述衬底的表面的方向；
形成沿第一方向贯穿所述绝缘叠层的通道孔；
在所述通道孔内形成电荷存储层；
在所述通道孔内形成覆盖所述电荷存储层的无定形硅层；
对所述无定形硅层进行激光照射，以使所述无定形硅层结晶，形成保护层。
2.根据权利要求1所述的三维存储器的制造方法，其特征在于：所述电荷存储层包括隧道绝缘层、电荷捕获层和电荷阻挡层。
3.根据权利要求1所述的三维存储器的制造方法，其特征在于，还包括以下步骤：在所述通道孔底部形成硅层，所述硅层的一面与所述衬底接触，另一面与所述电荷存储层接触。
4.根据权利要求3所述的三维存储器的制造方法，其特征在于，还包括以下步骤：
去除所述通道孔底部的电荷存储层和保护层，在所述通道孔底部形成开口，以暴露所述硅层。
5.根据权利要求4所述的三维存储器的制造方法，其特征在于，还包括以下步骤：
在所述通道孔内依次形成半导体通道层和隔离层，所述半导体通道层通过形成在所述通道孔底部的所述开口与所述硅层接触。
6.根据权利要求5所述的三维存储器的制造方法，其特征在于：所述半导体通道层覆盖所述通道孔内的保护层。
7.根据权利要求6所述的三维存储器的制造方法，其特征在于，还包括以下步骤：将所述通道孔内的保护层掺杂到期望的掺杂水平。
8.根据权利要求5所述的三维存储器的制造方法，其特征在于：在所述通道孔内依次形成半导体通道层和隔离层的步骤之前，去除所述通道孔内的保护层。
9.根据权利要求1所述的三维存储器的制造方法，其特征在于：对所述无定形硅层进行激光照射的步骤中，以准分子激光对所述无定形硅层进行照射。
10.根据权利要求9所述的三维存储器的制造方法，其特征在于：所述准分子激光的波长的范围是180nm至360nm。
11.根据权利要求10所述的三维存储器的制造方法，其特征在于：所述准分子激光为KrF准分子激光。
12.根据权利要求1所述的三维存储器的制造方法，其特征在于：所述激光的能量密度的上限是10焦耳每平方厘米，所述激光的能量密度的下限是1焦耳每平方厘米；
对所述无定形硅层进行激光照射的时长的上限是100秒，对所述无定形硅层进行激光照射的时长的下限是30秒。
13.根据权利要求1所述的三维存储器的制造方法，其特征在于：所述无定形硅层的厚度的下限是3纳米或5纳米；
所述无定形硅层的厚度的上限是10纳米或20纳米。
14.一种三维存储器，其特征在于，包括：
衬底；
设于所述衬底上的导电/绝缘叠层，所述导电/绝缘叠层包括沿第一方向交替堆叠的导体层和绝缘层；所述第一方向为垂直于所述衬底的表面的方向；
沿第一方向贯穿所述导电/绝缘叠层的通道孔；
设于所述通道孔内的电荷存储层、半导体通道层和隔离层；
设于所述电荷存储层和所述半导体通道层之间的由无定形硅层结晶形成的保护层。
15.如权利要求14所述的三维存储器，其特征在于，所述电荷存储层包括依次设置的隧道绝缘层、电荷捕获层和电荷阻挡层。
16.一种保护半导体凹陷结构的侧壁的方法，包括以下步骤：
获得具有凹陷结构的半导体结构；
在所述凹陷结构的侧壁形成无定形硅层；
对所述无定形硅层进行激光照射，以使所述无定形硅层结晶，形成保护层。
17.根据权利要求16所述的保护半导体凹陷结构的侧壁的方法，其特征在于：以KrF准分子激光对所述无定形硅层进行照射，所述准分子激光的波长的范围是180nm至360nm。
18.根据权利要求16所述的保护半导体凹陷结构的侧壁的方法，其特征在于：所述激光的能量密度的上限是10焦耳每平方厘米，所述激光的能量密度的下限是1焦耳每平方厘米；
对所述无定形硅层进行激光照射的时长的上限是100秒，对所述无定形硅层进行激光照射的时长的下限是30秒。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810503505.8A CN108682676A (zh) | 2018-05-23 | 2018-05-23 | 三维存储器及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810503505.8A CN108682676A (zh) | 2018-05-23 | 2018-05-23 | 三维存储器及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN108682676A true CN108682676A (zh) | 2018-10-19 |
Family
ID=63807873
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810503505.8A Pending CN108682676A (zh) | 2018-05-23 | 2018-05-23 | 三维存储器及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108682676A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109524414A (zh) * | 2018-11-22 | 2019-03-26 | 中国科学院微电子研究所 | 一种三维存储器及其制作方法 |
| TWI763443B (zh) * | 2021-04-06 | 2022-05-01 | 旺宏電子股份有限公司 | 半導體結構 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101894805A (zh) * | 2009-04-13 | 2010-11-24 | 海力士半导体有限公司 | 非易失性存储器件及其制造方法 |
| US9070589B2 (en) * | 2013-03-06 | 2015-06-30 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device |
| US20160049421A1 (en) * | 2014-08-18 | 2016-02-18 | SanDisk Technologies, Inc. | Three dimensional nand device having dummy memory holes and method of making thereof |
| CN105355602A (zh) * | 2015-10-19 | 2016-02-24 | 中国科学院微电子研究所 | 三维半导体器件及其制造方法 |
| CN107302002A (zh) * | 2016-04-13 | 2017-10-27 | 东芝存储器株式会社 | 半导体装置及其制造方法 |
| CN107706191A (zh) * | 2017-08-22 | 2018-02-16 | 长江存储科技有限责任公司 | 一种3d nand闪存沟道孔多晶硅连接层形成方法 |
| CN107871744A (zh) * | 2017-11-09 | 2018-04-03 | 长江存储科技有限责任公司 | 一种nand串结构及其制备方法 |
-
2018
- 2018-05-23 CN CN201810503505.8A patent/CN108682676A/zh active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101894805A (zh) * | 2009-04-13 | 2010-11-24 | 海力士半导体有限公司 | 非易失性存储器件及其制造方法 |
| US9070589B2 (en) * | 2013-03-06 | 2015-06-30 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device |
| US20160049421A1 (en) * | 2014-08-18 | 2016-02-18 | SanDisk Technologies, Inc. | Three dimensional nand device having dummy memory holes and method of making thereof |
| CN105355602A (zh) * | 2015-10-19 | 2016-02-24 | 中国科学院微电子研究所 | 三维半导体器件及其制造方法 |
| CN107302002A (zh) * | 2016-04-13 | 2017-10-27 | 东芝存储器株式会社 | 半导体装置及其制造方法 |
| CN107706191A (zh) * | 2017-08-22 | 2018-02-16 | 长江存储科技有限责任公司 | 一种3d nand闪存沟道孔多晶硅连接层形成方法 |
| CN107871744A (zh) * | 2017-11-09 | 2018-04-03 | 长江存储科技有限责任公司 | 一种nand串结构及其制备方法 |
Non-Patent Citations (2)
| Title |
|---|
| P.SIFFERT等: "《硅技术的发展和未来》", 28 February 2009, 冶金工业出版社 * |
| 陈光华等编著: "《新型电子薄膜材料》", 30 September 2002, 化学工业出版社 * |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109524414A (zh) * | 2018-11-22 | 2019-03-26 | 中国科学院微电子研究所 | 一种三维存储器及其制作方法 |
| TWI763443B (zh) * | 2021-04-06 | 2022-05-01 | 旺宏電子股份有限公司 | 半導體結構 |
| US11502105B2 (en) | 2021-04-06 | 2022-11-15 | Macronix International Co., Ltd. | Semiconductor structure and a method for manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20210280674A1 (en) | Field effect transistor structures | |
| CN107946310B (zh) | 一种采用气隙作为介电层的3d nand闪存制备方法及闪存 | |
| CN108649034B (zh) | 半导体结构及其形成方法 | |
| US8760909B2 (en) | Memory and manufacturing method thereof | |
| CN109891588A (zh) | 三维存储器件及其制造方法 | |
| US20110223734A1 (en) | Methods of forming an array of memory cells, methods of forming a plurality of field effect transistors, methods of forming source/drain regions and isolation trenches, and methods of forming a series of spaced trenches into a substrate | |
| US8835278B2 (en) | Method for forming a buried dielectric layer underneath a semiconductor fin | |
| CN108565264B (zh) | 存储串的制备方法及半导体结构刻蚀方法 | |
| US9922985B2 (en) | Semiconductor memory device and fabrication method thereof | |
| CN108538848A (zh) | 半导体结构及其形成方法 | |
| CN108461503B (zh) | 三维存储器的制造方法及形成晶体硅层的方法 | |
| US9449820B2 (en) | Epitaxial growth techniques for reducing nanowire dimension and pitch | |
| CN113284844A (zh) | 用于制造具有到导电楼梯梯级的接触件的微电子装置的方法以及相关装置和系统 | |
| CN108962896B (zh) | 存储器 | |
| CN109742038B (zh) | 3d nand存储器及其形成方法 | |
| CN109742082B (zh) | 存储器及其形成方法 | |
| CN108682676A (zh) | 三维存储器及其制造方法 | |
| CN112466886A (zh) | 一种三维存储器及其制作方法 | |
| KR20130015694A (ko) | 3차원 구조의 비휘발성 메모리 소자 제조 방법 | |
| US20220028883A1 (en) | Two-step l-shaped selective epitaxial growth | |
| US8741708B2 (en) | Transistor and method for forming the same | |
| JP2005026655A (ja) | 半導体素子の製造方法 | |
| US10868022B2 (en) | Flash memory device and fabrication method thereof | |
| CN109216372B (zh) | 半导体结构的形成方法 | |
| WO2004073058A3 (en) | Flash memory devices |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20181019 |
|
| RJ01 | Rejection of invention patent application after publication |