CN1260821C - 非易失性内存及其制造方法 - Google Patents
非易失性内存及其制造方法 Download PDFInfo
- Publication number
- CN1260821C CN1260821C CN 02107552 CN02107552A CN1260821C CN 1260821 C CN1260821 C CN 1260821C CN 02107552 CN02107552 CN 02107552 CN 02107552 A CN02107552 A CN 02107552A CN 1260821 C CN1260821 C CN 1260821C
- Authority
- CN
- China
- Prior art keywords
- substrate
- nonvolatile memory
- ditches
- bit line
- irrigation canals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
一种非易失性内存及其制造方法，其结构于一衬底中具有一沟渠，而有一埋入式位线横越此沟渠，且有一字线覆盖此沟渠并越过埋入式位线，又于衬底与字线之间有一层电荷捕捉层。
Description
技术领域
本发明是有关于一种半导体器件的结构及其制造方法，且特别有关于一种非易失性内存(non-volatile memory)的结构及其制造方法。
背景技术
非易失性内存中有一种衬底/氧化硅/氮化硅/氧化硅/硅(SONOS)内存，其公知结构如图1所示。
图1是公知一种衬底/氧化硅/氮化硅/氧化硅/硅(SONOS)内存的结构剖面图。
请参照图1，衬底/氧化硅/氮化硅/氧化硅/硅(SONOS)内存的结构通常是在衬底100上有一层字线112，而于衬底100与字线112之间具有一层氧化硅/氮化硅/氧化硅(ONO)层104作为电荷捕捉层(charge trapping layer)，而于氧化硅/氮化硅/氧化硅(ONO)层104两侧的衬底100中具有埋入式位线(buried bit line)108，而于埋入式位线108与字线112之间有埋入式位线氧化层110。
在传统的衬底/氧化硅/氮化硅/氧化硅/硅(SONOS)内存中，因为其沟道区域(channel region)都是平坦的，所以沟道电流(channel current)将会随着存储单元(memory cell)的尺寸缩小而减少，使得存储单元中在状态“1”的沟道电流与状态“0”的沟道电流间的差异也被降低。
发明内容
本发明的目的是提供一种非易失性内存及其制造方法，可以防止沟道电流随着存储单元的尺寸缩小而减少。
本发明的再一目的是提供一种非易失性内存及其制造方法，可以在存储单元尺寸不变的情形下增加沟道电流。
本发明的另一目的是提供一种非易失性内存及其制造方法，可以避免因为存储单元的尺寸缩小，而导致存储单元在状态“1”的沟道电流与状态“0”的沟道电流间的差异降低的问题。
本发明的又一目的是提供一种非易失性内存及其制造方法，可使存储单元中在状态“1”的沟道电流与状态“0”的沟道电流间的差异变大。
根据上述与其它目的，本发明提出一种非易失性内存，其结构于一衬底中具有一沟渠，而有一埋入式位线横越此沟渠，而且有一字线覆盖此沟渠并越过埋入式位线，又于衬底与字线之间有一层电荷捕捉层。此外，于埋入式位线与字线之间还包括一层埋入式位线氧化层。
本发明另外提出一种非易失性内存的制造方法，包括于一衬底中形成沟渠，再于衬底上形成一电荷捕捉层，并覆盖沟渠表面。随后，利用微影蚀刻制作工艺暴露出部分衬底，以形成横越沟渠的区域。接着，于区域的衬底中形成一埋入式位线，并于埋入式位线所暴露出的表面形成一层埋入式位线氧化层。最后，于电荷捕捉层上形成一字线，以覆盖沟渠，且越过埋入式位线。
而本发明的优点将非易失性内存的字线形成于衬底的沟渠上，以及横越沟渠的埋入式位线。因为内存的沟道在其宽度的方向呈弯曲状，所以能够增加沟道电流，进而导致存储单元中在状态“1”的沟道电流与状态“0”的沟道电流间的差异变大。
为让本发明的上述和其它目的、特征、和优点能更明显易懂，下文特举较佳实施例，并配合所附图式，作详细说明。
附图说明
图1是公知一种衬底/氧化硅/氮化硅/氧化硅/硅内存的结构剖面图；
图2A至图2F是依照本发明的较佳实施例的一种衬底/氧化硅/氮化硅/氧化硅/硅非易失性内存的制造流程立体示意图；
图3是依照图2F的III-III剖面的结构示意图；
图4是依照图2F的IV-IV剖面的结构示意图。
标号说明：
100，200：衬底 104，204：电荷捕捉层
108，208：埋入式位线 110，210：埋入式位线氧化层
112，212：字线 202：沟渠
206：区域 214：字线宽度
具体实施方式
为了避免沟道电流(channel current)随着存储单元(memory cell)的尺寸缩小而减少，而导致存储单元在状态“1”的沟道电流与状态“0”的沟道电流间的差异过小的问题产生，本发明的较佳实施例提供一种衬底/氧化硅/氮化硅/氧化硅/硅(substrate/oxide/nitride/oxide/silicon，简称SONOS)非易失性内存(non-volatile memory)及其制造方法。
图2A至图2F是依照本发明的较佳实施例的一种衬底/氧化硅/氮化硅/氧化硅/硅(SONOS)非易失性内存的制造流程立体示意图。
请参照图2A，于一衬底200中形成沟渠202，沟渠的形状譬如是U形，而沟渠202的形成方法可以是先于衬底200上形成一层光阻层，然后利用微影制作工艺将预定形成沟渠202的部分衬底200暴露出来，再利用各向异性蚀刻制作工艺(anisotropic etch process)形成沟渠202，最后去除光阻层即可。
接着，请参照图2B，于衬底上形成一层电荷捕捉层(chargetrapping layer)204，且覆盖沟渠202表面。其中电荷捕捉层204例如是氧化硅/氮化硅/氧化硅层(oxide/nitride/oxide layer，简称ONO layer)，其形成方法例如先利用炉管于衬底上形成一层氧化层，再凭借低压化学气相沉积(low pressure chemical vapor deposition，简称LPCVD)于氧化层上形成一层氮化硅层，之后再利用热氧化法于氮化硅层上形成一层氧化硅层。
然后，请参照图2C，利用微影蚀刻制作工艺，将衬底200上预定形成埋入式位线(buried bit line，简称buried B/L)的区域206暴露出来。其中，预定形成埋入式位线的区域206横越沟渠202。
接着，请参照图2D，于衬底200暴露出的区域206中形成埋入式位线208，其方法例如离子注入制作工艺。
随后，请参照图2E，于埋入式位线208所暴露出的表面形成一层埋入式位线氧化层210，其形成方法例如是利用炉管加热氧化形成。
最后，请参照图2F，于沟渠202上方形成字线(word line，简称W/L)212，字线212覆盖沟渠202并越过埋入式位线208，其中字线212的材料例如是多晶硅。此外，于图2F中的字线宽度214例如是与公知的衬底/氧化硅/氮化硅/氧化硅/硅(SONOS)非易失性内存的字线宽度一样，如此一来，在不改变内存器件尺寸的情形下，本发明的字线因为是形成于衬底的沟渠上，使沟道在其宽度方向上亦呈弯曲状，所以具有较公知多的沟道电流。
为详细说明依照本发明所形成的衬底/氧化硅/氮化硅/氧化硅/硅(SONOS)非易失性内存结构，请参照图3与图4所示。
图3是依照图2F的III-III剖面的结构示意图。
请参照图3，于衬底200上有字线212，而于衬底200与字线212之间具有一层电荷捕捉层204，而于电荷捕捉层204两侧的衬底200中具有埋入式位线208，而于埋入式位线208与字线212之间有埋入式位线氧化层210。由图3的结构并无法明确显示出本发明的特征，所以请继续参照图4所示。
图4是依照图2F的IV-IV剖面的结构示意图。
请参照图4，衬底200具有沟渠202，而于衬底200中有与沟渠202方向垂直的埋入式位线208，另外于沟渠202上有字线212覆盖着，而且字线212越过埋入式位线208。另外，位于埋入式位线208与字线212之间有一层埋入式位线氧化层210。
因此，本发明的特征包括：
1.本发明将衬底/氧化硅/氮化硅/氧化硅/硅(SONOS)非易失性内存的字线形成于衬底的沟渠上，并横越沟渠的埋入式位线。因为内存的沟道在其宽度的方向呈弯曲状，所以在内存器件的尺寸不变的情形下可增加沟道电流。
2.由于本发明可增加沟道电流，故可使存储单元在状态“1”的沟道电流与状态“0”的沟道电流间的差异变大。
虽然本发明已以较佳实施例公开如上，然其并非用以限定本发明，任何熟习此技术者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰，因此本发明的保护范围当视权利要求书所界定为准。
Claims (12)
1.一种非易失性内存，包括：
一衬底，该衬底中具有一沟渠；
一埋入式位线，横越该沟渠；
一字线，覆盖该沟渠并越过该埋入式位线；
一电荷捕捉层，位于该衬底与该字线之间。
2.如权利要求1所述的非易失性内存，其特征在于：其中该沟渠的形状包括U形。
3.如权利要求1所述的非易失性内存，其特征在于：其中该电荷捕捉层包括氧化硅/氮化硅/氧化硅层。
4.如权利要求1所述的非易失性内存，其特征在于：其中位于该埋入式位线与该字线之间还包括一埋入式位线氧化层。
5.如权利要求1所述的非易失性内存，其特征在于：其中该字线的材料包括多晶硅。
6.一种非易失性内存的制造方法，其特征在于：包括：
提供一衬底；
于该衬底中形成一沟渠；
于该衬底上形成一电荷捕捉层，并覆盖该沟渠表面；
暴露出部分该衬底以形成一区域，其中该区域横越该沟渠；
于该区域的该衬底中形成一埋入式位线；
于该埋入式位线所暴露出的表面形成一埋入式位线氧化层；
于该电荷捕捉层上形成一字线，以覆盖该沟渠，且越过该埋入式位线。
7.如权利要求6所述的非易失性内存的制造方法，其特征在于：其中该沟渠的形状包括U形。
8.如权利要求7所述的非易失性内存的制造方法，其特征在于：其中于该衬底中形成该沟渠的该步骤包括各向异性蚀刻制作工艺。
9.如权利要求6所述的非易失性内存的制造方法，其特征在于：其中该电荷捕捉层包括氧化硅/氮化硅/氧化硅层。
10.如权利要求9所述的非易失性内存的制造方法，其特征在于：其中于该衬底上形成该电荷捕捉层的该步骤，包括：
利用炉管于该衬底上形成一第一氧化层；
凭借低压化学气相沉积于该第一氧化层上形成一氮化硅层；
利用热氧化法于该氮化硅层上形成一第二氧化硅层。
11.如权利要求6所述的非易失性内存的制造方法，其特征在于：其中于该区域的该衬底中形成该埋入式位线的该步骤包括离子注入制作工艺。
12.如权利要求6所述的非易失性内存的制造方法，其特征在于：其中该字线的材料包括多晶硅。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 02107552 CN1260821C (zh) | 2002-03-15 | 2002-03-15 | 非易失性内存及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 02107552 CN1260821C (zh) | 2002-03-15 | 2002-03-15 | 非易失性内存及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1445858A CN1445858A (zh) | 2003-10-01 |
| CN1260821C true CN1260821C (zh) | 2006-06-21 |
Family
ID=27811055
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 02107552 Expired - Fee Related CN1260821C (zh) | 2002-03-15 | 2002-03-15 | 非易失性内存及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1260821C (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1309053C (zh) * | 2004-03-26 | 2007-04-04 | 力晶半导体股份有限公司 | 闪速存储器的制造方法 |
| CN116940120B (zh) * | 2023-09-18 | 2024-01-05 | 上海领耐半导体技术有限公司 | 组对结构的nor闪存及其制作方法 |
-
2002
- 2002-03-15 CN CN 02107552 patent/CN1260821C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN1445858A (zh) | 2003-10-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1762048A (zh) | 多位非易失性存储器器件及其方法 | |
| CN1758429A (zh) | 非易失性存储器器件及其制造方法 | |
| US7919808B2 (en) | Flash memory device | |
| CN1886803A (zh) | 闪存装置 | |
| US20080017918A1 (en) | Three-dimensional flash memory cell | |
| CN1260821C (zh) | 非易失性内存及其制造方法 | |
| CN1577865A (zh) | 电荷捕捉记忆单元 | |
| CN1992233A (zh) | 具有垂直分裂栅结构的闪存装置及其制造方法 | |
| CN1521854A (zh) | 电可擦除可编程只读存储器单元及其制造方法 | |
| US20030166319A1 (en) | Method of fabricating poly spacer gate structure | |
| CN1286170C (zh) | 闪存的制造方法 | |
| US5998262A (en) | Method for manufacturing ETOX cell having damage-free source region | |
| CN1734771A (zh) | 浮动栅极非易失性存储器及其制作方法 | |
| CN1674292A (zh) | 非挥发性存储单元及其制造方法 | |
| CN1100351C (zh) | 快速eeprom单元及其制造方法 | |
| CN1196831A (zh) | 用于制造快速电可擦可编只读存储器的存储单元阵列的源区的方法 | |
| CN1309056C (zh) | 非易失存储器的结构与制造方法 | |
| CN100343980C (zh) | 非挥发性存储元件及其制造方法 | |
| CN1286165C (zh) | 非易失性存储器及其制造方法 | |
| CN1279619C (zh) | 垂直式只读存储器及其制造方法 | |
| CN1302553C (zh) | 分离栅极快闪存储器单元及其制作方法 | |
| CN1221024C (zh) | 快闪参考存储单元的制造方法 | |
| CN1263147C (zh) | 具有高介电常数隧穿介电层只读存储器的结构与制造方法 | |
| CN1287446C (zh) | 具有p型浮置栅极的非易失性存储器的制造方法 | |
| CN1992174A (zh) | 用于制造闪存单元的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20060621 Termination date: 20210315 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |