CN1153275C - 改善分离栅极式闪存氧化层品质的方法 - Google Patents

Abstract

一种改善分离栅极式闪存氧化层品质的方法。其包括下列步骤：提供硅基底，以及在硅基底上形成穿隧氧化层、浮置栅与多晶硅氧化层。继之，进行热氧化步骤，以在浮置栅的侧壁形成氧化间隙壁，且连带增厚多晶硅氧化层与穿隧氧化层，而变厚的穿隧氧化层成为厚氧化层，以作为周边高压组件栅氧化层之用。接着，在氧化间隙壁侧壁形成氮化间隙壁，续以氮化间隙壁为掩模，去除未被氮化间隙壁所遮盖的厚氧化层，以暴露出硅基底。然后，在裸露的硅基底上再次形成一层厚氧化层。最后，在多晶硅氧化层上形成控制栅。

Description

改善分离栅极式闪存氧化层品质的方法

本发明是关于一种闪存(Flash memory)的制造方法，特别是关于一种改善分离栅极式闪存氧化层品质的方法。

非易失性存储单元(Nonvolatile memory)现应用在各种电子组件的使用上，如储存结构资料、程序资料及其它可以重复存取的资料。而在可程序非易失性存储单元上，最近更是强调如闪存结构的可抹除且可程序只读存储器(Erasable Programmable Read-Only Memory EPROM)或是可电除且可程序只读存储器(Electrically Erased Programmable ROM)的应用。通常闪存具有两个栅极，其中分为以多晶硅所制作用来储存电荷的浮置栅(Floating Gate)，以及用来控制资料存取的控制栅(Control Gate)。浮置栅位于控制栅下方，且通常处于浮置状态，没有和任何线路相连接，而控制栅通常与字符线(Word Line)相接。由于闪存中的资料，可以进行多次存入、读取与清除等动作，因此成为半导体市场上，成长颇为快速的产品。

近来，半导体组件为了达到降低成本，简化制程步骤，将内存区(Memory cell)与外围电路区(Periphery circuit)的组件整合在同一芯片上已逐渐成为一种趋势，例如将动态随机存取内存(DRAM)与外围电路组件的制程架构在同一芯片上，称之为嵌入式动态随机存取内存(EmbeddedDRAM)，而将闪存与外围电路组件整合在同一芯片上，则称之为嵌入式闪存(Embedded flash memory)。

而在内存区组件追求可靠度(Reliability)，外围电路区追求高效能(High perfomance)的优先级下，以及在考虑到组件施加电压的高低下，使得在将内存区与周边电路区的组件整合在同一芯片的制程中，需制造具有不同厚度的栅极氧化层，以使组件在操作上可以达到要求。

图1A至图1E是公知一种分离栅极式闪存的制造流程剖面示意图。请参照图1A，提供一硅基底100，接着利用热氧化法在硅基底100上形成一层穿隧氧化层(Tunneling oxide)102。然后，依序在穿隧氧化层102上形成一层第一多晶硅层104和一层氮化硅层106。

请参照图1B，定义氮化硅层106，以形成暴露出预定形成浮置栅的第一多晶硅层104的掩模层106a。接着，利用热氧化法在所暴露出的第一多晶硅层104上形成多晶硅氧化层108。由于氮化硅材质所形成的掩模层106a在高温下对水分子与氧气的扩散具有良好的阻挡能力，因此，在掩模层106a所覆盖的硅基底100表面并不会生成氧化硅，而未被掩模层106a所覆盖的表面，则被氧化而形成由氧化硅所构成的多晶硅氧化层108。另外，由于水分子与氧气对掩模层106a角落的部份依然有能力进行水平方向的扩散，因此位于掩模层106a角落的硅基底100，仍会产生不同程度的氧化，而使所形成的多晶硅氧化层108的部份呈现鸟嘴(Bird’sbeak)的外观。

请参照图1C，剥除掩模层106a，以暴露出部分第一多晶硅层104。接着，利用多晶硅氧化层108为掩模，穿隧氧化层102为蚀刻终止层，去除所暴露出的第一多晶硅层104，以在穿隧氧化层102上形成一浮置栅(Floating gate)104a。接着，再次进行热氧化法以在浮置栅104a的侧壁形成氧化间隙壁110。然而，在形成氧化间隙壁110的步骤中，裸露的多晶硅氧化层108与穿隧氧化层102上依旧会与氧气和水分子反应而生成氧化硅层，故裸露的多晶硅氧化层108会稍微变厚成为多晶硅氧化层108a，而穿隧氧化层102也会稍微变厚成为厚氧化层(Thick oxide)103。其中，厚氧化层103的厚度为穿隧氧化层102与在氧化间隙壁110形成步骤中穿隧氧化层102上所生成的氧化层厚度的总和，故厚氧化层103的厚度大于穿隧氧化层102的厚度。由于多晶硅氧化层108a与氧化间隙壁110包覆着浮置栅104a，故使得浮置栅104a与外界呈现电性隔离的状态。

请参照图1D，在基底100上沉积一层氮化层(未绘示于图)，接着进行蚀刻步骤，以在氧化间隙壁110侧壁形成氮化间隙壁112。

请参照图1E，在基底100上全面覆盖一层第二多晶硅层114，定义第二多晶硅层114，以在多晶硅氧化层108a上形成分离栅极式闪存的控制栅(Control gate)。其中，分离栅极式闪存的制作包括在基底100表面下，浮置栅104a的侧边形成有栅极区与源极区。由于后续制程为熟悉该项技艺者所知悉的技术，所以在此不多做赘述。

由于氮化间隙壁112形成于厚氧化层103生成之后，所以在形成氮化间隙壁112的蚀刻过程中，会破坏厚氧化层103的品质(Quality)、均匀性(Uniformity)与厚度(Thickness)，致使厚氧化层103劣化。而由于厚氧化层103是作为周边高压组件的栅氧化层之用，故较薄的栅极氧化层厚度将使其所能承受捕获电荷(Trapping Charge)的数目减少，造成栅极氧化层崩溃(Oxide Breakdown)现象的提前发生，而严重地影响栅极氧化层的长期可靠度(Long-Term Reliability)。所以厚氧化层103的劣化将会导致周边高压组件的效能降低。

因此，本发明的主要目的就是在提供一种改善分离栅极式闪存氧化层品质的方法，以避免作为周边高压组件的栅氧化层之用的厚氧化层品质劣化，进而维持周边高压组件的效能。

本发明提出一种改善分离栅极式闪存氧化层品质的方法。其包括下列步骤：提供一硅基底，以及在硅基底上形成一层穿隧氧化层、浮置栅与多晶硅氧化层。继之，进行热氧化步骤，以在浮置栅的侧壁形成氧化间隙壁，且连带增厚多晶硅氧化层与穿隧氧化层，而变厚的穿隧氧化层成为厚氧化层，以做为周边高压组件栅氧化层之用。由于浮置栅被多晶硅氧化层与氧化间隙壁包覆，故其与外界呈现电性隔离的状态。接着，在氧化间隙壁侧壁形成氮化间隙壁，接着以氮化间隙壁为掩模，去除未被氮化间隙壁所遮盖的第一厚氧化层，以暴露出硅基底。然后，在裸露的硅基底上形成一层第二厚氧化层。最后，在多晶硅氧化层上形成控制栅，以完成分离栅极式闪存的制作。

本发明的特征在于先去除原先遭受蚀刻破坏的厚氧化层，再重新在裸露的硅基底上形成作为周边高压组件栅氧化层之用的厚氧化层，以维持厚氧化层应有的品质、均匀性与厚度，进而保有周边高压组件应有的效能。

为让本发明之上述目的、特征和优点能更明显易懂，下文特举一较佳实施例，并配合所附图，作详细说明：

图面说明：

图1A至图1E是公知一种分离栅极式闪存的制造流程剖面示意图；以及

图2A至图2F是依照本发明较佳实施例，一种分离栅极式闪存的制造流程剖面示意图。

附图标记说明：

100、200              硅基底

102、202              穿隧氧化层

103、203、203a、214   厚氧化层

104、204              第一多晶硅层

104a、204a            浮置栅

106、106a、206、206a  绝缘层

108、108a、208、208a  多晶硅氧化层

110、210              氧化间隙壁

112、212    氮化间隙壁

114、216    第二多晶硅层

请参照图2A，提供一硅基底200，接着在硅基底200上形成一层名为穿隧氧化层的薄氧化层202。其中，穿隧氧化层202的形成方法比如是利用热氧化法，在硅基底200上形成厚度约为85-95埃的氧化硅层。然后，依序在穿隧氧化层202上形成一层第一多晶硅层204和一层绝缘层206，其中绝缘层206的材质比如为氮化硅。

请参照图2B，定义绝缘层206，以形成一暴露出预定形成浮置栅的第一多晶硅层204的掩模层206a。接着，在所暴露出的第一多晶硅层204上形成多晶硅氧化层208，以作为闪存中控制栅与浮置栅之间的介电层。其中，多晶硅氧化层208的形成方法例如是利用热氧化法，较佳的是湿式氧化法，且其材质比如为氧化硅。

由于氮化硅材质所形成的掩模层206a在高温下对水分子与氧气的扩散具有良好的阻挡能力，因此，在掩模层206a所覆盖的硅基底200表面并不会生成氧化硅，而未被掩模层206a所覆盖的表面，则被氧化而形成由氧化硅所构成的多晶硅氧化层208。另外，由于水分子与氧气对掩模层206a角落的部份依然有能力进行水平方向的扩散，因此位于掩模层206a角落的硅基底200，仍会产生不同程度的氧化，而使所形成的多晶硅氧化层208的部份呈现鸟嘴的外观，如图2B所示。

请参照图2C，剥除掩模层206a，以暴露出部分第一多晶硅层204。接着，利用多晶硅氧化层208为掩模，穿隧氧化层202为蚀刻终止层，去除所暴露出的第一多晶硅层204，以在穿隧氧化层202上形成一浮置栅204a。继之，再次进行热氧化法以在浮置栅204a的侧壁形成氧化间隙壁210。然而，在形成氧化间隙壁210的步骤中，裸露的多晶硅氧化层208与穿隧氧化层202上依旧会与氧气和水分子反应而生成氧化硅层，故裸露的多晶硅氧化层208会稍微变厚成为多晶硅氧化层208a，而穿隧氧化层202亦会稍微变厚成为厚氧化层203。其中，厚氧化层203的厚度为穿隧氧化层202与在氧化间隙壁210形成步骤中穿隧氧化层202上所生成的氧化层厚度的总和，故厚氧化层203的厚度大于穿隧氧化层202的厚度。由于多晶硅氧化层208a与氧化间隙壁210包覆着浮置栅204a，故使得浮置栅204a与外界呈现电性隔离的状态。

请参照图2D，在基底200上沉积一层氮化层(未绘示于图)，接着续进行蚀刻步骤，例如传统的蚀刻制程，以在氧化间隙壁210侧壁形成氮化间隙壁212。由于氮化间隙壁212形成于厚氧化层203生成的后，所以在形成氮化间隙壁212的蚀刻过程中，会破坏厚氧化层203的品质、均匀性以及减少其厚度，致使厚氧化层203劣化。而由于厚氧化层203是作为周边高压组件的栅氧化层之用，故较薄的栅极氧化层厚度将使其所能承受捕获电荷的数目减少，造成栅极氧化层崩溃现象的提前发生，而严重地影响栅极氧化层的长期可靠度。所以厚氧化层203的劣化将会导致周边高压组件的效能降低。

因此，请参照图2E，本发明是以氮化间隙壁212为掩模，利用传统的蚀刻制程去除未被氮化间隙壁212所遮盖的裸露的厚氧化层203，以暴露出硅基底200，且在氧化间隙壁210和氮化间隙壁212下方残留厚氧化层203a。接着，在硅基底200上再次形成一层厚氧化层214。其中，此厚氧化层214的形成方法例如是利用热氧化法于裸露的硅基底200上形成氧化硅层，且其厚度视制程需要而定，大致上与厚氧化层203a的厚度相同，大约为200-220埃左右。

最后，请参照图2F，在基底200上全面覆盖一层第二多晶硅层216，定义第二多晶硅层216，以在多晶硅氧化层208a上形成分离栅极式闪存的控制栅。其中，分离栅极式闪存的制作更包括在基底200表面下，浮置栅204a的侧边形成有栅极区与源极区。由于后续制程是熟悉该项技艺者所知悉的技术，所以在此不多做赘述。

由于厚氧化层203在氮化间隙壁212蚀刻过程中会遭受破坏，影响其品质、均匀性与厚度，导致厚氧化层203劣化而造成周边高压组件的效能降低。因此，本发明先去除原先的厚氧化层203，再重新于硅基底200上形成一层厚氧化层204，以维持厚氧化层应有的品质、均匀性与厚度，进而保有周边高压组件的效能。

虽然本发明已以一较佳实施例揭示如上，然其并非用以限定本发明，任何熟习此技术者，在不脱离本发明的精神和范围内，当可作各种更动与润饰，因此本发明的保护范围当以权利要求书范围所界定为准。

Claims (21)

1、一种改善分离栅极式闪存氧化层品质的方法，其特征在于：其适用在一基底上，该基底上依序形成穿隧氧化层、第一多晶硅层与掩模层，掩模层暴露出部分第一多晶硅层，裸露的第一多晶硅层为预定形成浮置栅的区域，该方法包括：

在裸露的第一多晶硅层上形成多晶硅氧化层；

剥除掩模层，以多晶硅氧化层为掩模，去除部分第一多晶硅层，形成浮置栅；

进行热氧化步骤，在浮置栅侧壁形成氧化间隙壁，且增厚多晶硅氧化层和未被氧化间隙壁遮盖的穿隧氧化层；

在氧化间隙壁的侧壁形成氮化间隙壁；

以氮化间隙壁为掩模，去除未被氧化间隙壁遮盖的穿隧氧化层，以暴露出基底；

在基底上形成一氧化层，其中氧化层的厚度较穿隧氧化层厚；以及

在多晶硅氧化层上形成控制栅。

2、根据权利要求1所述的改善分离栅极式闪存氧化层品质的方法，其特征在于：其中穿隧氧化层的形成方法包括热氧化法。

3、根据权利要求1所述的改善分离栅极式闪存氧化层品质的方法，其特征在于：其中穿隧氧化层的厚度为85-95埃。

4、根据权利要求1所述的改善分离栅极式闪存氧化层品质的方法，其特征在于：其中掩模层的材质包括氮化硅。

5、根据权利要求1所述的改善分离栅极式闪存氧化层品质的方法，其特征在于：其中多晶硅氧化层的形成方法包括热氧化法。

6、根据权利要求1所述的改善分离栅极式闪存氧化层品质的方法，其特征在于：其中形成氮化间隙壁的方法包括下列步骤：

在基底上全面沉积一氮化层；以及

进行蚀刻步骤，在氧化间隙壁的侧壁形成氮化间隙壁。

7、根据权利要求6所述的改善分离栅极式闪存氧化层品质的方法，其特征在于：其中蚀刻步骤会破坏未被该氧化间隙壁遮盖的穿隧氧化层。

8、根据权利要求1所述的改善分离栅极式闪存氧化层品质的方法，其特征在于：其中氧化层的形成方法包括热氧化法。

9、根据权利要求1所述的改善分离栅极式闪存氧化层品质的方法，其特征在于：其中氧化层的厚度为200-220埃。

10、根据权利要求1所述的改善分离栅极式闪存氧化层品质的方法，其特征在于：其中氧化层是作为周边高压组件的栅氧化层之用。

11、一种分离栅极式闪存的制造方法，其特征在于：其适用在一基底上，该基底上形成穿隧氧化层、浮置栅与多晶硅氧化层，该方法包括：

进行热氧化步骤，于该浮置栅侧壁形成氧化间隙壁，以及在未被该氧化间隙壁遮盖的该基底上形成第一氧化层，其中第一氧化层的厚度大于穿隧氧化层；

在氧化间隙壁的侧壁形成氮化间隙壁；

以氮化间隙壁为掩模，去除未被氮化间隙壁遮盖的第一氧化层，以暴露出基底；

于基底上形成第二氧化层；以及

于多晶硅氧化层上形成控制栅。

12、根据权利要求11所述的分离栅极式闪存的制造方法，其特征在于：其中穿隧氧化层的形成方法包括热氧化法。

13、根据权利要求11所述的分离栅极式闪存的制造方法，其特征在于：其中穿隧氧化层的厚度为85-95埃。

14、根据权利要求11所述的分离栅极式闪存的制造方法，其特征在于：其中多晶硅氧化层的形成方法包括下列步骤：

形成第一多晶硅层与掩模层，掩模层暴露出部分第一多晶硅层，裸露的第一多晶硅层为一预定形成浮置栅的区域；

进行热氧化步骤，于裸露的第一多晶硅层上形成多晶硅氧化层；以及

剥除掩模层。

15、根据权利要求11所述的分离栅极式闪存的制造方法，其特征在于：其中浮置栅的形成方法包括下列步骤：

以多晶硅氧化层为掩模，去除部分第一多晶硅层，形成浮置栅。

16、根据权利要求14所述的分离栅极式闪存的制造方法，其特征在于：其中掩模层的材质包括氮化硅。

17、根据权利要求11所述的分离栅极式闪存的制造方法，其特征在于：其中形成该氮化间隙壁的方法包括下列步骤：

于基底上全面沉积一氮化层；以及

进行蚀刻步骤，以于氧化间隙壁的侧壁形成氮化间隙壁。

18、根据权利要求17所述的分离栅极式闪存的制造方法，其特征在于：其中蚀刻步骤会破坏第一氧化层。

19、根据权利要求11所述的分离栅极式闪存的制造方法，其特征在于：其中第二氧化层的形成方法包括热氧化法。

20、根据权利要求11所述的分离栅极式闪存的制造方法，其特征在于：其中第二氧化层的厚度为200-220埃。

21、根据权利要求11所述的分离栅极式闪存的制造方法，其特征在于：其中第二氧化层是作为周边高压组件的栅氧化层之用。

Images