KR100875076B1 - Ｓｏｎｏｓ 플래쉬 메모리 소자의 제조방법 - Google Patents
Ｓｏｎｏｓ 플래쉬 메모리 소자의 제조방법 Download PDFInfo
- Publication number
- KR100875076B1 KR100875076B1 KR1020060060412A KR20060060412A KR100875076B1 KR 100875076 B1 KR100875076 B1 KR 100875076B1 KR 1020060060412 A KR1020060060412 A KR 1020060060412A KR 20060060412 A KR20060060412 A KR 20060060412A KR 100875076 B1 KR100875076 B1 KR 100875076B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- oxide film
- metal oxide
- temperature
- blocking
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 229910044991 metal oxide Inorganic materials 0.000 claims abstract description 28
- 150000004706 metal oxides Chemical class 0.000 claims abstract description 28
- 238000000034 method Methods 0.000 claims abstract description 24
- 230000000903 blocking effect Effects 0.000 claims abstract description 23
- 150000004767 nitrides Chemical class 0.000 claims abstract description 14
- 238000010438 heat treatment Methods 0.000 claims abstract description 12
- 239000004065 semiconductor Substances 0.000 claims abstract description 9
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 230000007547 defect Effects 0.000 claims abstract description 5
- 229910052760 oxygen Inorganic materials 0.000 claims description 12
- 239000001301 oxygen Substances 0.000 claims description 10
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 9
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 6
- 239000002131 composite material Substances 0.000 claims description 5
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 claims description 2
- 229910001882 dioxygen Inorganic materials 0.000 claims description 2
- 239000007789 gas Substances 0.000 claims description 2
- -1 silicon oxide nitride Chemical class 0.000 abstract description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 2
- 229910052710 silicon Inorganic materials 0.000 abstract description 2
- 239000010703 silicon Substances 0.000 abstract description 2
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 2
- 230000000536 complexating effect Effects 0.000 abstract 1
- 230000008878 coupling Effects 0.000 description 7
- 238000010168 coupling process Methods 0.000 description 7
- 238000005859 coupling reaction Methods 0.000 description 7
- 230000014759 maintenance of location Effects 0.000 description 6
- 238000002955 isolation Methods 0.000 description 4
- GEIAQOFPUVMAGM-UHFFFAOYSA-N ZrO Inorganic materials [Zr]=O GEIAQOFPUVMAGM-UHFFFAOYSA-N 0.000 description 3
- 238000000137 annealing Methods 0.000 description 3
- 230000002950 deficient Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Non-Volatile Memory (AREA)
Abstract
본 발명은 SONOS(Silicon Oxide Nitride Oxide Silicon) 플래쉬 메모리 소자의 제조방법에 관한 것으로, 반도체 기판상에 터널 산화막과 트랩 질화막을 순차 형성하는 단계와, 트랩 질화막상에 이종의 금속 산화막들의 적층막 또는 복합 금속 산화막 중 어느 하나로 이루어진 차단 산화막을 형성하는 단계와, 열처리 공정을 실시하여 차단 산화막의 결함을 제거하는 단계와, 차단 산화막상에 게이트용 도전막을 형성하는 단계를 포함한다.
SONOS, 데이터 리텐션, 프로그램 스피드
Description
도 1a 내지 도 1d는 본 발명의 실시예에 따른 SONOS 플래쉬 메모리 소자의 제조공정 단면도
<도면의 주요 부분에 대한 부호의 설명>
10 : 반도체 기판 11 : 소자분리막
12 : 터널 산화막 13 : 트랩 질화막
14 : 차단 산화막 15 : 게이트용 도전막
본 발명은 SONOS 플래쉬 메모리 소자의 제조방법에 관한 것으로, 특히 데이터 리텐션(date retention) 특성 및 프로그램 스피드(program speed)를 향상시키기 위한 SONOS 플래쉬 메모리 소자의 제조방법에 관한 것이다.
비휘발성 메모리 소자(non-volatile memory device)는 전원을 껐을 때에도 정보의 저장을 필요로 하는 전자부품에 폭넓게 사용되고 있다. 비휘발성 메모리 소자에는 ROM(Read Only Memory), PROM(Programmable Read Only Memory), EPROM(Erasable Programmable Read Only Memory), EEPROM(Electrically Erasable Programmable Read Only Memory) 등이 있는데, 이 중에서 EEPROM은 다른 비휘발성 메모리와는 달리 데이터를 전기적으로 쓰기와 지우기가 가능하다.
플래쉬(flash) EEPROM은 전기적으로 프로그램하고 소거할 수 있는 메모리 셀 기능 측면에서는 EEPROM과 동일하나, 한번의 전기 신호에 비트(bit) 단위로 데이터를 소거할 수 있는 EEPROM과는 달리 단 한번의 전기적 신호로 여러 메모리 셀 내의 데이터를 한꺼번에 소거할 수 있다는 면에서 차이가 있다.
플래쉬 EEPROM 소자를 개발하는데 있어서 프로그램 및 소거 속도를 향상시키거나 프로그램 및 리드(read) 전압을 낮추거나 데이터 유지 시간(data retention time)을 늘리거나 셀 사이즈를 줄이는 기술에 초점이 맞추어져 있기 때문에, 차세대 플래쉬 EEPROM 소자는 이러한 특성 확보에 용이한 SONOS(Silicon Oxide Nitride Oxide Silicon) 소자를 중심으로 개발되고 있다.
SONOS 소자에서는 컨트롤 게이트와 전하 저장층인 트랩 질화막 사이에 차단 산화막이 위치하게 되고, 트랩 질화막과 채널 지역인 반도체 기판 사이에는 터널 산화막이 위치하게 되어 상호간 전기적으로 격리되는 구조를 형성한다.
SONOS 소자의 프로그램 동작시 전하는 반도체 기판에서 트랩 질화막으로 이동하는데, 게이트에 전압이 가해지면 반도체 기판의 전자가 터널 산화막을 FN 터널링 메커니즘으로 통과하여 트랩 질화막내의 트랩 공간으로 안착하는 낸드 타 입(NAND type) 플래쉬 EEPROM과, 게이트 및 드레인에 전압이 가해지면 수직, 수평 방향의 전기장이 발생하여 전자가 채널 방향으로 이동하며 가속되어 드레인 근처에서 터널 산화막을 넘어서 트랩 질화막내의 트랩 공간에 안착하는 노아 타입(NOR type) 플래쉬 EEPROM으로 구분된다.
소자의 고집적화가 진행됨에 따라서 셀 사이즈가 줄어들게 되고, 이에 따라 프로그램 스피드 확보가 어려워지고 있다. 프로그램 스피드를 향상시키기 위해서는 커플링비를 증가시켜야 하고 커플링비를 증가시키기 위해서는 터널 산화막의 두께를 낮추어야 하지만, 터널 산화막의 두께가 낮아지면 누설전류가 급격히 증가하게 되어 데이터 리텐션(data retention) 특성이 저하되게 된다.
따라서, 본 발명은 전술한 종래 기술의 문제점을 해결하기 위하여 안출한 것으로써 데이터 리텐션 특성 및 프로그램 스피드를 향상시킬 수 있는 SONOS 플래쉬 메모리 소자 및 그의 제조방법을 제공하는데 그 목적이 있다.
본 발명의 실시예에 따른 SONOS 플래쉬 메모리 소자의 제조방법은 반도체 기판상에 터널 산화막과 트랩 질화막을 순차 형성하는 단계와, 상기 트랩 질화막상에 이종의 금속 산화막들의 적층막 또는 복합 금속 산화막 중 어느 하나로 이루어진 차단 산화막을 형성하는 단계와, 열처리 공정을 실시하여 상기 차단 산화막의 결함을 제거하는 단계와, 상기 차단 산화막상에 게이트용 도전막을 형성하는 단계를 포함한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명의 범위는 본원의 특허청구범위에 의해서 이해되어야 한다.
본 발명은 터널 산화막의 두께를 양호한 누설전류를 갖는 수준으로 유지를 하되, 두꺼운 터널 산화막으로 인한 프로그램 스피드(또는 커플링비) 감소를 방지하기 위해 차단 산화막으로 고유전율 특성을 갖는 막을 사용하는 것을 그 기술적 원리로 한다. 여기서, 고유전율이라 함은 적어도 유전상수가 10 이상을 말하며, 차단 산화막으로는 금속 산화막의 이종(異種) 금속 산화막들을 적층한 다층막을 사용하거나, 복합화합물 형태의 금속 산화막을 사용한다. 이와 함께 누설전류 특성을 향상시키기 위하여 금속 산화막에 존재하는 브로큰 본드(broken bond)나 산소 베컨시(oxygen vacancy)를 줄이기 위해 산소 어닐링(oxygen annealing) 공정을 실시하되, 어닐링 공정을 금속 산화막이 결정화되지 않는 수준의 온도에서 실시해야 하므로, 금속 산화막을 결정화시키지 않는 온도에서도 산소 베컨시의 치환이 가능한 라디컬 산화(radical oxidation) 공정을 사용하도록 한다.
도 1a 내지 도 1d는 본 발명의 실시예에 따른 SONOS 플래쉬 메모리 소자의 제조공정 단면도로, 소자분리막의 구조가 전통적인 STI(Conventional Shallow Trench Isolation) 구조인 경우를 나타내고 있다.
도 1a를 참조하면, 반도체 기판(10)에 소자분리막(11)을 형성하여 액티브 영역을 정의한다.
도 1b를 참조하면, 액티브 영역의 반도체 기판(10)상에 터널 산화막(12)을 형성한다.
터널 산화막(12)은 프로그램 및 소거 동작시 전하가 이동하는 통로 역할을 하는 것으로, 고품질의 특성이 요구된다.
이에, 터널 산화막(12)은 스팀(steam)을 이용하여 600 내지 1000℃의 온도에서 성장시킨 산화막, 800 내지 1100℃의 온도에서 산소 가스(O2)를 이용하여 성장시킨 산화막, 300 내지 950℃의 온도에서 플라즈마(plasma) 또는 열에너지(thermal energy)를 이용해 산소 라디칼(O*) 및 OH 라디칼(OH*)을 만들고 이를 소오스로 이용해 형성하여 산화막 중 어느 하나로 형성한다. 그리고, 터널 산화막(12)을 형성한 후에는 N2O 또는 NO 가스를 800 내지 1100℃의 온도에서 어닐링 공정을 실시한다.
도 1c를 참조하면 터널 산화막(12)상에 트랩 질화막(13)을 형성한다.
그런 다음, 트랩 질화막(13)상에 금속 산화막을 증착하여 차단 산화막(14)을 형성한다.
차단 산화막(14)으로는 커플링비를 극대화하기 위해 10 이상의 유전상수를 갖는 고유전율의 금속 산화막을 사용해야 하는데, 금속 산화막을 이종(異種)의 금속 산화막들의 적층막 또는 복합 금속 산화막 중 어느 하나를 이용하여 형성한다.
예를 들면, 금속 산화막으로 Al2O3, HfO2, ZrO2 등을 이용하고, 이종의 금속 산화막들의 적층막으로는 Al2O3/HfO2/Al2O3, Al2O3/ZrO2/Al2O3 등을 사용하고, 복합 금속 산화막으로는 HfxAlyOz, ZrxAlyOz(여기서, x, y, z의 비율은 필요에 따라서 변경 가능함) 등을 사용한다. 각 금속 산화막의 원자 개수비는 대표적으로 하나만 언급하였으므로 필요에 따라 변경 가능하다. 또한, 이종의 금속 산화막들의 적층막으로 3중막만을 대표적으로 제시하였으나, Al2O3과 HfO2 또는 Al2O3과 ZrO2를 교번하여 적어도 1회 이상 적층 형성한 경우라면 모두 적용 가능하다.
고유전율 금속 산화막은 뛰어난 유전 특성에도 불구하고 막내의 브로큰 본드(broken bong) 및 산소 베컨시(oxygen vacancy) 등의 결함으로 인한 누설 전류 특성이 불량하다.
이러한 문제를 해결하기 위하여 차단 산화막(14)을 형성한 다음에 산소 이온(oxygen ion)을 이용하여 결함부분을 치환하기 위해 열처리 공정을 실시한다. 이때, 열처리 공정의 온도가 너무 높을 경우 차단 산화막(14)을 구성하는 금속 산화막이 결정화되어 도리어 누설전류 특성을 더욱 악화시킬 수가 있으므로 금속 산화막의 결정화가 일어나지 않는 저온 예를 들어, 100 내지 900℃의 온도에서 열처리 공정을 실시하도록 한다. 이러한 조건을 만족시키기 위해서 열처리 공정시 플라즈마(plasma)를 에너지로 하거나 열을 에너지로 하여 만들어진 라디칼 산소를 이용한다.
도 1d를 참조하면, 차단 산화막(14)을 포함한 전면에 게이트용 도전막(15)을 형성하고 게이트용 도전막(15)부터 터널 산화막(12)까지의 적층 구조물을 패터닝하여 게이트를 형성하고 불순물 이온을 주입하여 소오스 및 드레인을 형성한다. 이상으로, 본 발명에 따른 SONOS 플래쉬 메모리 소자 제조를 완료한다.
본 발명을 이용하면 차단 산화막(14)을 고유전율의 금속 산화막으로 형성하여 커플링비를 확보할 수 있으므로 프로그램 스피드를 향상시킬 수 있다. 또한, 동일한 프로그램 스피드를 갖는 경우 기존의 방법보다 터널 산화막(12)의 두께를 높게 가져갈 수 있으므로 누설전류 특성을 향상시킬 수 있다. 그리고, 열처리 공정으로 차단 산화막(14) 내의 결함을 제거하므로 누설전류 특성을 향상시킬 수 있다. 따라서, 프로그램 스피드 및 데이터 리텐션 특성이 동시에 향상되게 된다.
상술한 바와 같이, 본 발명은 다음과 같은 효과가 있다.
첫째, 차단 산화막을 고유전율의 금속 산화막으로 형성하여 커플링비를 증가시킬 수 있으므로 프로그램 스피드를 향상시킬 수 있다.
둘째, 차단 산화막으로 인하여 커플링비가 향상되므로 동일한 프로그램 스피드의 조건일 경우 터널 산화막의 두께를 늘릴 수 있다. 따라서, 터널 산화막 두께 저하로 인한 누설 전류 특성 저하를 방지하여 데이터 리텐션 특성을 향상시킬 수 있다.
셋째, 열처리 공정으로 차단 산화막내의 결함 부분을 제거할 수 있으므로 누 설 전류를 줄일 수 있으므로 데이터 리텐션 특성을 향상시킬 수 있다.
Claims (13)
- 반도체 기판상에 터널 산화막과 트랩 질화막을 순차 형성하는 단계;상기 트랩 질화막의 상부에 이종의 금속 산화막들의 적층막 또는 복합 금속 산화막 중 어느 하나로 형성된 차단 산화막을 형성하는 단계;상기 차단 산화막의 결함을 제거하기 위해 열처리 공정을 실시하는 단계; 및상기 차단 산화막의 상부에 게이트용 도전막을 형성하는 단계를 포함하는 SONOS 플래쉬 메모리 소자의 제조방법.
- 제 1항에 있어서, 상기 터널 산화막을 600 내지 1000℃의 온도에서 스팀(steam)을 이용하여 형성하는 SONOS 플래쉬 메모리 소자의 제조방법.
- 제 1항에 있어서, 상기 터널 산화막을 800 내지 1100℃의 온도에서 산소 가스를 이용하여 형성하는 SONOS 플래쉬 메모리 소자의 제조방법.
- 제 1항에 있어서, 상기 터널 산화막을 300 내지 950℃의 온도에서 플라즈마 또는 열을 에너지원으로 이용해 형성된 산소 라디칼 또는 OH 라디칼을 소오스로 하 여 형성하는 SONOS 플래쉬 메모리 소자의 제조방법.
- 제 1항에 있어서, 상기 터널 산화막을 형성한 이후에 N2O 또는 NO가스 분위기에서 800 내지 1100℃의 온도로 열처리 하는 단계를 더 포함하는 SONOS 플래쉬 메모리 소자의 제조방법.
- 삭제
- 삭제
- 제 1항에 있어서, 상기 이종의 금속 산화막들의 적층막을 Al2O3과 HfO2를 교번하여 적어도 1회 이상 증착한 다층막 또는 Al2O3과 ZrO2를 교번하여 적어도 1회 이상 증착한 다층막으로 형성하는 SONOS 플래쉬 메모리 소자의 제조방법.
- 제 1항에 있어서, 상기 복합 금속 산화막은 HfxAlyOz, ZrxAlyOz을 포함하는 SONOS 플래쉬 메모리 소자의 제조방법.
- 제 1항에 있어서, 상기 열처리 공정을 100 내지 900℃의 온도에서 실시하는 SONOS 플래쉬 메모리 소자의 제조방법.
- 제 1항에 있어서, 상기 열처리 공정을 산소 라디칼을 이용하여 실시하는 SONOS 플래쉬 메모리 소자의 제조방법.
- 제 11항에 있어서, 상기 산소 라디칼을 플라즈마 또는 열을 에너지원으로 하여 형성하는 SONOS 플래쉬 메모리 소자의 제조방법.
- 삭제
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060060412A KR100875076B1 (ko) | 2006-06-30 | 2006-06-30 | Ｓｏｎｏｓ 플래쉬 메모리 소자의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060060412A KR100875076B1 (ko) | 2006-06-30 | 2006-06-30 | Ｓｏｎｏｓ 플래쉬 메모리 소자의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20080001936A KR20080001936A (ko) | 2008-01-04 |
| KR100875076B1 true KR100875076B1 (ko) | 2008-12-18 |
Family
ID=39213816
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060060412A KR100875076B1 (ko) | 2006-06-30 | 2006-06-30 | Ｓｏｎｏｓ 플래쉬 메모리 소자의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100875076B1 (ko) |
-
2006
- 2006-06-30 KR KR1020060060412A patent/KR100875076B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20080001936A (ko) | 2008-01-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100949227B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US7923335B2 (en) | Non-volatile memory device and manufacturing method thereof | |
| JP2006203120A (ja) | 半導体装置の製造方法 | |
| CN101335208B (zh) | 制造具有电荷俘获层的非易失性存储器元件的方法 | |
| WO2013128864A1 (ja) | 不揮発性半導体メモリー及び不揮発性半導体メモリーの製造方法 | |
| KR100949231B1 (ko) | 불휘발성 반도체 메모리 장치 및 그 제조 방법 | |
| JP2008016814A (ja) | 不揮発性メモリ素子及びその製造方法 | |
| JP2010177323A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| JPH0574947B2 (ko) | ||
| US7829412B2 (en) | Method of manufacturing flash memory device | |
| KR100606928B1 (ko) | 비휘발성 메모리 장치 및 그 제조방법 | |
| US8330207B2 (en) | Flash memory device including multilayer tunnel insulator and method of fabricating the same | |
| US20090053881A1 (en) | Method of forming dielectric layer of semiconductor memory device | |
| KR100875076B1 (ko) | Ｓｏｎｏｓ 플래쉬 메모리 소자의 제조방법 | |
| JP2011142246A (ja) | 半導体記憶装置 | |
| JP2010045239A (ja) | 不揮発性半導体記憶装置の製造方法 | |
| KR100905276B1 (ko) | 다층 터널 절연막을 포함하는 플래시 메모리 소자 및 그제조 방법 | |
| JP2009049379A (ja) | 半導体メモリ素子の誘電体膜形成方法 | |
| JP2009010166A (ja) | 半導体装置およびその製造方法 | |
| KR20080041478A (ko) | 전하트랩층을 갖는 불휘발성 메모리소자 및 그 제조방법 | |
| JP2003188288A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| KR20090070468A (ko) | 반도체 소자 및 그 제조 방법 | |
| KR20080010514A (ko) | 절연막 구조물의 형성 방법 및 이를 이용한 불 휘발성메모리 소자의 형성 방법 | |
| KR20080029656A (ko) | 게이트 유전체 및 그 제조 방법 | |
| KR100620220B1 (ko) | 반도체 소자 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E90F | Notification of reason for final refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |