CN100446186C - 用于分栅结构闪存的浮栅制作方法 - Google Patents

用于分栅结构闪存的浮栅制作方法 Download PDF

Info

Publication number
CN100446186C
CN100446186C CNB2006101169402A CN200610116940A CN100446186C CN 100446186 C CN100446186 C CN 100446186C CN B2006101169402 A CNB2006101169402 A CN B2006101169402A CN 200610116940 A CN200610116940 A CN 200610116940A CN 100446186 C CN100446186 C CN 100446186C
Authority
CN
China
Prior art keywords
polysilicon
control gate
flash memory
dividing structure
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CNB2006101169402A
Other languages
English (en)
Other versions
CN101162691A (zh
Inventor
居宇涵
王军明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Hua Hong NEC Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hua Hong NEC Electronics Co Ltd filed Critical Shanghai Hua Hong NEC Electronics Co Ltd
Priority to CNB2006101169402A priority Critical patent/CN100446186C/zh
Publication of CN101162691A publication Critical patent/CN101162691A/zh
Application granted granted Critical
Publication of CN100446186C publication Critical patent/CN100446186C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开了一种用于分栅结构闪存的浮栅制作方法，在分栅结构闪存中采用各向同性干法刻蚀加薄层氧化方法定义浮栅，再把氧化区以外的多晶硅刻蚀掉，从而得到尖锐的浮栅周边。采用该方法形成的浮栅尖端形状不受其它步骤影响，工艺易于优化和控制，且擦除效率得到提高。

Description

用于分栅结构闪存的浮栅制作方法
技术领域
本发明涉及一种半导体集成电路制造工艺方法，尤其涉及一种用于分栅结构闪存的浮栅制作方法。
背景技术
现有分栅结构闪存中，通常使用LOCOS(硅的局部氧化)来形成浮栅的尖端。LOCOS工艺一般包括如下步骤：步骤1，在多晶硅上淀积氮化硅薄膜，然后光刻并干法刻蚀氮化硅；步骤2，用热氧化法在未覆盖氮化硅的多晶硅上形成二氧化硅，然后用湿法刻蚀去除氮化硅；步骤3，干法刻蚀去除未被二氧化硅覆盖的多晶硅，剩下的未被刻蚀的多晶硅形成浮栅；步骤4，在所述浮栅靠近预先设定要制备控制栅的一侧生长氧化层，在已经形成上述结构的硅片上淀积好准备作控制栅的多晶硅，光刻并干刻准备作控制栅的多晶硅制成控制栅，从而形成分栅结构。由于该方法中对尖端形状造成影响的步骤较多，不容易对尖端进行优化，且擦除效率容易受到工艺波动的影响而变低。
发明内容
本发明要解决的技术问题是提供一种用于分栅结构闪存的浮栅制作方法，采用该方法形成的浮栅尖端形状不受其它步骤影响，工艺易于优化和控制，且擦除效率得到提高。
为解决上述技术问题，本发明提供一种用于分栅结构闪存的浮栅制作方法，包括如下步骤：步骤1，在多晶硅上淀积氮化硅薄膜，然后光刻并干法刻蚀氮化硅；步骤2，淀积二氧化硅以覆盖暴露出的多晶硅，再用CMP方法去除多余的二氧化硅，用湿法刻蚀去除氮化硅；步骤3，干法刻蚀去除未被二氧化硅覆盖的多晶硅，剩下的未被刻蚀的多晶硅形成浮栅；步骤4，在所述浮栅靠近预先设定要制备控制栅的一侧生长氧化层，在已经形成上述结构的硅片上淀积好准备作控制栅的多晶硅，光刻并干刻准备作控制栅的多晶硅制成控制栅，从而形成分栅结构。在步骤1和步骤2之间增加步骤：在氮化硅被刻去的区域用各向同性的干法刻蚀条件少量刻蚀多晶硅，然后用热氧化法生长二氧化硅薄膜。
和现有技术相比，本发明具有以下有益效果：为了避免过多工艺步骤对浮栅形状的影响，本发明采用干法刻蚀形成浮栅尖端，尖端形状不受其它步骤的影响，擦除效率得到提高，工艺也较为稳定和易于控制及优化。
附图说明
图1是本发明实施例中步骤1完成后的浮栅结构示意图；
图2是本发明实施例中步骤2完成后的浮栅结构示意图；
图3是本发明实施例中步骤3完成后的浮栅结构示意图；
图4是本发明实施例中步骤4完成后的浮栅结构示意图；
图5是本发明实施例中步骤5完成后的带有浮栅的分栅结构示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步详细的说明。
本发明一种用于分栅结构闪存的浮栅制作方法，制备在硅片上，包括如下步骤：
步骤1，在淀积好准备作浮栅的多晶硅(Poly)上淀积一层氮化硅(SiN)薄膜，然后光刻并干法刻蚀氮化硅，如图1所示；
步骤2，在氮化硅(SiN)被刻去的区域用各向同性的干法刻蚀条件少量刻蚀多晶硅，然后用热氧化法生长二氧化硅薄膜(SiO2)，如图2所示；
步骤3，淀积二氧化硅(SiO2)以覆盖暴露出的多晶硅(Poly)，再用CMP(化学机械研磨)方法去除多余的二氧化硅，用湿法刻蚀去除氮化硅，如图3所示；
步骤4，干法刻蚀未被二氧化硅(SiO2)覆盖的多晶硅(Poly)，剩下的未被刻蚀的多晶硅形成浮栅，如图4所示；
步骤5，在作为浮栅的多晶硅靠近预先设定要制备控制栅的一侧生长氧化层，在已经形成上述所有结构的硅片上淀积好准备作控制栅(CG)的多晶硅；光刻并干刻准备作控制栅的多晶硅制成控制栅，从而得到带浮栅(包括浮栅尖端)的分栅结构，如图5所示。
采用本发明方法制作的浮栅用于分栅结构闪存，这种闪存采用带尖端的多晶硅作为浮栅，浮栅尖端被控制栅覆盖。擦除时源漏接低电压，控制栅接高电压，浮栅里的电子受浮栅周边尖端附近高电场的作用隧穿通过浮栅和控制栅之间的氧化层流向控制栅。多晶硅浮栅用各向同性干法刻蚀与局部氧化定义，再把氧化区以外的多晶硅刻蚀掉，从而得到尖锐的浮栅周边，该浮栅尖端的形状不受其它步骤影响，工艺易于优化和控制，且擦除效率得到提高。

Claims (1)

1、一种用于分栅结构闪存的浮栅制作方法，所述分栅结构闪存制备在硅片上，包括如下步骤：步骤1，在多晶硅上淀积氮化硅薄膜，然后光刻并干法刻蚀氮化硅；步骤2，淀积二氧化硅以覆盖暴露出的多晶硅，再用CMP方法去除多余的二氧化硅，用湿法刻蚀去除氮化硅；步骤3，干法刻蚀去除未被二氧化硅覆盖的多晶硅，剩下的未被刻蚀的多晶硅形成浮栅；步骤4，在所述浮栅靠近预先设定要制备控制栅的一侧生长氧化层，在已经形成上述所有结构的硅片上淀积好准备作控制栅的多晶硅，光刻并干刻准备作控制栅的多晶硅制成控制栅，从而形成分栅结构；其特征在于，在步骤1和步骤2之间增加步骤：在氮化硅被刻去的区域用各向同性的干法刻蚀条件少量刻蚀多晶硅，然后用热氧化法生长二氧化硅薄膜。
CNB2006101169402A 2006-10-09 2006-10-09 用于分栅结构闪存的浮栅制作方法 Active CN100446186C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2006101169402A CN100446186C (zh) 2006-10-09 2006-10-09 用于分栅结构闪存的浮栅制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2006101169402A CN100446186C (zh) 2006-10-09 2006-10-09 用于分栅结构闪存的浮栅制作方法

Publications (2)

Publication Number Publication Date
CN101162691A CN101162691A (zh) 2008-04-16
CN100446186C true CN100446186C (zh) 2008-12-24

Family

ID=39297578

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006101169402A Active CN100446186C (zh) 2006-10-09 2006-10-09 用于分栅结构闪存的浮栅制作方法

Country Status (1)

Country Link
CN (1) CN100446186C (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101882576B (zh) * 2009-05-06 2012-03-14 中芯国际集成电路制造(北京)有限公司 提高浮栅擦除效率的方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108257962A (zh) * 2016-12-29 2018-07-06 无锡华润上华科技有限公司 闪存存储结构及其制造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5202850A (en) * 1990-01-22 1993-04-13 Silicon Storage Technology, Inc. Single transistor non-volatile electrically alterable semiconductor memory device with a re-crystallized floating gate
CN1239824A (zh) * 1998-06-24 1999-12-29 世大积体电路股份有限公司 具有分离栅极与源极注射的快闪存储器及其制造方法
CN1362736A (zh) * 2000-09-20 2002-08-07 硅存储技术公司 半导体存储器阵列的自对准方法和由此制造的存储器阵列
CN1378267A (zh) * 2001-03-29 2002-11-06 华邦电子股份有限公司 改善分离栅极式闪存氧化层品质的方法
CN1464550A (zh) * 2002-06-19 2003-12-31 南亚科技股份有限公司 快闪存储器的存储单元的制造方法
JP2004363122A (ja) * 2003-05-30 2004-12-24 Seiko Epson Corp 不揮発性半導体記憶装置および不揮発性半導体記憶装置の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5202850A (en) * 1990-01-22 1993-04-13 Silicon Storage Technology, Inc. Single transistor non-volatile electrically alterable semiconductor memory device with a re-crystallized floating gate
CN1239824A (zh) * 1998-06-24 1999-12-29 世大积体电路股份有限公司 具有分离栅极与源极注射的快闪存储器及其制造方法
CN1362736A (zh) * 2000-09-20 2002-08-07 硅存储技术公司 半导体存储器阵列的自对准方法和由此制造的存储器阵列
CN1378267A (zh) * 2001-03-29 2002-11-06 华邦电子股份有限公司 改善分离栅极式闪存氧化层品质的方法
CN1464550A (zh) * 2002-06-19 2003-12-31 南亚科技股份有限公司 快闪存储器的存储单元的制造方法
JP2004363122A (ja) * 2003-05-30 2004-12-24 Seiko Epson Corp 不揮発性半導体記憶装置および不揮発性半導体記憶装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101882576B (zh) * 2009-05-06 2012-03-14 中芯国际集成电路制造(北京)有限公司 提高浮栅擦除效率的方法

Also Published As

Publication number Publication date
CN101162691A (zh) 2008-04-16

Similar Documents

Publication Publication Date Title
CN105293419B (zh) 一种防止悬浮层刻蚀损伤的mems器件
CN106206451B (zh) 分栅式闪存器件制造方法
JP5761866B2 (ja) スプリットゲート不揮発性メモリセルの作製に有用な半導体構造を形成する方法
CN103579126B (zh) 一种u型结构的半浮栅器件及其制造方法
CN103887313B (zh) 一种半浮栅器件及其制备方法
CN104425388A (zh) 一种半浮栅器件的制造方法及器件
KR20140053340A (ko) 분리된 소거 게이트를 구비한 스플릿 게이트 비-휘발성 플로팅 게이트 메모리 셀을 제조하는 방법 및 그 제조 방법에 의해 제조된 메모리 셀
WO2005122281A3 (en) Gate stack of nanocrystal memory and method for forming same
CN104465381B (zh) 一种平面沟道的半浮栅器件的制造方法
CN100446186C (zh) 用于分栅结构闪存的浮栅制作方法
CN102593062B (zh) 分栅式闪存结构制造方法以及分栅式闪存结构
CN101924059A (zh) 一种场氧化隔离制造方法
CN105185702A (zh) 高k金属栅极结构的制造方法
US8669609B2 (en) Non-volatile memory (NVM) cell for endurance and method of making
CN105655341B (zh) 半导体器件的形成方法
CN206697482U (zh) 一种沟槽金属－氧化物半导体
CN101800172B (zh) 一种自对准多晶硅浮栅的制作方法
CN105070660B (zh) 一种∑型结构的半浮栅器件的制造方法
CN107768375A (zh) 一种分裂栅的栅极形成方法
CN101179017A (zh) 分离栅浮栅尖端的制造方法
CN101882579A (zh) Ono介电层切断方法
CN107946304A (zh) 一种用于尺寸缩减NORFlash单元工艺集成方法
US20150008519A1 (en) Power integrated device having surface corrugations
CN101202311A (zh) 浮栅闪存器件结构及其浮栅的制作方法
CN103887160B (zh) 控制栅极刻蚀方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

Effective date: 20131218

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI

TR01 Transfer of patent right

Effective date of registration: 20131218

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Patentee after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Patentee before: Shanghai Huahong NEC Electronics Co., Ltd.