CN108257962A - 闪存存储结构及其制造方法 - Google Patents
闪存存储结构及其制造方法 Download PDFInfo
- Publication number
- CN108257962A CN108257962A CN201611248529.0A CN201611248529A CN108257962A CN 108257962 A CN108257962 A CN 108257962A CN 201611248529 A CN201611248529 A CN 201611248529A CN 108257962 A CN108257962 A CN 108257962A
- Authority
- CN
- China
- Prior art keywords
- floating boom
- field oxide
- flash memory
- memory storage
- oxide structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005055 memory storage Effects 0.000 title claims abstract description 24
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 238000000034 method Methods 0.000 claims abstract description 29
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 23
- 229920005591 polysilicon Polymers 0.000 claims abstract description 21
- 238000000151 deposition Methods 0.000 claims abstract description 5
- 239000000758 substrate Substances 0.000 claims description 11
- 230000015572 biosynthetic process Effects 0.000 claims description 7
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 5
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- 238000001039 wet etching Methods 0.000 claims description 3
- 238000004062 sedimentation Methods 0.000 claims description 2
- 241000790917 Dioxys <bee> Species 0.000 claims 1
- 239000000463 material Substances 0.000 claims 1
- 239000004065 semiconductor Substances 0.000 abstract description 8
- 238000003860 storage Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 239000002210 silicon-based material Substances 0.000 description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 230000007334 memory performance Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42324—Gate electrodes for transistors with a floating gate
- H01L29/42336—Gate electrodes for transistors with a floating gate with one gate at least partly formed in a trench
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明涉及一种闪存存储结构及其制造方法。该方法包括：在衬底结构上淀积多晶硅层；利用所述多晶硅层形成浮栅和覆盖在浮栅上的场氧结构；对所述场氧结构减薄，以露出浮栅的尖端；在所述场氧结构及浮栅上形成隧穿氧化层；在所述隧穿氧化层上形成控制栅。上述实施例的闪存存储结构及方法，由于场氧结构经过减薄处理后，浮栅的尖端露出，尖端和场氧结构之间具有可填充的空隙。在形成隧穿氧化层时，处于尖端处的隧穿氧化层的厚度与其他位置处的厚度基本一致，不需要额外的工序来控制使其变薄。从而电子更加容易隧穿。所形成的半导体器件擦除更加稳定。
Description
技术领域
本发明涉及半导体存储技术领域，特别是涉及一种闪存存储结构及其制造方法。
背景技术
半导体存储器件的基本单位为可以表示0和1两种状态的半导体结构，一般地，都采用半导体器件常见的MOS结构。传统的闪存(FLASH存储)的基本结构大都是在MOS结构中加入浮栅存储或释放电荷以实现表示0和1两种状态。
图1为采用具有浮栅的基本结构形成的存储器的原理图。如图2所示，是这种基本存储单元的结构示意图。该基本存储单元10包括衬底结构15、设于衬底15上的多晶硅浮栅11、形成在浮栅11上的场氧结构12、覆盖在浮栅11和场氧结构12上的隧穿氧化层13、以及覆盖在隧穿氧化层13上的多晶硅控制栅14。其中，浮栅11具有尖端111。
在对该基本存储单元10进行擦除时，是在控制栅14上加高压，使浮栅11尖端放电。浮栅11中存储的电子从隧穿氧化层13穿透到控制栅14，改变基本存储单元10的存储状态，达到擦除的目的。可以理解的是，隧穿氧化层13越薄，电子越容易发生隧穿。
然而传统的这种结构，浮栅11有一部分被场氧结构12包裹，导致浮栅11尖端周围的隧穿氧化层13有可能偏厚。当电子不能顺利穿过隧穿氧化层13时，就达不到擦除的目的，因此隧穿氧化层13偏厚会引起擦除不稳定，影响存储器性能。
一种解决方案是在淀积隧穿氧化层13时，精确地控制其在浮栅11的尖端处的厚度。但这种方案非常难以控制，会造成制造成本的浪费。
发明内容
基于此，有必要提供一种闪存存储结构的制造方法，其可以方便地减薄浮栅尖端处的场氧层的厚度。
一种闪存存储结构的制造方法，包括：
在衬底结构上淀积多晶硅层；
利用所述多晶硅层形成浮栅和覆盖在浮栅上的场氧结构；
对所述场氧结构减薄，以露出浮栅的尖端；
在减薄后的场氧结构及浮栅上形成隧穿氧化层；
在所述隧穿氧化层上形成控制栅。
在其中一个实施例中，所述利用所述多晶硅层形成浮栅和覆盖在浮栅上的场氧结构的步骤包括：
在所述多晶硅层上形成掩膜层；
图形化所述掩膜层形成浮栅窗口露出部分多晶硅层；
在所述浮栅窗口内形成场氧结构；
去除掩膜层并刻蚀场氧结构覆盖之外的多晶硅层形成具有尖端的浮栅。
在其中一个实施例中，所述掩膜层为氮化硅层。
在其中一个实施例中，在所述浮栅窗口内形成场氧结构的步骤中，采用热氧化法生长所述场氧结构。
在其中一个实施例中，所述场氧结构为二氧化硅材料。
在其中一个实施例中，所述对所述场氧结构减薄的步骤采用湿法刻蚀。
在其中一个实施例中，在所述场氧结构及浮栅上形成隧穿氧化层的步骤中，采用淀积法形成所述隧穿氧化层。
在其中一个实施例中，对所述场氧结构减薄的厚度为2～10纳米。
一种闪存存储结构，包括：
衬底结构；
浮栅，形成在所述衬底上；所述浮栅具有放电尖端；
场氧结构，覆盖在所述浮栅上；其中，所述场氧结构覆盖部分浮栅，使得浮栅的尖端露出；
隧穿氧化层，形成在所述浮栅和场氧结构上；
控制栅，形成在所述隧穿氧化层上。
在其中一个实施例中，所述衬底结构包括衬底和形成在衬底上的源极区和漏极区，所述浮栅位于源极区和漏极区的沟道之上。
上述实施例的闪存存储结构及方法，由于场氧结构经过减薄处理后，浮栅的尖端露出，尖端和场氧结构之间具有可填充的空隙。在形成隧穿氧化层时，处于尖端处的隧穿氧化层的厚度与其他位置处的厚度基本一致，不需要额外的工序来控制使其变薄。从而电子更加容易隧穿。所形成的半导体器件擦除更加稳定。
同时，上述方法是在形成场氧结构之后的一次回刻工序，与传统工艺兼容，且操作简单，因此成本很低。
附图说明
图1为采用具有浮栅的基本结构形成的存储器的原理图；
图2为图1中的基本存储单元的结构示意图；
图3为一实施例的闪存存储结构的制造方法流程图；
图4a～图4e为图3所示流程中各步骤处理后的中间结构示意图；
图5为形成浮栅的流程图；
图6a～图6c及图4b为图5所示流程中各步骤处理后的中间结构示意图。
具体实施方式
以下结合附图和具体实施例进行进一步说明。
图3为一实施例的闪存存储结构的制造方法流程图。该方法包括以下步骤S110～S150。图4a～图4e为各步骤处理后的中间结构示意图。
步骤S110：在衬底结构100上淀积多晶硅层200。衬底结构100包括衬底、在衬底上形成的源极区，漏极区和沟道区，且沟道区上方具有栅氧层，为简单起见，这些细节结构在图4a～4e中未明确示出，仅以整个衬底结构100来表示。本步骤是在完成衬底结构100之后的工序。本步骤处理后形成的结构如图4a所示。
步骤S120：利用所述多晶硅层200形成浮栅210和覆盖在浮栅上的场氧结构220。多晶硅层200经过处理，形成浮栅210和场氧结构220。其中浮栅210具有尖端211。本步骤处理后形成的结构如图4b所示。
步骤S130：对所述场氧结构220减薄，以露出浮栅210的尖端211。在步骤S120处理的基础上，将场氧结构220减薄，得到减薄后的场氧结构220’。场氧结构220经过减薄处理后，覆盖在浮栅210尖端211处的部分氧化物被去除，使得尖端211可以露出。在一个实施例中，采用湿法刻蚀。对所述场氧结构200减薄。本步骤处理后形成的结构如图4c所示。上述减薄的厚度在2～10纳米之间，不宜减薄太多，防止尖端211露出太多，在后续制程中被折断。
步骤S140：在所述减薄后的场氧结构220’及浮栅210上形成隧穿氧化层300。隧穿氧化层300为二氧化硅层，可以采用淀积的方式形成。本步骤处理后形成的结构如图4d所示。
步骤S150：在所述隧穿氧化层300上形成控制栅400。本步骤处理后形成的结构如图4e所示。
上述实施例的方法，由于场氧结构200经过步骤S130的减薄处理后，浮栅210的尖端211露出，尖端211和场氧结构220’之间具有可填充的空隙。在步骤S140形成隧穿氧化层300时，处于尖端211处的隧穿氧化层300的厚度与其他位置处的厚度基本一致，不需要额外的工序来控制使其变薄。从而电子更加容易隧穿。所形成的半导体器件擦除更加稳定。
同时，上述方法是在形成场氧结构220之后的一次回刻工序，与传统工艺兼容，且操作简单，因此成本很低。
在一个实施例中，如图5所示，上述步骤S120可以包括以下子步骤S121～S124。图6a～图6c及图4b为各步骤处理后的中间结构示意图。
子步骤S121：在所述多晶硅层200上形成掩膜层500。所述掩膜层500可以为氮化硅(SiN)层。本步骤处理后形成的结构如图6a所示。
子步骤S122：图形化所述掩膜层500形成浮栅窗口510露出部分多晶硅层200。本步骤处理后形成的结构如图6b所示。
子步骤S123：在所述浮栅窗口510内进行热氧化处理。本步骤在生长场氧结构220的同时，可以形成浮栅210的尖端。在其他实施例中，还可以采用干法刻蚀形成浮栅210的尖端。本步骤处理后形成的结构如图6c所示。
子步骤S124：去除掩膜层500并刻蚀场氧结构220覆盖之外的多晶硅层200形成具有尖端的浮栅。本步骤处理后形成的结构如图4b所示。具体地，可以是以场氧结构220为掩膜进行干法刻蚀，以去除场氧结构220覆盖之外的多晶硅层200。这样就能得到具有尖端的浮栅
基于相同发明构思，提供一种闪存存储结构。如图4e所示，该闪存存储结构包括依次层叠的衬底结构100、浮栅210、场氧结构220’、隧穿氧化层300以及控制栅400。
衬底结构100包括衬底、在衬底上形成的源极区，漏极区和沟道区，且沟道区上方具有栅氧层，浮栅210位于栅氧层上。为简单起见，这些细节结构在图4e中未明确示出，仅以整个衬底结构100来表示。浮栅210形成在所述衬底结构100上，且位于所述源极区和漏极区之间的沟道之上。浮栅210为多晶硅材料。所述浮栅210具有放电尖端211。场氧结构220’覆盖在所述浮栅210上，场氧结构220’为二氧化硅材料。其中，所述场氧结构220’覆盖部分浮栅210，使得浮栅210的尖端211露出。隧穿氧化层300形成在所述浮栅210和场氧结构220’上，隧穿氧化层300为二氧化硅材料。控制栅400形成在所述隧穿氧化层300上，控制栅400为多晶硅材料。
上述实施例的闪存存储结构，由于浮栅210的尖端211露出，和场氧结构220’之间具有可填充的空隙。形成的隧穿氧化层300处于尖端211处的隧穿氧化层300的厚度与其他位置处的厚度基本一致，不需要额外的工序来控制使其变薄。从而电子更加容易隧穿。所形成的半导体器件擦除更加稳定。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种闪存存储结构的制造方法，包括：
在衬底结构上淀积多晶硅层；
利用所述多晶硅层形成浮栅和覆盖在浮栅上的场氧结构；
对所述场氧结构减薄，以露出浮栅的尖端；
在减薄后的场氧结构及浮栅上形成隧穿氧化层；
在所述隧穿氧化层上形成控制栅。
2.根据权利要求1所述的闪存存储结构的制造方法，其特征在于，所述利用所述多晶硅层形成浮栅和覆盖在浮栅上的场氧结构的步骤包括：
在所述多晶硅层上形成掩膜层；
图形化所述掩膜层形成浮栅窗口露出部分多晶硅层；
在所述浮栅窗口内形成场氧结构；
去除掩膜层并刻蚀场氧结构覆盖之外的多晶硅层形成具有尖端的浮栅。
3.根据权利要求2所述的闪存存储结构的制造方法，其特征在于，所述掩膜层为氮化硅层。
4.根据权利要求2所述的闪存存储结构的制造方法，其特征在于，在所述浮栅窗口内形成场氧结构的步骤中，采用热氧化法生长所述场氧结构。
5.根据权利要求2所述的闪存存储结构的制造方法，其特征在于，所述场氧结构为二氧化硅材料。
6.根据权利要求1所述的闪存存储结构的制造方法，其特征在于，所述对所述场氧结构减薄的步骤采用湿法刻蚀。
7.根据权利要求1所述的闪存存储结构的制造方法，其特征在于，在所述场氧结构及浮栅上形成隧穿氧化层的步骤中，采用淀积法形成所述隧穿氧化层。
8.根据权利要求1所述的闪存存储结构的制造方法，其特征在于，对所述场氧结构减薄的厚度为2～10纳米。
9.一种闪存存储结构，包括：
衬底结构；
浮栅，形成在所述衬底上；所述浮栅具有放电尖端；
场氧结构，覆盖在所述浮栅上；其中，所述场氧结构覆盖部分浮栅，使得浮栅的尖端露出；
隧穿氧化层，形成在所述浮栅和场氧结构上；
控制栅，形成在所述隧穿氧化层上。
10.根据权利要求9所述的闪存存储结构，其特征在于，所述衬底结构包括衬底和形成在衬底上的源极区和漏极区，所述浮栅位于源极区和漏极区的沟道之上。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611248529.0A CN108257962A (zh) | 2016-12-29 | 2016-12-29 | 闪存存储结构及其制造方法 |
| PCT/CN2017/112452 WO2018121136A1 (zh) | 2016-12-29 | 2017-11-23 | 闪存存储结构及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611248529.0A CN108257962A (zh) | 2016-12-29 | 2016-12-29 | 闪存存储结构及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN108257962A true CN108257962A (zh) | 2018-07-06 |
Family
ID=62706938
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201611248529.0A Pending CN108257962A (zh) | 2016-12-29 | 2016-12-29 | 闪存存储结构及其制造方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN108257962A (zh) |
| WO (1) | WO2018121136A1 (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5970371A (en) * | 1998-07-06 | 1999-10-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of forming sharp beak of poly to improve erase speed in split-gate flash EEPROM |
| US6180977B1 (en) * | 1997-12-04 | 2001-01-30 | Taiwan Semiconductor Manufacturing Company | Self-aligned edge implanted cell to reduce leakage current and improve program speed in split-gate flash |
| CN101162691A (zh) * | 2006-10-09 | 2008-04-16 | 上海华虹Nec电子有限公司 | 用于分栅结构闪存的浮栅制作方法 |
| CN101207031A (zh) * | 2006-12-21 | 2008-06-25 | 台湾积体电路制造股份有限公司 | 记忆单元及其制造方法 |
| CN106206451A (zh) * | 2016-07-27 | 2016-12-07 | 上海华虹宏力半导体制造有限公司 | 分栅式闪存器件制造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100490123C (zh) * | 2006-10-23 | 2009-05-20 | 上海华虹Nec电子有限公司 | 闪存制造工艺方法 |
| CN103426823B (zh) * | 2012-05-14 | 2016-04-13 | 无锡华润上华科技有限公司 | 快闪存储器的制作方法 |
-
2016
- 2016-12-29 CN CN201611248529.0A patent/CN108257962A/zh active Pending
-
2017
- 2017-11-23 WO PCT/CN2017/112452 patent/WO2018121136A1/zh active Application Filing
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6180977B1 (en) * | 1997-12-04 | 2001-01-30 | Taiwan Semiconductor Manufacturing Company | Self-aligned edge implanted cell to reduce leakage current and improve program speed in split-gate flash |
| US5970371A (en) * | 1998-07-06 | 1999-10-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of forming sharp beak of poly to improve erase speed in split-gate flash EEPROM |
| CN101162691A (zh) * | 2006-10-09 | 2008-04-16 | 上海华虹Nec电子有限公司 | 用于分栅结构闪存的浮栅制作方法 |
| CN101207031A (zh) * | 2006-12-21 | 2008-06-25 | 台湾积体电路制造股份有限公司 | 记忆单元及其制造方法 |
| CN106206451A (zh) * | 2016-07-27 | 2016-12-07 | 上海华虹宏力半导体制造有限公司 | 分栅式闪存器件制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2018121136A1 (zh) | 2018-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5761866B2 (ja) | スプリットゲート不揮発性メモリセルの作製に有用な半導体構造を形成する方法 | |
| CN107221533B (zh) | 快闪存储器的制造方法 | |
| CN104701323A (zh) | 一种存储结构 | |
| CN106206598B (zh) | 分栅式闪存器件制造方法 | |
| US7429520B2 (en) | Methods for forming trench isolation | |
| CN108807392A (zh) | 快闪存储器及其制造方法 | |
| CN107591409A (zh) | 一种3d nand闪存中沟道结构的制作方法 | |
| JP2015037191A (ja) | 不揮発性メモリセル、高電圧トランジスタ、ならびに高ｋ金属ゲートトランジスタの一体化 | |
| WO2015149670A1 (zh) | Nor闪存的制造方法 | |
| CN105990121B (zh) | 掺杂多晶硅层的形成方法以及半导体器件的形成方法 | |
| CN105118866B (zh) | 浮栅型闪存结构及其制备方法 | |
| TWI532169B (zh) | 記憶體裝置與其形成方法 | |
| CN105140301B (zh) | 浮栅型闪存结构及其制备方法 | |
| CN108257962A (zh) | 闪存存储结构及其制造方法 | |
| CN103943625B (zh) | 一种nand闪存器件及其制造方法 | |
| CN102280378B (zh) | Sonos结构的形成方法 | |
| CN107768375A (zh) | 一种分裂栅的栅极形成方法 | |
| CN110010610A (zh) | 分栅快闪存储器及其形成方法 | |
| CN105070660B (zh) | 一种∑型结构的半浮栅器件的制造方法 | |
| CN106328656B (zh) | 一种可调控制栅增加ild填充窗口的工艺方法 | |
| CN108074933A (zh) | 存储器及其制作方法 | |
| CN108039323B (zh) | 浮栅型闪存的制作方法及集成电路 | |
| CN108122920B (zh) | 提高浮栅型闪存擦除效率的方法以及浮栅型闪存 | |
| CN104362128B (zh) | 一种抗辐照eeprom的制造方法 | |
| CN106384715B (zh) | 浮栅的制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20180706 |
|
| RJ01 | Rejection of invention patent application after publication |