CN106384715B - 浮栅的制备方法 - Google Patents
浮栅的制备方法 Download PDFInfo
- Publication number
- CN106384715B CN106384715B CN201610884653.XA CN201610884653A CN106384715B CN 106384715 B CN106384715 B CN 106384715B CN 201610884653 A CN201610884653 A CN 201610884653A CN 106384715 B CN106384715 B CN 106384715B
- Authority
- CN
- China
- Prior art keywords
- floating gate
- layer
- etching
- gate layer
- side wall
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 18
- 239000010410 layer Substances 0.000 claims abstract description 216
- 238000005530 etching Methods 0.000 claims abstract description 157
- 230000015556 catabolic process Effects 0.000 claims abstract description 43
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 239000011241 protective layer Substances 0.000 claims abstract description 14
- 238000000034 method Methods 0.000 claims description 59
- 238000004519 manufacturing process Methods 0.000 claims description 22
- 230000008878 coupling Effects 0.000 claims description 14
- 238000010168 coupling process Methods 0.000 claims description 14
- 238000005859 coupling reaction Methods 0.000 claims description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 13
- 239000000377 silicon dioxide Substances 0.000 claims description 6
- 235000012239 silicon dioxide Nutrition 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 4
- 230000003647 oxidation Effects 0.000 claims description 4
- 238000007254 oxidation reaction Methods 0.000 claims description 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 2
- 230000000717 retained effect Effects 0.000 claims 1
- 125000006850 spacer group Chemical group 0.000 claims 1
- 230000007334 memory performance Effects 0.000 abstract 1
- 230000015654 memory Effects 0.000 description 11
- 238000010586 diagram Methods 0.000 description 7
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 3
- 230000002035 prolonged effect Effects 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 238000010420 art technique Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000002784 hot electron Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42324—Gate electrodes for transistors with a floating gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明公开了一种浮栅的制备方法，包括提供一基底，在基底上自下至上依次形成浮栅层及掩膜层；在浮栅层和掩膜层中形成一沟槽，并在沟槽的两内侧形成第一侧墙；去除掩膜层，暴露出浮栅层；在暴露的浮栅层的上表面形成一浮栅保护层；对浮栅保护层和浮栅层进行浮栅刻蚀工艺，保留第一侧墙下方的浮栅层，以形成浮栅；在浮栅刻蚀工艺的击穿步刻蚀中，击穿步刻蚀的时间等于刻蚀浮栅保护层的固定时间与刻蚀部分浮栅层的时间之和。本发明通过上述击穿步刻蚀可以防止因所述浮栅层的厚度偏厚而导致浮栅尖端过高的现象，确保后续形成稳定的浮栅尖端，保证闪存性能的良好。
Description
技术领域
本发明涉及半导体集成电路制造领域，特别是涉及一种浮栅的制备方法。
背景技术
近年来，在半导体集成电路的存储器件中，闪存的发展尤为迅速。闪存的主要特点是在不加电的情况下能长期保持存储的信息；且具有集成度高、存取速度快、易于擦除和重写等优点，因而在微机、自动化控制等多项领域得到了广泛的应用。典型的闪存是以掺杂多晶硅制作浮栅(Flaoting Gate)与控制栅(Control Gate)，浮栅用于存储数据，控制栅与字线相连，用于控制浮栅。
目前，在浮栅制备过程中，在去除氮化硅层之后，在对浮栅层进行正常刻蚀之前，会去除在浮栅层表面形成的一氧化层，因此，通常会在对浮栅层进行刻蚀工艺中添加一步去氧化层的工艺(Break Though，也称击穿步刻蚀，简称BT)，但是，常用的BT步刻蚀去除氧化层的能力是固定的，即现有的BT步刻蚀的时间是固定的。
请参阅图1，为现有技术中制备的浮栅的结构示意图，浮栅尖端的高度(图1中虚线圆圈处)是闪存编程/擦除性能的关键因素之一，浮栅尖端的高度与浮栅层1的厚度有关，当浮栅层1厚度变厚时，浮栅尖端的高度就会出现过高，导致浮栅与后续形成的字线之间的耦合电容增加，从而增大了闪存单元的总耦合电容，最终导致在编程过程中，源线耦合到浮栅上的电压减小，热电子到达浮栅的几率变小，致使编程失效。
因此，针对上述技术问题，有必要提供一种新的浮栅的制备方法。
发明内容
本发明所要解决的技术问题是提供一种新的浮栅的制备方法，可以防止出现因浮栅层厚度过厚而浮栅尖端过高的现象，确保形成稳定的浮栅尖端，保证闪存性能的良好。
为解决上述技术问题，本发明提供的浮栅的制备方法，包括如下步骤：
提供一基底，在所述基底上自下至上依次形成浮栅层及掩膜层；
在所述浮栅层和所述掩膜层中形成一沟槽，并在所述沟槽的两内侧形成第一侧墙；
去除所述掩膜层，暴露出所述浮栅层；
在暴露的所述浮栅层的上表面形成一浮栅保护层；
对所述浮栅保护层和浮栅层进行浮栅刻蚀工艺，保留所述第一侧墙下方的所述浮栅层，以形成浮栅；其中，
所述浮栅刻蚀工艺包括：击穿步刻蚀，所述击穿步刻蚀的时间等于刻蚀所述浮栅保护层的固定时间与刻蚀部分所述浮栅层的时间之和。
优选的，在所述浮栅的制备方法中，△t＝(TFG_实际-TFG_目标)/ER，其中，TFG_实际指所述浮栅层的实际厚度值，TFG_目标指所述浮栅层的目标厚度值，ER为所述击穿步刻蚀中刻蚀所述浮栅层的刻蚀速率，△t为所述击穿步刻蚀中刻蚀部分所述浮栅层的时间。
进一步的，在所述浮栅的制备方法中，TFG_实际≥TFG_目标。
进一步的，在所述浮栅的制备方法中，所述击穿步刻蚀为各向同性刻蚀。
进一步的，在所述浮栅的制备方法中，在所述击穿步刻蚀中，还包括刻蚀部分所述第一侧墙。
进一步的，在所述浮栅的制备方法中，所述浮栅刻蚀工艺还包括主刻步刻蚀，在所述击穿步刻蚀之后，通过所述主刻步刻蚀去除剩余的所述浮栅层，保留所述第一侧墙下方的所述浮栅层，以形成所述浮栅。
可选的，在所述浮栅的制备方法中，所述主刻步刻蚀为各向异性刻蚀。
可选的，在所述浮栅的制备方法中，在所述主刻步刻蚀之后还包括对所述浮栅形状作进一步修正完善的过刻步刻蚀。
进一步的，在所述浮栅的制备方法中，所述过刻步刻蚀为各向异性刻蚀。
可选的，在所述浮栅的制备方法中，所述浮栅保护层为二氧化硅层。
可选的，在所述浮栅的制备方法中，所述二氧化硅层通过所述浮栅层的表面自然氧化形成。
进一步的，在所述浮栅的制备方法中，所述沟槽的形成步骤包括：刻蚀所述掩膜层，在所述掩膜层中形成一开口，所述开口的底部暴露出所述浮栅层；刻蚀所述开口下的部分所述浮栅层，以形成所述沟槽，所述沟槽在所述浮栅层的表面具有一坡面。
可选的，在所述浮栅的制备方法中，通过各向同性刻蚀所述开口下的部分所述浮栅层。
进一步的，在所述浮栅的制备方法中，所述第一侧墙的形成步骤包括：沉积一氧化物层，所述氧化物层填充满所述沟槽并覆盖所述掩膜层；刻蚀所述氧化物层，保留所述沟槽的两内侧的氧化物层，以形成所述第一侧墙。
进一步的，在所述浮栅的制备方法中，在形成所述第一侧墙之后，去除所述掩膜层之前还包括以下步骤：以所述第一侧墙为掩膜，刻蚀去除所述沟槽底部的所述浮栅层；形成第二侧墙，所述第二侧墙形成于所述第一侧墙和浮栅层的侧面，所述第二侧墙的顶部与第一侧墙的底部相连，所述第二侧墙的底部与所述基底的表面相连。
可选的，在所述浮栅的制备方法中，在形成所述浮栅层之前，还包括在所述基底上形成一耦合氧化层。
进一步的，在所述浮栅的制备方法中，在进行所述浮栅刻蚀工艺之后，还包括刻蚀去除所述耦合氧化层，保留所述第一侧墙下方的耦合氧化层。
与现有技术相比，本发明具有以下有益效果：
本发明通过在所述浮栅刻蚀工艺的击穿步刻蚀中，通过调整所述击穿步刻蚀的时间，所述击穿步刻蚀的时间等于刻蚀所述浮栅保护层的固定时间与刻蚀部分所述浮栅层的时间之和，即所述击穿步刻蚀不仅刻蚀所述浮栅保护层，而且还有可能刻蚀部分所述浮栅层，该步骤可以防止因所述浮栅层的厚度偏厚而导致后续浮栅尖端过高的现象，确保后续形成稳定的浮栅尖端，保证闪存性能的良好。
进一步的，在所述击穿步刻蚀中，通过对比所述浮栅层的实际厚度与目标厚度之差，以及参考刻蚀所述浮栅层的刻蚀速率，得出需要刻蚀部分所述浮栅层的时间，动态调整所述击穿步刻蚀过程的时间。当所述浮栅层的实际厚度大于所述浮栅层的目标厚度时，在固定的所述击穿步刻蚀时间上延长相应的时间(△t＝(TFG_实际-TFG_目标)/ER)，去刻蚀掉部分所述浮栅层，以减小后续浮栅尖端的高度，形成稳定的所需的浮栅尖端，提高器件的性能。
此外，所述击穿步刻蚀为各向同性刻蚀，很容易实现刻蚀部分所述浮栅层，便于后续形成稳定的浮栅尖端。
附图说明
图1为现有技术中浮栅的结构示意图；
图2为本发明实施例中浮栅的制备方法的流程图；
图3至图12为本发明实施例中浮栅的制备方法中各步骤对应的结构示意图；
图13为本发明实施例中浮栅的结构示意图。
具体实施方式
下面将结合流程图和示意图对本发明浮栅的制备方法进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明，而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。
在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明的核心思想在于，本发明提供一种浮栅的制备方法，如图5所示，包括如下步骤：
S1、提供一基底，在所述基底上自下至上依次形成浮栅层及掩膜层；
S2、在所述浮栅层和所述掩膜层中形成一沟槽，并在所述沟槽的两内侧形成第一侧墙；
S3、去除所述掩膜层，暴露出所述浮栅层；
S4、在暴露的所述浮栅层的上表面形成一浮栅保护层；
S5、对所述浮栅保护层和浮栅层进行浮栅刻蚀工艺，保留所述第一侧墙下方的所述浮栅层，以形成浮栅；其中，所述浮栅刻蚀工艺包括：击穿步刻蚀，所述击穿步刻蚀的时间等于刻蚀所述浮栅保护层的固定时间与刻蚀部分所述浮栅层的时间之和。
本发明通过在所述浮栅刻蚀工艺的击穿步刻蚀中，通过调整所述击穿步刻蚀的时间，所述击穿步刻蚀的时间等于刻蚀所述浮栅保护层的固定时间与刻蚀部分所述浮栅层的时间之和，即所述击穿步刻蚀不仅刻蚀所述浮栅保护层，而且还有可能刻蚀部分所述浮栅层，该步骤可以防止因所述浮栅层的厚度偏厚而导致后续浮栅尖端过高的现象，确保后续形成稳定的浮栅尖端，保证闪存性能的良好。
以下列举所述浮栅的制备方法的实施例，以清楚说明本发明的内容，应当明确的是，本发明的内容并不限制于以下实施例，其他通过本领域普通技术人员的常规技术手段的改进亦在本发明的思想范围之内。
图2示意出了本发明实施例中所述浮栅的制备方法的流程图，图3至图12，示意出了本发明实施例中所述浮栅的制备方法中各步骤对应的结构示意图。
如图2所示，首先，执行步骤S1，如图3所示，提供一基底20，在所述基底20上自下至上依次形成浮栅层22及掩膜层23。通常，在形成所述浮栅层22之前，还会在所述基底20上形成一耦合氧化层21。在本发明实施例中，所述基底20可以包括任意下面的材料或可以使用的材料，或者在其上可以形成器件、电路或外延层的任何材料。在其他替换实施例中，所述基底20可以包括诸如掺杂硅、砷化镓、砷磷化镓、磷化铟、锗、或者硅锗衬底的半导体衬底。例如，所述基底20可以包括除了半导体衬底部分之外的，诸如SiO2或Si3N4层之类的绝缘层。因此，所述基底20用于一般地定义位于感兴趣的层或部分下方的多层要素。同样，所述基底20可以是其上形成层的任意其他基底，例如玻璃或者金属层。所述耦合氧化层21的材料可以为氧化硅，所述浮栅层22的材料为常用的多晶硅，所述掩膜层23可以为氮化硅层或者氧化氮硅层。通常，在沉积所述掩膜层23之前，还可以在所述基底20中形成浅沟槽隔离结构(图中示意图省略)，用以后续结构的隔离。
然后，执行步骤S2，在所述浮栅层22和所述掩膜层23中形成一沟槽，并在所述沟槽的两内侧形成第一侧墙24。具体的，首先，刻蚀所述掩膜层23，在所述掩膜层23中形成一开口，所述开口的底部暴露出所述浮栅层22，所述开口可以通过本领域普通技术人员公知的光刻和蚀刻工艺来实现，在此不做赘述；然后，采用各向同性刻蚀所述开口下的部分所述浮栅层22，以形成所述沟槽，因采用的是各向同性刻蚀，则被刻蚀的部分浮栅层22的纵向刻蚀速率和横向刻蚀速率一致，因此，所述沟槽在刻蚀后的所述浮栅层22的表面具有一坡面A，如图4所示。接下来，沉积一氧化物层(图中示意图省略)，所述氧化物层填充所述沟槽并覆盖所述掩膜层23，所述氧化物层可以为二氧化硅层；紧接着，刻蚀所述氧化物层，采用各向异性干法刻蚀，保留所述沟槽的两内侧的氧化物层，以形成第一侧墙24，如图5所示，所述第一侧墙24的底部连接至所述坡面A，所述第一侧墙24的顶部与所述掩膜层23顶部相连，所述第一侧墙24的宽度将决定后续浮栅的长度。
在实际工艺中，执行完步骤S2之后，在执行步骤S3之前，还会进行以下步骤：如图6所示，以所述第一侧墙24为掩膜，刻蚀去除所述沟槽底部的所述浮栅层22和耦合氧化层21；然后，形成第二侧墙25，所述第二侧墙25形成于所述第一侧墙24、浮栅层22和耦合氧化层21的侧面，所述第二侧墙25的顶部与所述第一侧墙24的底部相连，所述第二侧墙25的底部与所述基底20的表面相连。关于形成所述第二侧墙25的详细步骤可以参考形成所述第一侧墙24的步骤，是本领域普通技术人员可以理解的，通过干法刻蚀工艺可以实现的，在此不做赘述。
接下来，请参阅图7，在上述步骤之后，通常还会沉积一多晶硅，然后通过化学机械研磨工艺以所述掩膜层23为停止层，将多余的多晶硅去除掉，留下沟槽内的多晶硅26，用于形成闪存结构中的源线；还会对多晶硅26的表面进行氧化处理，以形成一保护层27。
接着继续执行步骤S3，如图8所示，去除所述掩膜层23，暴露出所述浮栅层22。通常，因所述掩膜层23为氮化硅层，而磷酸对氮化硅蚀刻具有良好的均匀性和较高的选择比，因此，可以采用湿法刻蚀去除所述掩膜层23，采用磷酸作为氮化硅的蚀刻液。
然后，执行步骤S4，如图9所示，在暴露的所述浮栅层22的上表面形成一浮栅保护层28。较佳的，所述浮栅保护层28为二氧化硅层，所述浮栅保护层28的形成方法通常为自然氧化形成，如将所述浮栅层22暴露在空气中，与空气中的氧发生反应，形成一浮栅保护层28。
接着，执行步骤S5，对所述浮栅保护层26和浮栅层22进行浮栅刻蚀工艺，保留所述第一侧墙24下方的所述浮栅层，以形成浮栅。所述浮栅刻蚀工艺通常分为击穿步刻蚀、主刻步刻蚀和过刻步刻蚀三个步骤。在现有技术中，所述击穿步刻蚀的主要目的是刻蚀所述浮栅层表面形成的全部浮栅保护层，刻蚀所述浮栅保护层的时间t0是固定的，约为5s-15s。然而，采用现有技术中的这种方法，无法调控后续浮栅尖端的高度。因为后续浮栅尖端的高度与所述浮栅层的厚度有关，当所述浮栅层的厚度越厚，采用现有技术制成的浮栅尖端的高度会越高。
因此，在本实施例中，所述击穿步刻蚀的时间t不仅仅是刻蚀所述浮栅保护层的固定时间t0，还包括刻蚀部分所述浮栅层22的时间△t，即t＝t0+△t，即所述击穿步刻蚀不仅刻蚀所述浮栅保护层28，而且还刻蚀部分所述浮栅层22，所述击穿步刻蚀为各向同性刻蚀，于是，在刻蚀部分所述浮栅层22的同时，还包括刻蚀部分所述第一侧墙24，如图10中所示的虚线表示为所述击穿步刻蚀停止的位置。优选的，通过对比所述浮栅层22的实际厚度与目标厚度之差，以及参考刻蚀所述浮栅层22的刻蚀速率，得出需要刻蚀部分所述第一侧墙24和部分所述浮栅层22的时间，即△t＝(TFG_实际-TFG_目标)/ER，其中，TFG_实际指所述浮栅层22的实际厚度值，TFG_目标指所述浮栅层22的目标厚度值，ER为所述击穿步刻蚀中刻蚀所述浮栅层22的刻蚀速率。于是，当所述浮栅层22的实际厚度大于或等于所述浮栅层22的目标厚度时，所述击穿步刻蚀在固定时间t0的基础上，延长一定的时间△t，去刻蚀掉部分所述第一侧墙24和部分所述浮栅层22，通过上述击穿步刻蚀后的结构示意图如图11所示。通过上述击穿步刻蚀工艺可以减小后续浮栅尖端的高度，形成稳定的所需的浮栅尖端，提高器件的性能。
在进行完所述击穿步刻蚀后，还会接着进行主刻步刻蚀，所述主刻步刻蚀主要去除剩余的(绝大部分的)所述浮栅层22，保留所述第一侧墙24下方的所述浮栅层22′，还会对留下来的所述浮栅层22′的形状作进一步修正完善，即进行过刻步刻蚀。所述主刻步刻蚀和过刻步刻蚀都是各向异性刻蚀。通常，所述过刻步刻蚀完成后，还会对所述耦合氧化层21进行刻蚀，保留所述第一侧墙24下方的耦合氧化层21′，如图12所示。
请参阅图13，为最终形成的所述浮栅的结构示意图，可以很明显的看到，最终形成的浮栅尖端的高度(图13中的虚线圆圈所示)相比图1中现有技术的浮栅尖端的高度要低一些。因此，通过上述浮栅的制备方法，可以防止出现因浮栅层厚度过厚而浮栅尖端过高的现象，确保形成稳定的浮栅尖端。
当然，上述浮栅的制备方法中还包括本领域普通技术人员应知晓的相关工艺，比如相应位置的离子注入等，以及后续其他形成闪存储器的必要步骤，如：再沉积形成隧穿氧化层，接着再形成字线等。在此不作赘述。
综上，本发明通过在所述浮栅刻蚀工艺的击穿步刻蚀中，通过调整所述击穿步刻蚀的时间，所述击穿步刻蚀的时间等于刻蚀所述浮栅保护层的时间t0与刻蚀部分所述浮栅层的时间之和，即所述击穿步刻蚀不仅刻蚀全部所述浮栅保护层，而且还有可能刻蚀部分所述浮栅层，该步骤可以防止因所述浮栅层的厚度偏厚而导致后续浮栅尖端过高的现象，确保后续形成稳定的浮栅尖端，保证闪存性能的良好。
进一步的，在所述击穿步刻蚀中，通过对比所述浮栅层的实际厚度与目标厚度之差，以及参考刻蚀所述浮栅层的刻蚀速率，得出需要刻蚀部分所述浮栅层的时间，动态调整所述击穿步刻蚀过程的时间。当所述浮栅层的实际厚度大于所述浮栅层的目标厚度时，在固定的所述击穿步刻蚀时间上延长相应的时间(△t＝(TFG_实际-TFG_目标)/ER)，去刻蚀掉部分所述浮栅层，以减小后续浮栅尖端的高度，形成稳定的所需的浮栅尖端，提高器件的性能。
此外，所述击穿步刻蚀为各向同性刻蚀，很容易实现刻蚀部分所述浮栅层，便于后续形成稳定的浮栅尖端。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (17)
1.一种浮栅的制备方法，其特征在于，包括：
提供一基底，在所述基底上自下至上依次形成浮栅层及掩膜层；
在所述浮栅层和所述掩膜层中形成一沟槽，并在所述沟槽的两内侧形成第一侧墙；
去除所述掩膜层，暴露出所述浮栅层；
在暴露的所述浮栅层的上表面形成一浮栅保护层；
对所述浮栅保护层和浮栅层进行浮栅刻蚀工艺，保留所述第一侧墙下方的所述浮栅层，以形成浮栅；其中，
所述浮栅刻蚀工艺包括：击穿步刻蚀，所述击穿步刻蚀的时间等于刻蚀所述浮栅保护层的固定时间与刻蚀部分所述浮栅层的时间之和。
2.如权利要求1所述的浮栅的制备方法，其特征在于，△t＝(TFG_实际-TFG_目标)/ER，其中，TFG_实际指所述浮栅层的实际厚度值，TFG_目标指所述浮栅层的目标厚度值，ER为所述击穿步刻蚀中刻蚀所述浮栅层的刻蚀速率，△t为所述击穿步刻蚀中刻蚀部分所述浮栅层的时间。
3.如权利要求2所述的浮栅的制备方法，其特征在于，TFG_实际≥TFG_目标。
4.如权利要求1所述的浮栅的制备方法，其特征在于，所述击穿步刻蚀为各向同性刻蚀。
5.如权利要求1所述的浮栅的制备方法，其特征在于，在所述击穿步刻蚀中，还包括刻蚀部分所述第一侧墙。
6.如权利要求1所述的浮栅的制备方法，其特征在于，所述浮栅刻蚀工艺还包括主刻步刻蚀，在所述击穿步刻蚀之后，通过所述主刻步刻蚀去除剩余的所述浮栅层，保留所述第一侧墙下方的所述浮栅层，以形成所述浮栅。
7.如权利要求6所述的浮栅的制备方法，其特征在于，所述主刻步刻蚀为各向异性刻蚀。
8.如权利要求6所述的浮栅的制备方法，其特征在于，在所述主刻步刻蚀之后还包括对所述浮栅形状作进一步修正完善的过刻步刻蚀。
9.如权利要求8所述的浮栅的制备方法，其特征在于，所述过刻步刻蚀为各向异性刻蚀。
10.如权利要求1所述的浮栅的制备方法，其特征在于，所述浮栅保护层为二氧化硅层。
11.如权利要求10所述的浮栅的制备方法，其特征在于，所述二氧化硅层通过所述浮栅层的表面自然氧化形成。
12.如权利要求1所述的浮栅的制备方法，其特征在于，所述沟槽的形成步骤包括：
刻蚀所述掩膜层，在所述掩膜层中形成一开口，所述开口的底部暴露出所述浮栅层；
刻蚀所述开口下的部分所述浮栅层，以形成所述沟槽，所述沟槽在所述浮栅层的表面具有一坡面。
13.如权利要求12所述的浮栅的制备方法，其特征在于，通过各向同性刻蚀所述开口下的部分所述浮栅层。
14.如权利要求1所述的浮栅的制备方法，其特征在于，所述第一侧墙的形成步骤包括：
沉积一氧化物层，所述氧化物层填充满所述沟槽并覆盖所述掩膜层；
刻蚀所述氧化物层，保留所述沟槽的两内侧的氧化物层，以形成所述第一侧墙。
15.如权利要求1所述的浮栅的制备方法，其特征在于，在形成所述第一侧墙之后，去除所述掩膜层之前还包括以下步骤：
以所述第一侧墙为掩膜，刻蚀去除所述沟槽底部的所述浮栅层；
形成第二侧墙，所述第二侧墙形成于所述第一侧墙和浮栅层的侧面，所述第二侧墙的顶部与第一侧墙的底部相连，所述第二侧墙的底部与所述基底的表面相连。
16.如权利要求1所述的浮栅的制备方法，其特征在于，在形成所述浮栅层之前，还包括在所述基底上形成一耦合氧化层。
17.如权利要求16所述的浮栅的制备方法，其特征在于，在进行所述浮栅刻蚀工艺之后，还包括刻蚀去除所述耦合氧化层，保留所述第一侧墙下方的耦合氧化层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610884653.XA CN106384715B (zh) | 2016-10-10 | 2016-10-10 | 浮栅的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610884653.XA CN106384715B (zh) | 2016-10-10 | 2016-10-10 | 浮栅的制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106384715A CN106384715A (zh) | 2017-02-08 |
| CN106384715B true CN106384715B (zh) | 2019-02-01 |
Family
ID=57937303
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610884653.XA Active CN106384715B (zh) | 2016-10-10 | 2016-10-10 | 浮栅的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106384715B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111785723B (zh) * | 2020-07-24 | 2023-07-11 | 上海华虹宏力半导体制造有限公司 | 一种分栅式存储器的制造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6518171B1 (en) * | 2001-09-27 | 2003-02-11 | Intel Corporation | Dual damascene process using a low k interlayer for forming vias and trenches |
| CN102610508A (zh) * | 2012-03-31 | 2012-07-25 | 上海宏力半导体制造有限公司 | 浮栅的制作方法 |
| CN105470202A (zh) * | 2014-09-12 | 2016-04-06 | 上海华虹宏力半导体制造有限公司 | 分栅快闪存储器浮栅尖端的制造方法 |
| CN105679713A (zh) * | 2016-04-26 | 2016-06-15 | 上海华虹宏力半导体制造有限公司 | 闪存器件的制造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100416380B1 (ko) * | 2001-12-18 | 2004-01-31 | 삼성전자주식회사 | 플래시 메모리 형성 방법 |
-
2016
- 2016-10-10 CN CN201610884653.XA patent/CN106384715B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6518171B1 (en) * | 2001-09-27 | 2003-02-11 | Intel Corporation | Dual damascene process using a low k interlayer for forming vias and trenches |
| CN102610508A (zh) * | 2012-03-31 | 2012-07-25 | 上海宏力半导体制造有限公司 | 浮栅的制作方法 |
| CN105470202A (zh) * | 2014-09-12 | 2016-04-06 | 上海华虹宏力半导体制造有限公司 | 分栅快闪存储器浮栅尖端的制造方法 |
| CN105679713A (zh) * | 2016-04-26 | 2016-06-15 | 上海华虹宏力半导体制造有限公司 | 闪存器件的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106384715A (zh) | 2017-02-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7838363B2 (en) | Method of forming a split gate non-volatile memory cell | |
| US9111871B2 (en) | Semiconductor structure and method for forming the same | |
| US7396729B2 (en) | Methods of forming semiconductor devices having a trench with beveled corners | |
| CN106206598B (zh) | 分栅式闪存器件制造方法 | |
| US11251273B2 (en) | Non-volatile memory device and method for manufacturing the same | |
| US5960285A (en) | Flash EEPROM device | |
| CN110634746B (zh) | 嵌入式闪存的制作方法 | |
| US8877585B1 (en) | Non-volatile memory (NVM) cell, high voltage transistor, and high-K and metal gate transistor integration | |
| KR100439025B1 (ko) | 플래쉬 메모리의 부유 전극의 형성 방법 | |
| US7479429B2 (en) | Split game memory cell method | |
| CN110164865B (zh) | 一种嵌入式闪存的制作方法 | |
| US6284597B1 (en) | Method of fabricating flash memory | |
| JP4642077B2 (ja) | フローティングゲートメモリセルを製造するための方法 | |
| CN106384715B (zh) | 浮栅的制备方法 | |
| US7276757B2 (en) | Semiconductor device with shallow trench isolation and method of fabricating the same | |
| US9006093B2 (en) | Non-volatile memory (NVM) and high voltage transistor integration | |
| US20060205152A1 (en) | Method of fabricating flash memory device | |
| CN106328656B (zh) | 一种可调控制栅增加ild填充窗口的工艺方法 | |
| US7301193B2 (en) | Structure and method for low Vss resistance and reduced DIBL in a floating gate memory cell | |
| KR100880341B1 (ko) | 플래시 메모리 소자의 소자 분리막 형성 방법 | |
| US20120292684A1 (en) | Non-volatile memory device and method for fabricating the same | |
| JP5788346B2 (ja) | フローティングゲート半導体メモリデバイスおよびそのようなデバイスの製造方法 | |
| TWI802316B (zh) | 半導體結構之形成方法 | |
| KR20080000785A (ko) | 낸드 플래시 메모리 소자의 제조 방법 | |
| CN112002634A (zh) | 半导体结构的形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |