CN1464550A - 快闪存储器的存储单元的制造方法 - Google Patents
快闪存储器的存储单元的制造方法 Download PDFInfo
- Publication number
- CN1464550A CN1464550A CN 02124345 CN02124345A CN1464550A CN 1464550 A CN1464550 A CN 1464550A CN 02124345 CN02124345 CN 02124345 CN 02124345 A CN02124345 A CN 02124345A CN 1464550 A CN1464550 A CN 1464550A
- Authority
- CN
- China
- Prior art keywords
- insulating barrier
- layer
- conductive layer
- opening
- manufacture method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明涉及一种快闪存储器的存储单元的制造方法，主要于半导体基底表面依序形成第一绝缘层、第一导电层与垫层，移除部分的垫层形成第一开口，于第一开口的侧壁形成导电侧壁层亦即尖端，去除部分的垫层、第一导电层、第一绝缘层与基底以形成第二开口，以第二绝缘层填满第一开口与第二开口，形成第一栅极绝缘层与浅沟槽隔离区，再以第一栅极绝缘层为硬式罩幕，去除部分的第一导电层与第一绝缘层，形成浮置栅极与第二栅极绝缘层，于浮置栅极表面形成穿隧氧化层与控制栅，然后再形成源/漏极区。
Description
技术领域
本发明涉及数据存储器件的制造方法，特别涉及一种快闪存储器的存储单元的制造方法。
背景技术
互补式金氧半导体(CMOS)存储器可分为二大类：随机存取存储器(Random Access Memory，RAM)与只读存储器(Read Only Memory，ROM)。随机存取存储器为挥发性存储器，关掉电源之后，存储器所储存的数据也随的消失。但是只读存储器确大不相同，关掉电源并不影响其所储存的数据。在过去的几年当中，只读存储器的市场占有率正逐年扩大中，其中又以快闪存储器更是令人瞩目。快闪存储器(Flash Memory)因其可以同时针对单一存储单元(memory cell)以电性可编程(electrically programmable)的方式写入，针对多数的存储单元区块以电性可修改(electrically erasable)的方式修改其内容，其运用的灵活性与方便性已超越电性可编程只读存储器(ElectricallyProgrammable Read Only Memory，EPROM)、电性可抹除且可编程只读存储(Electrically Erasable Programmable Read Only Memory，EEPROM)与可编程只读存储器(Programmable Read Only Memory)之上，而且更重要的一点是快闪存储器的制造成本低。由于以上的这些优点，快闪存储器如今已被广泛地运用于电子消费性产品上，例如：数位相机、数位摄影机、行动电话、手提电脑、随身听与个人电子助理(PDA)等产品上，而且有越来越多电子消费性产品使用快闪存储器的趋势。这些电子消费性产品由于要满足消费大众方便携带的需求，不但体积越做越小，而且附加的功能也越来越多，因此需要处理或储存的数据量也越来越庞大，因此负责存取数据的快闪存储器，其存储容量也已从四百万位元急速增加到二五六百万位元(256M Byte)，在不久的将来，十忆位元(1G Byte)的存储容量的快闪存储器也即将上市。传统的快闪存储器，其所有的过程都必须仰赖光罩的运用，连最关键的浮置栅极(floating gate)与控制栅极(control gate)的制造都是如此。以下先就现有的制造分离栅(splitgate)快闪存储器的存储单元(memory cell)的制造方法做一说明：
请参考图1A，首先对P型硅基底100实施热氧化过程，如区域氧化法(LOCOS)来形成场绝缘区105，并借该场绝缘区来隔离出主动区(ActiveArea)107。
请参考图1B，本图是根据图1A中A-A’剖面线所绘制的剖面图，于主动区107内的基底100表面，形成氧化硅作为第一绝缘层110。其次，于第一绝缘层110上，以化学气相沉积法(CVD)沉积一层复晶硅层，并掺入适量的杂质以形成第一导电层115。接着，在第一导电层115表面沉积一层氮化硅层形成第一遮蔽层(masking layer)120，以做为硬式罩幕(hard mask)。
请参考图1C，移除部分的第一遮蔽层120以定义第一开口125，露出第一导电层115表面，剩余的第一遮蔽层120以残留第一遮蔽层120’。
请参考图1D，接着进行氧化过程，使外露的第一导电层115表面形成浮置栅极氧化层130。
请参考图1E，以等向性蚀刻步骤去除第一遮蔽层120之后，以浮置栅极氧化层130为硬式罩幕，实施非等向性蚀刻步骤，依序去除部分的第一导电层115与第一绝缘层110，留下浮置栅极氧化层130下方的第一导电层115与第一绝缘层110，露出基底100表面。残留的第一导电层115即为浮置栅极136，残留的第一绝缘层110以第一栅极绝缘层112表示。其中，复晶硅尖端(polytin)138是于形成前述的浮置栅极136时所形成，此复晶硅尖端138是做为快闪存储器消除存储时，浮置栅极136尖端放电之用。接着，实施氧化法或化学气相沉积法(CVD)形成的氮化硅)氧化硅或氮氧化硅做为第二绝缘层132覆盖基底100与浮置栅极氧化层130表面，并覆盖浮置栅极136与第一栅极绝缘层112的侧壁。此第二绝缘层132的厚度约为1000-5000埃。
请参考图1F，形成第二导电层135，例如是经掺杂的复晶硅层，覆盖第二绝缘层132表面。
请参考图1G，实施微影与蚀刻过程，移除部分的第二导电层135与第二绝缘层132以形成第二开口142及第三开口144，残留的第二导电层135即为控制栅极170，残留的第二绝缘层132则以第二栅极绝缘层155表示。
请参考图1H，植入磷或砷等N型杂质离子进入半导体基底100，于第二开口142内的半导体基底100表层形成源极区180。接着，沉积一层氧化层(未显示)覆盖控制栅极170的表面与侧壁、第二栅极绝缘层155的侧壁、浮置栅极氧化层130的表面、浮置栅极136与第一栅极绝缘层112的侧壁。接着实施一蚀刻过程去除部分的前述氧化层，于第二开口142与第三开口144的侧壁形成绝缘侧壁层150。其次，植入磷或砷等N型杂质离子进入半导体基底100，于第三开口144内的半导体基底100表层形成漏极区190，至此即完成现有的快闪存储器的存储单元的制造。
现有技术制造浮置栅极的方法，是先于经掺杂的复晶硅导电层形成浮置栅极氧化层，再利用非等向性蚀刻技术去除未被浮置栅极氧化层遮盖的经掺杂复晶硅导电层，如此位于浮置栅极氧化层下方的经掺杂复晶硅导电层即形成浮置栅极，当存储器的积集度急速增加，所有元件的尺寸都必须缩小，而以现有技术制作浮置栅极的方法，因其浮置栅极绝缘层是采用氧化法所形成，精密度已不符合高积集度的要求。
发明内容
本发明的目的在于提供一种快闪存储器的存储单元的制造方法，该制造方法主要特征有三：一、使用自对准方式制造浮置栅极绝缘层：于半导体基底上先形成浅沟槽隔离区(Shallow Trench Isolation)，再定义主动区，于半导体基底上形成导电层后，然后于导电层上形成一垫层，定义垫层以形成一开口，再于其侧壁形成导电侧壁层以做为复晶硅尖端(poly tip)，接着再于其中填入绝缘层做为栅极绝缘层，然后以栅极绝缘层与复晶硅尖端做为硬式罩幕，去除未被此硬式罩幕所遮盖的导电层，如此，复晶硅尖端与其下方的导电层共同形成浮置栅极。其中浮置栅极绝缘层的制造。因使用自对准方式，其尺寸与过程部但容易控制，而且不受线宽的影响，而且此导电侧壁层的制造是使用技术已臻成熟的非等向性蚀刻过程，可以确保由此方法所形成的浮置栅极复晶硅尖端较诸现有过程所形成的浮置栅极复晶硅尖端更为尖锐，过程且更容易控制，因此本发明的浮置栅极的制造可不受将来半导体过程线宽限制的影响。二、本发明的浮置栅极是采用自对准的方式形成，如此，可正确地将浮置栅极形成于浅沟槽隔离区间的主动区内，不会因为微影过程中产生微影偏差(misalign)异常导致浮置栅极偏离预定位置，而未置于主动区内的正确位置，浮置栅极与浅沟槽隔离区之间会有空隙产生，使浅沟槽隔离区无法发挥应有的隔离功能，严重者，甚至于浮置栅极与浅沟槽隔离区之间的空隙形成漏电流通道(leakagepath)，使浮置栅极储存的数据流失，无法发挥该快闪存储器应有的功能。三、本发明可同时形成第一栅极绝缘层与浅沟槽隔离区，过程较现有技术简单。
本发明在于提出一种快闪存储器的存储单元的制造方法，其制造方法包括下列步骤：提供一半导体基底，于半导体基底表面形成第一绝缘层，接着于第一绝缘层表面形成第一导电层，再于第一导电层表面形成垫层，然后去除部分的垫层以形成第一开口，暴露出第一导电层表面。其次，形成第二导电层于垫层表面与第一开口的侧壁及底部，然后去除覆盖于垫层表面与第一开口底部的第二导电层，残留于第一开口侧壁的第二导电层形成导电侧壁层，此导电侧壁层的顶部尖锐的部分即为尖端(tip)。接着，实施微影与蚀刻步骤，依序去除部分的垫层、第一导电层、第一绝缘层与基底，形成第二开口。再以第二绝缘层填满第一开口与第二开口，分别形成第一栅极绝缘层与浅沟槽隔离区(Shallow Trench Isolation)。去除残留的垫层，暴露出第一导电层表面，以第一栅极绝缘层与导电侧壁层为硬式罩幕(hard mask)，依序去除未被第一栅极绝缘层与导电侧壁层所遮蔽的第一导电层与残留第一绝缘层，保留位于第一栅极绝缘层与导电侧壁层下方的部分，剩余的残留第一导电层与尖端合并成为浮置栅极，剩余的残留第一绝缘层即为第二栅极绝缘层。为方便说明，第一栅极绝缘层、导电侧壁层、浮置栅极与第二栅极绝缘层以栅极区表示。接着，形成第三绝缘层覆盖基底表面与栅极区的表面及侧壁，再形成第三导电层覆盖第三绝缘层以后，去除栅极区的上方及其侧边的部分第三导电层与第三绝缘层，形成第三开口，同时于栅极区的另一侧形成第四开口，残余的第三导电层即形成控制栅，残余的第三绝缘层则形成穿隧氧化层。然后于第三开口底部的基底表层形成源极区。接着，形成第四绝缘层覆盖控制栅表面，并均匀地覆盖第三开口与第四开口的侧壁与底部。其次，去除部分的第四绝缘层，于第三开口与第四开口的侧壁形成绝缘侧壁层，并于第四开口底部的基底表层形成漏极区，至此即完成快闪存储器存储单元的制造。
为让本发明的上述和其他目的、特征、和优点能更明显易懂，下文特举一较佳实施例，并配合附图，作详细说明如下。
附图说明
图1A至图1H是显示现有技术的快闪存储器存储单元的制造方法的主要步骤；
图2A至图2P是一代表本发明实施例的快闪存储器存储单元的制造方法的主要步骤。
具体实施方式
如图2A所示，半导体基底200为一如硅、锗的半导体材质，而形成方式则有磊晶或绝缘层上有硅等，为方便说明，在此以一p型硅基底为例。首先，在基底200表面形成第一绝缘层210，此第一绝缘层210厚度约为500-2000埃，可以是由氧化法形成的氧化硅所构成。接着，形成厚度约为500-2000埃的第一导电层215于第一绝缘层210表面，此第一导电层215可以是由化学气相沉积法(CVD)沉积的复晶硅层所构成，为使第一导电层215具有导电性，可使用例如是扩散或离子植入法植入砷离子或磷离子，或者利用同步掺杂的方式以形成经掺杂的复晶硅层。接着，于第一导电层215表面形成垫层(pad layer)220，此垫层220以例如是低压化学气相沉积法(LPCVD)沉积厚度约为500-3000埃的氮化硅所构成。
请参考图2B，实施微影与蚀刻过程，移除部分的垫层220以形成第一开口225，暴露出第一导电层215表面，残余的垫层220以残留垫层220’表示。
请参考图2C，形成厚度为50-200埃的第二导电层230于残留垫层220’表面与第一开口225的侧壁及底部，此第二导电层230可以是由化学气相沉积法(CVD)沉积的复晶硅层所构成，为使第二导电层230具有导电性，可使用例如是扩散或离子植入法植入砷离子或磷离子，或者利用同步掺杂的方式以形成经掺杂的复晶硅层。
请参考图2D，实施一蚀刻步骤以去除覆盖于残留垫层220’表面与第一开口225底部的第二导电层230，残留于第一开口225侧壁的第二导电层230形成导电侧壁层232，此导电侧壁层232的顶部尖锐的部分即为尖端(tip)。前述的蚀刻步骤可以是非等向性的蚀刻步骤。
请参考图2E，本图为本发明实施图2B形成第一开口225后的快闪存储器上视图，其显示第一开口225与后续过程中将形成的浅沟槽隔离区(ShallowTrench Isolation，STI)226与主动区205的相关位置。前述的图2A至图2D是根据本图中B-B’剖面线所绘制的剖面图。其次，于半导体基底200表面形成浅沟槽隔离区226以定义主动区205，图2F至图2H将详细说明其形成的步骤。
请参考图2F，实施微影与蚀刻过程，依序去除部分的垫层220、第一导电层215、第一绝缘层210与基底200，形成第二开口240。此蚀刻步骤可以是非等向性的蚀刻步骤。残留的第一导电层215与第一绝缘层210分别以残留第一导电层215’与残留第一绝缘层210’表示。
请参考图2G，于残留垫层220’表面形成第二绝缘层(未显示)并填满第二开口240。此第二绝缘层可以是由化学气相沉积法(CVD)形成的氧化硅所组成，其厚度约为3000-5000埃。然后去除残留垫层220’表面的第二绝缘层，仅保留第二开口240内的部分形成浅沟槽隔离区(Shallow TrenchIsolation，STI)226。
请参考图2H，本图为实施图2G的过程步骤以后的快闪存储器的布局图，其显示浅沟槽隔离区226、第一开口225与位于浅沟槽隔离区226间的主动区205的相关位置。
请参考图2I，本图是根据图2H中B-B’剖面线所绘制的剖面图。与图2G的同一步骤，残留垫层220’表面所形成的第二绝缘层(未显示)同时填满第一开口225。然后去除残留垫层220’表面的第二绝缘层，仅保留第一开口225内的部分形成第一栅极绝缘层235。本发明于形成第二绝缘层后，可同时形成第一栅极绝缘层235与浅沟槽隔离区。
请参考图2J，实施一蚀刻过程将所有残留垫层220’予以去除，暴露出残留第一导电层215’表面，此蚀刻过程可以是等向性蚀刻过程。
请参考图2K，本图是根据图2H中A-A’剖面线所绘制的剖面图。接续图2K的步骤，显示去除所有的残留垫层220’以后，暴露出残留第一导电层215’以及浅沟槽隔离区226。
请参考图2L，以第一栅极绝缘层235为硬式罩幕(hard mask)，实施一蚀刻过程，依序去除未被第一栅极绝缘层235与导电侧壁层232所遮蔽的残留第一导电层215’与残留第一绝缘层210’，保留位于第一栅极绝缘层235与导电侧壁层232下方的部分。剩余的残留第一导电层215’与尖端232合并成为浮置栅极244，剩余的残留第一绝缘层210’即为第二栅极绝缘层242。为方便说明，第一栅极绝缘层235、导电侧壁层232、浮置栅极244与第二栅极绝缘层242以栅极区252表示。其中，导电侧壁层232的尖端即为复晶硅尖端(polytip)238。本发明以侧壁层(spacer)形成复晶硅尖端，较诸现有技术的制造方法容易且更容易取得较尖锐的复晶硅尖端。
请参考图2M，形成第三绝缘层250覆盖基底200表面与栅极区252的表面及侧壁，此第三绝缘层250可以是由高温氧化法或化学气相沉积法(CVD)形成的氧化硅所组成，其厚度约为50-250埃。
请参考图2N，形成一层厚度为1000-2500埃的第三导电层255覆盖第三绝缘层250，此第三导电层255可以是由经掺杂的复晶硅层所组成，其制法例如是先以低压化学气相沉积法沉积一层复晶硅层，再运用扩散或离子植入法植入砷离子或磷离子，或者利用同步掺杂的方式，形成经掺杂的复晶硅层做为导电层。
请参考图2O，实施微影与蚀刻过程，去除栅极区252的上方及其侧边的部分第三导电层255以及第三绝缘层250，形成第三开口262，并同时去除部分第三导电层255以及第三绝缘层250，于栅极区252的另一侧形成第四开口264，结果，残余的第三导电层255即形成控制栅260，残余的第三绝缘层250则形成穿隧氧化层(tunneling oxide)266。接着，于第三开口262内的半导体基底200表层形成源极区270。
请参考图2P，形成一层第四绝缘层(未显示)覆盖控制栅260表面，并均匀地覆盖第三开口262与第四开口264的侧壁与底部，此第四绝缘层的厚度约为200-2000埃，可以是由化学气相沉积法(CVD)形成的氧化硅所组成。然后，实施回蚀刻过程以去除部分的第四绝缘层，于第三开口262与第四开口264的侧壁形成绝缘侧壁层265。接着于第四开口264底部的半导体基底200表层形成漏极区275。至此即完成快闪存储器的存储单元的制造。
虽然本发明已以较佳实施例公开，然其并非用以限制本发明。任何本领域的普通技术人员，在不脱离本发明的精神和范围内，当可作等效变更与修改。因此本发明的权利范围以权利要求为准。
Claims (16)
1.一种快闪存储器的存储单元的制造方法，其特征在于，制造方法包括下列步骤：
提供半导体基底；
于该半导体基底表面形成第一绝缘层；
于该第一绝缘层表面形成第一导电层；
于该第一导电层表面形成垫层；
去除部分的该垫层以形成第一开口，暴露出该第一导电层表面；
形成第二导电层于该垫层表面与该第一开口的侧壁及底部；
去除覆盖于该垫层表面与该第一开口底部的该第二导电层，残留于该第一开口侧壁的该第二导电层形成导电侧壁层，此导电侧壁层的顶部尖锐的部分即为尖端；
依序去除部分的该垫层、第一导电层、第一绝缘层与基底，形成第二开口；
形成第二绝缘层填满该第一开口与该第二开口，分别形成第一栅极绝缘层与浅沟槽隔离区；
去除残留的该垫层，暴露出该第一导电层表面；
以该第一栅极绝缘层为硬式罩幕，依序去除未被该第一栅极绝缘层与该导电侧壁层所遮蔽的该第一导电层与该残留第一绝缘层，保留位于该第一栅极绝缘层与该导电侧壁层下方的部分，剩余的残留该第一导电层即为浮置栅极，剩余的残留该第一绝缘层即为第二栅极绝缘层，该第一栅极绝缘层、导电侧壁层、浮置栅极与第二栅极绝缘层以栅极区表示；
形成第三绝缘层覆盖该基底表面与该栅极区的表面及侧壁；
形成第三导电层覆盖该第三绝缘层；
去除该栅极区的上方及其侧边的部分该第三导电层与第三绝缘层，形成第三开口，同时于栅极区的另一侧形成第四开口，残余的该第三导电层形成控制栅，残余的该第三绝缘层则形成穿隧氧化层；
于该第三开口底部的该基底表层形成源极区；
形成第四绝缘层覆盖该控制栅表面，并均匀地覆盖该第三开口与第四开口的侧壁与底部；
去除部分的该第四绝缘层，于该第三开口与第四开口的侧壁形成绝缘侧壁层；以及
于该第四开口底部的该基底表层形成漏极区。
2.如权利要求1所述的快闪存储器的存储单元的制造方法，其特征在于所述的形成的该半导体基底是硅基底。
3.如权利要求1所述的快闪存储器的存储单元的制造方法，其特征在于所述的形成的该第一导电层是由经掺杂的复晶硅所构成。
4.如权利要求1所述的快闪存储器的存储单元的制造方法，其特征在于所述的形成的该第一导电层厚度为500-2000埃。
5.如权利要求1所述的快闪存储器的存储单元的制造方法，其特征在于所述的形成的该第二导电层是由经掺杂的复晶硅所构成。
6.如权利要求1所述的快闪存储器的存储单元的制造方法，其特征在于所述的形成的该第二导电层厚度为50-200埃。
7.如权利要求1所述的快闪存储器的存储单元的制造方法，其特征在于所述的形成该垫层是由氮化硅所组成。
8.如权利要求1所述的快闪存储器的存储单元的制造方法，其特征在于所述的形成的该垫层厚度为500-3000埃。
9.如权利要求1所述的快闪存储器的存储单元的制造方法，其特征在于所述的第一绝缘层是由氧化硅所组成。
10.如权利要求1所述的快闪存储器的存储单元的制造方法，其特征在于所述的形成的该第一绝缘层厚度为500-2000埃。
11.如权利要求1所述的快闪存储器的存储单元的制造方法，其特征在于所述的形成该第二绝缘层是由氧化硅所组成。
12.如权利要求1所述的快闪存储器的存储单元的制造方法，其特征在于所述的形成的该第二绝缘层厚度为3000-5000埃。
13.如权利要求1所述的快闪存储器的存储单元的制造方法，其特征在于所述的形成的该第三绝缘层是由氧化硅所组成。
14.如权利要求1所述的快闪存储器的存储单元的制造方法，其特征在于所述的形成的该第三绝缘层厚度为50-250埃，
15.如权利要求1所述的快闪存储器的存储单元的制造方法，其特征在于所述的形成该第四绝缘层是由氧化硅所组成。
16.如权利要求1所述的快闪存储器的存储单元的制造方法，其特征在于所述的形成的该第四绝缘层厚度为200-2000埃。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 02124345 CN1224095C (zh) | 2002-06-19 | 2002-06-19 | 快闪存储器的存储单元的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 02124345 CN1224095C (zh) | 2002-06-19 | 2002-06-19 | 快闪存储器的存储单元的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1464550A true CN1464550A (zh) | 2003-12-31 |
| CN1224095C CN1224095C (zh) | 2005-10-19 |
Family
ID=29743802
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 02124345 Expired - Lifetime CN1224095C (zh) | 2002-06-19 | 2002-06-19 | 快闪存储器的存储单元的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1224095C (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100446186C (zh) * | 2006-10-09 | 2008-12-24 | 上海华虹Nec电子有限公司 | 用于分栅结构闪存的浮栅制作方法 |
| CN101330049B (zh) * | 2007-06-18 | 2010-08-11 | 中芯国际集成电路制造(上海)有限公司 | 自对准浅沟槽隔离结构、存储器单元及其形成方法 |
| US8138524B2 (en) | 2006-11-01 | 2012-03-20 | Silicon Storage Technology, Inc. | Self-aligned method of forming a semiconductor memory array of floating memory cells with source side erase, and a memory array made thereby |
-
2002
- 2002-06-19 CN CN 02124345 patent/CN1224095C/zh not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100446186C (zh) * | 2006-10-09 | 2008-12-24 | 上海华虹Nec电子有限公司 | 用于分栅结构闪存的浮栅制作方法 |
| US8138524B2 (en) | 2006-11-01 | 2012-03-20 | Silicon Storage Technology, Inc. | Self-aligned method of forming a semiconductor memory array of floating memory cells with source side erase, and a memory array made thereby |
| CN101330049B (zh) * | 2007-06-18 | 2010-08-11 | 中芯国际集成电路制造(上海)有限公司 | 自对准浅沟槽隔离结构、存储器单元及其形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1224095C (zh) | 2005-10-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1237607C (zh) | 于衬底上制造集成电路的方法 | |
| US5070032A (en) | Method of making dense flash eeprom semiconductor memory structures | |
| US20080224201A1 (en) | Flash Memory Devices and Methods of Fabricating the Same | |
| CN1734774A (zh) | 非易失性存储器及其制造方法 | |
| KR20100051728A (ko) | 스케일링가능 자체정렬 듀얼 플로팅 게이트 메모리 셀 어레이 및 이 어레이를 형성하기 위한 방법 | |
| CN1376309A (zh) | 封装钨栅极mos晶体管与存储单元及其制造方法 | |
| CN100492616C (zh) | 形成存储器件的方法 | |
| EP1506580B1 (en) | Floating gate memory cells with increased coupling ratio | |
| US6902978B2 (en) | Method of making the selection gate in a split-gate flash EEPROM cell and its structure | |
| US7445995B2 (en) | Flash memory structure and fabrication method thereof | |
| EP0896366A1 (en) | EEPROM cell structure and fabrication process | |
| CN1323439C (zh) | 采用多个介电纳米团簇的永久性存储单元及其制造方法 | |
| CN1992235A (zh) | Nor型闪存单元阵列及其制造方法 | |
| CN1224095C (zh) | 快闪存储器的存储单元的制造方法 | |
| CN106611708A (zh) | 一种半导体器件及其制备方法、电子装置 | |
| CN1225020C (zh) | 快闪存储器的记忆单元的制造方法 | |
| US6638822B2 (en) | Method for forming the self-aligned buried N+ type to diffusion process in ETOX flash cell | |
| CN1196189C (zh) | 一种形成间隔器的方法 | |
| CN1225781C (zh) | 快闪存储器的存储单元的制造方法 | |
| CN1258218C (zh) | 一种系统整合芯片的制作方法 | |
| CN1218385C (zh) | 一种嵌入式存储器的制作方法 | |
| CN1181535C (zh) | 埋入式非易失性半导体存储器单元的制造方法 | |
| CN1133215C (zh) | 只读存储器及其制造方法 | |
| CN100343980C (zh) | 非挥发性存储元件及其制造方法 | |
| CN1212668C (zh) | 具有双浮置闸极存储晶胞的集成电路及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CX01 | Expiry of patent term |
Granted publication date: 20051019 |
|
| CX01 | Expiry of patent term |