KR19980053682A - 플래쉬 메모리 소자의 제조 방법 - Google Patents

플래쉬 메모리 소자의 제조 방법 Download PDF

Info

Publication number
KR19980053682A
KR19980053682A KR1019960072810A KR19960072810A KR19980053682A KR 19980053682 A KR19980053682 A KR 19980053682A KR 1019960072810 A KR1019960072810 A KR 1019960072810A KR 19960072810 A KR19960072810 A KR 19960072810A KR 19980053682 A KR19980053682 A KR 19980053682A
Authority
KR
South Korea
Prior art keywords
film
flash memory
memory device
manufacturing
interlayer insulating
Prior art date
Application number
KR1019960072810A
Other languages
English (en)
Inventor
박상훈
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019960072810A priority Critical patent/KR19980053682A/ko
Publication of KR19980053682A publication Critical patent/KR19980053682A/ko

Links

Landscapes

  • Non-Volatile Memory (AREA)

Abstract

본 발명은 플래쉬 메모리 소자에 관한 것으로, 특히, 플래쉬 메모리 소자의 터널 산화막의 변형을 방지하기 위한 기술에 관한 것이다. 본 발명의 플래쉬 메모리 소자의 제조 방법은 소자 분리막이 구비된 반도체 기판을 제공하는 단계; 상기 소자 분리막 사이의 활성 영역 상에 터널 산화막 및 부유 게이트를 순차적으로 형성하는 단계; 상기 부유 게이트 상에 층간 절연막을 형성하는 단계; 상기 층간 절연막 상에 제어 게이트를 형성하는 단계를 포함하는 플래쉬 메모리 소자의 제조 방법에 있어서, 상기 층간 절연막은 ONO막 및 질소 댕글링 본드막으로 이루어진 것을 특징으로 한다.

Description

플래쉬 메모리 소자의 제조 방법
본 발명은 플래쉬 메모리 소자에 관한 것으로, 특히, 플래쉬 메모리 소자의 터널 산화막의 변형을 방지하기 위한 기술에 관한 것이다.
일반적으로, 플래쉬 메모리(flash momory) 소자는 프로그램 및 소거(erase) 특성을 구비한 이피롬(EPROM)과, 전기적으로 프로그램 및 소거 특성을 갖는 이이피롬(EEPROM)의 장점을 살려 제조된 소자이다. 이러한 플래쉬 메모리 소자는 한개의 트랜지스터로서 한 비트의 저장 상태를 실현하며, 전기적으로 프로그램과 지우기를 할 수 있는 기억 소자이고, 여기서, 플래쉬는 상기 소자의 지우기 동작 중에 전체 메모리 블럭 혹은 라아지 블럭(large block)이 동시에 지워진다는 의미를 내포한다.
또한, 이러한 플래쉬 이이피롬의 프로그램과 지우기는 12V/5V 겸용 전원을 사용하며, 프로그램은 외부의 고전압에 의한 열전자(hot electron)를 이용하고, 지우기는 F-N(flowler-nordheim) 터널링을 이용하여 동작한다.
상기와 같은 특성을 갖는 플래쉬 메모리 소자는 반도체 기판 상에 형성된 박막의 터널 산화막과, 그 상부에 형성된 폴리실리콘막으로 이루어진 부유(floating) 게이트 및 제어(control) 게이트와, 상기 터널 산화막으로부터 노출된 기판면에 불순물이 주입되어 형성된 소오스/드레인 접합과, 상기 접합 영역에 콘택되는 금속 배선으로 이루어진다.
자세하게, 종래 기술에 따른 플래쉬 메모리 소자의 제조 방법을 도 1을 참조하여 설명하면 다음과 같다.
소자 분리막(2)이 구비된 반도체 기판(1)의 활성 영역 상에 터널 산화막(3)이 형성되고, 전체 상부에 부유 게이트용 제 1 폴리실리콘막이 증착된다. 상기 제 1 폴리실리콘막이 식각되어 부유 게이트(4)가 형성된다. 이어서, 전체 상부에 ONO(Oxide-Nitride-Oxide)막(5) 및 제어 게이트용 제 2 폴리실리콘막이 증착되고, 상기 ONO막(5) 및 제 2 폴리실리콘막의 소정 부분이 식각되어 제어 게이트 전극(6)이 형성된다.
그러나, 상기와 같은 종래 기술에 따른 플래쉬 메모리 소자는, 제어 게이트 형성시, ONO막을 구성하는 질화막의 산화로 인하여 터널 산화막의 스트레스가 변이되고, 이에 따라, 전자의 트랩(trap) 현상이 발생되고, 소자의 프로그래밍 및 소거 시간의 증가되어 소자의 신뢰성을 저하시키는 문제점이 있었다.
따라서, 본 발명은 부유 게이트 전극과 제어 게이트 전극간의 층간 절연막인 ONO막 상에 상기 ONO막을 구성하는 질화막의 산화를 억제시키기 위한 질소 댕글링 본드막을 형성하여 터널 산화막의 스트레스 변이, 전자의 트랩 현상 및 소자의 프로그램과 소거 시간이 지연되는 것을 방지함으로써, 소자의 신뢰성을 향상시킬 수 있는 플래쉬 메모리 소자의 제조 방법을 제공하는 것을 목적으로 한다.
도 1은 종래 기술에 따른 플래쉬 메모리 소자의 제조 방법을 설명하기 위한 공정 단면도.
도 2A 및 도 2B는 본 발명에 따른 플래쉬 메모리 소자의 제조 방법을 설명하기 위한 공정 단면도.
* 도면의 주요부분에 대한 부호의 설명 *
11 : 반도체 기판12 : 소자 분리막
13 : 터널 산화막14 : 제 1 폴리실리콘막
14' : 부유 게이트15 : ONO막
16 : 질소 댕글링 본드막17 : 제어 게이트
상기와 같은 목적은;
소자 분리막이 구비된 반도체 기판을 제공하는 단계; 상기 소자 분리막 사이의 활성 영역 상에 터널 산화막 및 부유 게이트를 순차적으로 형성하는 단계; 상기 부유 게이트 상에 층간 절연막을 형성하는 단계; 상기 층간 절연막 상에 제어 게이트를 형성하는 단계를 포함하는 플래쉬 메모리 소자의 제조 방법에 있어서;
상기 층간 절연막은 ONO막 및 질소 댕글링 본드막으로 이루어진 것을 특징으로 하는 본 발명에 따른 플래쉬 메모리 소자의 제조 방법에 의하여 달성된다.
본 발명에 따르면, 층간 절연막인 ONO막 상에 질소 댕글링 본드막을 형성함으로써, 상기 ONO막을 구성하는 질화막의 산화를 방지할 수 있다.
[실시예]
이하, 도 2A 및 도 2B를 참조하여 본 발명을 보다 상세하게 설명한다.
도 2A를 참조하면, 소자 분리막(12)이 형성된 반도체 기판(11)의 활성 영역상에 약 50 내지 150Å 두께를 갖는 터널 산화막(13)이 형성되고, 전체 상부에 소정 두께의 부유 게이트용 제 1 폴리실리콘막(14)이 형성된다. 이어서, 상기 제 1 폴리실리콘막(14) 및 터널 산화막(13)이 식각되고, 이 결과, 부유 게이트(14')가 형성된다.
도 2B를 참조하면, 상기 부유 게이트(14') 상에 이후에 형성될 제어 게이트와의 전기적 절연을 위하여 층간 절연막인 ONO막(15)이 형성되고, 상기 ONO막(15)을 구성하는 질화막의 산화로 인하여 상기 터널 산화막(13)의 스트레스가 변이되는 문제점을 최소화시키기 위하여 ONO막(15) 상에 약 5 내지 30Å 두께의 질소 댕글링 본드막(16)이 형성된다. 질소 댕글링 본드막(16)은 H2+ O2분위기 및 약 800 내지 1,000℃에서 N2O 또는 NH3가스에 의해 형성되고, 약 4.5 내지 8MV/cm 정도의 절연 특성을 갖는다.
이어서, 공지된 방법에 의해 상기 질소 댕글링 본드막(16)상에 제어 게이트(17)가 형성된다.
이상에서와 같이, 본 발명의 플래쉬 메모리 소자의 제조 방법은, 부유 게이트와 제어 게이트 전극 사이에 개재되는 ONO 산화막 상에 질소 댕글링 본드막을 형성하여 ONO막을 구성하는 질화막의 산화로 인하여 터널 산화막의 스트레스 변이, 전자의 트랩 현상 및 소자의 프로그래밍과 소거 시간이 지연되는 문제를 방지함으로써, 플래쉬 메모리 소자의 신뢰성을 향상시킬 수 있다.
한편, 여기에서는 본 발명의 특정 실시예에 대하여 설명하고 도시하였지만, 당업자에 의하여 이에 대한 수정과 변형을 할 수 있다. 따라서, 이하, 특허청구의 범위는 본 발명의 진정한 사상과 범위에 속하는 한 모든 수정과 변형을 포함하는 것으로 이해할 수 있다.

Claims (4)

  1. 소자 분리막이 구비된 반도체 기판을 제공하는 단계; 상기 소자 분리막 사이의 활성 영역 상에 터널 산화막 및 부유 게이트를 순차적으로 형성하는 단계; 상기 부유 게이트 상에 층간 절연막을 형성하는 단계; 상기 층간 절연막 상에 제어 게이트를 형성하는 단계를 포함하는 플래쉬 메모리 소자의 제조 방법에 있어서,
    상기 층간 절연막은 ONO막 및 질소 댕글링 본드막으로 이루어진 것을 특징으로 하는 플래쉬 메모리 소자의 제조 방법.
  2. 제1항에 있어서, 상기 질소 댕글링 본드막은 약 5 내지 30Å 두께로 형성하는 것을 특징으로 하는 플래쉬 메모리 소자의 제조 방법.
  3. 제1항에 있어서, 상기 질소 댕글링 본드막은 H2+ O2분위기 및 약 800 내지 1,000℃의 온도범위에서 N2O 또는 NH3가스를 이용하여 형성하는 것을 특징으로 하는 플래쉬 메모리 소자의 제조 방법.
  4. 제1항에 있어서, 상기 질소 댕글링 본드막은 약 4.5 내지 8MV/cm 정도의 절연 특성을 갖는 것을 특징으로 하는 플래쉬 메모리 소자의 제조 방법.
KR1019960072810A 1996-12-27 1996-12-27 플래쉬 메모리 소자의 제조 방법 KR19980053682A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960072810A KR19980053682A (ko) 1996-12-27 1996-12-27 플래쉬 메모리 소자의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960072810A KR19980053682A (ko) 1996-12-27 1996-12-27 플래쉬 메모리 소자의 제조 방법

Publications (1)

Publication Number Publication Date
KR19980053682A true KR19980053682A (ko) 1998-09-25

Family

ID=66381926

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960072810A KR19980053682A (ko) 1996-12-27 1996-12-27 플래쉬 메모리 소자의 제조 방법

Country Status (1)

Country Link
KR (1) KR19980053682A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100380270B1 (ko) * 2000-11-28 2003-04-16 주식회사 하이닉스반도체 반도체 소자의 게이트 제조방법
KR100402105B1 (ko) * 1996-12-28 2004-02-14 주식회사 하이닉스반도체 반도체 소자의 제조 방법
KR100466190B1 (ko) * 2002-06-29 2005-01-13 주식회사 하이닉스반도체 플래시 메모리 소자의 제조방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100402105B1 (ko) * 1996-12-28 2004-02-14 주식회사 하이닉스반도체 반도체 소자의 제조 방법
KR100380270B1 (ko) * 2000-11-28 2003-04-16 주식회사 하이닉스반도체 반도체 소자의 게이트 제조방법
KR100466190B1 (ko) * 2002-06-29 2005-01-13 주식회사 하이닉스반도체 플래시 메모리 소자의 제조방법

Similar Documents

Publication Publication Date Title
US5879992A (en) Method of fabricating step poly to improve program speed in split gate flash
KR100771808B1 (ko) Ｓｏｎｏｓ 구조를 갖는 플래시 메모리 소자 및 그것의제조 방법
US6046086A (en) Method to improve the capacity of data retention and increase the coupling ratio of source to floating gate in split-gate flash
JP2758577B2 (ja) Ｅｅｐｒｏｍ及びその製造方法
KR100230814B1 (ko) 플래시 메모리 소자 및 그 제조방법
US6465841B1 (en) Split gate flash memory device having nitride spacer to prevent inter-poly oxide damage
KR20000018524A (ko) 비휘발성 메모리 소자 및 그의 제조방법
KR19980053682A (ko) 플래쉬 메모리 소자의 제조 방법
KR0172727B1 (ko) 플래쉬 메모리 소자의 제조방법
US7208374B2 (en) Method for manufacturing a non-volatile memory device
KR100880230B1 (ko) 반도체 소자 및 그의 제조 방법
KR100509809B1 (ko) Ｓｏｎｏｓ 구조의 비휘발성 메모리의 제조 방법
KR100620219B1 (ko) 메모리 소자의 제조방법
KR950006232B1 (ko) 플래쉬 이이피롬 및 그 제조방법
KR101044776B1 (ko) Ｅｅｐｒｏｍ 소자의 제조 방법
KR100497195B1 (ko) 플래쉬 메모리 및 그 제조방법
KR100226269B1 (ko) 플래쉬 메모리 소자 및 그 제조방법
KR100447984B1 (ko) 이이피롬소자및그제조방법
KR0136533B1 (ko) 불휘발성 반도체 메모리 소자 및 그의 제조방법
KR100531459B1 (ko) 플래시 메모리 소자 및 그 제조방법
KR100204420B1 (ko) 이이피롬 소자의 제조방법
KR100998946B1 (ko) 반도체 소자의 제조 방법
KR100503368B1 (ko) 비휘발성 반도체 메모리 소자의 제조 방법
KR100253582B1 (ko) 플레쉬 메모리 소자의 제조방법
KR100533110B1 (ko) 플래시 메모리 제조 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination