CN113097123B - 半导体结构及其制造方法 - Google Patents
半导体结构及其制造方法 Download PDFInfo
- Publication number
- CN113097123B CN113097123B CN202110007704.1A CN202110007704A CN113097123B CN 113097123 B CN113097123 B CN 113097123B CN 202110007704 A CN202110007704 A CN 202110007704A CN 113097123 B CN113097123 B CN 113097123B
- Authority
- CN
- China
- Prior art keywords
- layer
- top surface
- insulating material
- protective layer
- semiconductor structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 48
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 39
- 239000010410 layer Substances 0.000 claims abstract description 231
- 239000011810 insulating material Substances 0.000 claims abstract description 66
- 239000011241 protective layer Substances 0.000 claims abstract description 50
- 239000000758 substrate Substances 0.000 claims abstract description 43
- 150000004767 nitrides Chemical class 0.000 claims description 56
- 239000000463 material Substances 0.000 claims description 42
- 238000005530 etching Methods 0.000 claims description 7
- 238000011049 filling Methods 0.000 claims description 6
- 239000003989 dielectric material Substances 0.000 claims description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 3
- 229920005591 polysilicon Polymers 0.000 claims description 3
- 238000002955 isolation Methods 0.000 abstract description 32
- 238000000034 method Methods 0.000 abstract description 16
- 238000002161 passivation Methods 0.000 description 13
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 238000000151 deposition Methods 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- 238000000231 atomic layer deposition Methods 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000004380 ashing Methods 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/763—Polycrystalline semiconductor regions
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Element Separation (AREA)
Abstract
本发明提供一种半导体结构及其制造方法。此半导体结构包括：一衬底，具有一沟槽；一氧化层，共形地位于所述沟槽中；一保护层，位于所述沟槽中且共形地位于所述氧化层上；以及一绝缘材料层，填充于所述沟槽中且位于所述保护层的上方，其中，所述绝缘材料层的顶面高于所述保护层的顶面。根据本发明的实施例所提出的半导体结构及其制造方法，可以解决传统制造工艺中因沟槽隔离件有所损耗而造成高度难以控制的问题，提高制得基板结构的成品率，进而提升后续在基板结构上所形成的元件的电性表现。
Description
技术领域
本发明有关于一种半导体结构及其制造方法，且特别是有关于一种具有沟槽隔离件的半导体结构及其制造方法。
背景技术
随着集成电路(IC)的快速发展，为了符合消费者对于小型化电子装置的需求，存储器装置的元件的尺寸缩小，存储器单元的集积度(integration degree)也随之增加。当元件的尺寸缩小而提高积集度时，在各元件之间的隔离结构也必须跟着缩小。因此，隔离元件是否具有良好的隔离效果，也是影响存储器装置的电性的重要因素之一。目前，浅沟槽隔离(shallow trench isolation；STI)技术已广泛地被应用在次微米(sub micron)或更小的集成电路制造工艺上。再者，位于隔离结构两侧的主动区上则形成存储器装置所需的元件。
然而，在目前的制造工艺中，隔离结构可能因制造工艺步骤造成损伤而有所耗损，致使隔离结构的表面不平坦、或是难以控制隔离结构的顶面与主动区的顶面之间的高度差。因此，以目前制造工艺所形成的隔离结构在隔离效果上仍不尽理想，使得在隔离结构两侧的主动区上形成的元件可能会有漏电流、或是写入速率低等问题，进而影响制得的存储器装置的电性表现。上述这些问题皆降低了最终产品的成品率及可靠度。
因此，虽然现存的半导体结构中其隔离结构及其制造方法可以应付它们原先预定的用途，但目前它们在结构和制法上仍有需要克服的问题。如何改良电阻式随机存取存储器结构，以避免上述情形的发生，对于本领域技术人员而言实为一重要议题。
发明内容
本发明的一些实施例揭示一种半导体结构，包括一衬底，具有一沟槽(trench)。一氧化层共形地(conformally)位于沟槽中。一保护层位于沟槽中，且保护层共形地位于氧化层上。一绝缘材料层填充于沟槽中，且绝缘材料层位于保护层的上方。其中，绝缘材料层的顶面高于保护层的顶面。另外，一些实施例的半导体结构还包括一氮化层位于沟槽中且共形地位于保护层上，且绝缘材料层位于氮化层上，其中氮化层的顶面与绝缘材料层的顶面共平面。
本发明的一些实施例揭示一种半导体结构的制造方法，包括：提供一衬底，此衬底具有沟槽。在衬底上依序形成一氧化层和一保护层，且氧化层和保护层顺应性地形成于沟槽中，并于沟槽中形成一开口。在保护层的上方形成一牺牲材料，且此牺牲材料填入开口。移除部分的牺牲材料，并暴露出保护层的顶面。移除留下的牺牲材料，以暴露出开口。在开口中形成一绝缘材料层，以及移除部分的保护层以暴露出氧化层的顶面，其中绝缘材料层的顶面高于保护层的顶面。
附图说明
图1A至图12为根据本发明的一些实施例的制造半导体结构的各步骤中所对应的剖面示意图。其中，图1A、图8A、图9A、图10A、图11A以及图12A分别对应图1B、图8B、图9B、图10B、图11B以及图12B中的剖面线2-2所绘制；
图13为根据本发明的一些实施例的半导体结构的剖面示意图。
符号说明
10～衬底； 102～沟槽； 104～第一氧化层；
106～第二氧化层； 110～保护层； 112～开口；
114～氮化层； 116～原生氧化物； 118～牺牲材料；
120～绝缘材料层； AA～主动区； 120s～侧壁；
10a、106a、110a、114a、116a、118a、120a～顶面；
120b～底面； D1～第一方向； D2～第二方向；
D3～第三方向； T1～厚度； H1～高度差。
具体实施方式
以下参照本发明实施例的图式以更全面地阐述本发明。然而，本发明亦可以各种不同的形式体现，而不应限于本文中所述的实施例。为了清楚起见，图式中的层与区域的厚度可能会放大，或者调整特征之间的尺寸比例。相同或相似的元件标号表示相同或相似的元件，以下段落将不再一一赘述。
本发明实施例提供一种半导体结构及其制造方法，所形成的半导体结构是一种具有沟槽隔离件(trench isolation components)的基板结构。实施例中，基板结构的衬底具有沟槽，且沟槽中共形地具有一氧化层，通过在氧化层上共形地形成一保护层以及相关制造工艺步骤，经由保护层的厚度可以控制沟槽隔离件与沟槽外的氧化层的顶面之间的高度差(step height)，而解决传统制造工艺中沟槽隔离件的氧化物损耗而造成高度难以控制的问题，进而提升后续在基板结构上形成的元件的电性以及操作表现。
另外，文中实施例所提出的半导体结构例如是位于一半导体装置的周边区域(peripheral region)，并在上视图中简绘四个主动区(active area)AA为示例说明。再者，实施例所配合的剖面图式系绘制一个半导体装置的周边区域中，两个相邻的主动区AA以及位于两主动区AA之间的沟槽隔离件的结构与制造法，作为示例说明。但本发明并不以此为限制。
为简化图式以利清楚说明，图1A至图12是绘制关于一半导体装置的周边区域中，于两相邻主动区之间的一个沟槽隔离件的半导体结构的制造方法。
请同时参照图1A和图1B，提供一衬底10。一些实施例中，衬底10包含多个沟槽102以及分别以沟槽102隔开的多个主动区AA。如图1A所示，其绘制图1B中沿着第一方向D1的剖面线2-2所对应的两相邻主动区AA，以及沿着第二方向D2延伸的沟槽102位于两主动区AA之间。
于提供衬底10之后，进行一氧化制造工艺，以于衬底10的表面上形成第一氧化层104。如图1A所示，第一氧化层104顺应性的形成于沟槽102的侧壁和底部以及沟槽102之外的衬底10的顶面10a上。因此，第一氧化层104的剖面轮廓对应且相同于包含沟槽102的衬底10的剖面轮廓。在一些实施例中，氧化制造工艺可包括热氧化制造工艺，用以氧化衬底10。在此实施例中，衬底10的材料为硅，且第一氧化层104的材料为氧化硅。
请参照图2，在衬底10上方顺应性的形成第二氧化层106。第一氧化层104的形成可以消除衬底10表面的损伤和缺陷，使后续沉积出高品质的第二氧化层106。再者，前述氧化层更延伸并覆盖衬底10的顶面10a，以覆盖衬底10的顶面10a，因而在沟槽102之外的衬底10的顶面10a上方可定义出氧化层的顶面106a，如图2所示。
在一些实施例中，第二氧化层106为氧化硅，且可利用原子层沉积法(AtomicLayer Deposition，ALD)形成。在一些实施例中，第二氧化层106的厚度约在6nm至10nm之间。
根据本发明的一些实施例，在形成氧化层之后，于氧化层上先形成一保护层。保护层的设置可以控制后续形成的沟槽隔离件与沟槽外的氧化层的顶面之间的高度差。说明如下。
请参照图3，在一些实施例中，于第二氧化层106上顺应性的形成一保护层110。保护层110具有厚度T1。在一些实施例中，保护层110包括一多晶硅层，其可利用化学气相沉积法(chemical vapor deposition，CVD)或是其他适合的沉积方式而形成。在一些实施例中，保护层110的厚度约在20nm至30nm之间。
请参照图4，在一些实施例中，于保护层110上顺应性的形成一氮化层114，并在沟槽102中形成凹陷的开口。在一些实施例中，氮化层114为氮化硅，其可利用化学气相沉积法(CVD)形成。在一些实施例中，氮化层114的厚度约在20nm至30nm之间。
请参照图5，一些实施例中，在形成氮化层114后，在氮化层114上迅速生成共形的一原生氧化物116(native oxide)。
在此示例中，于开口112处填充适当的绝缘材料之前，先填充一牺牲材料于开口112处并搭配相关制造工艺，以定义出后续结构中邻接于沟槽隔离件的氮化层114的顶面高度。说明如下。
请同时参照图6，在氮化层114的上方形成一牺牲材料118，且牺牲材料118填入开口112。如在此示例中，形成于氮化层114上方的牺牲材料118直接接触原生氧化物116。在一些实施例中，可利用旋涂(spin-on)的沉积方式在氮化层114上形成牺牲材料118。牺牲材料118例如是旋涂碳(spin-on-carbon，SOC)，或是其他合适的材料。在半导体制造工艺中可做为硬质遮罩的旋涂碳具有良好的间隙填充特性，可填满开口112。
接着，请参照图7，可利用回刻蚀(etching back)步骤，以移除部分的牺牲材料118，暴露出原生氧化物116的顶面116a。如图7所示，利用回刻蚀而移除位于衬底10的顶面10a的上方以及位于开口112上方的部分的牺牲材料118。在一些实施例中，于此回刻蚀步骤后，暴露出的原生氧化物116的顶面116a与留下的牺牲材料118的顶面118a大致上共平面。
请同时参照图8A和图8B，移除部分的原生氧化物116及部分的氮化层114，以暴露出保护层110的顶面110a。在一些实施例中，先利用刻蚀方式移除部分的原生氧化物116，以暴露出位于衬底10的顶面10a的上方的氮化层114的顶面114a，再移除位于衬底10的顶面10a的上方的氮化层114，以暴露出保护层110的顶面110a。在一些实施例中，氮化层114例如是利用回刻蚀步骤移除。在一示例中，例如是以氢氟酸溶液去除部分的原生氧化物116，例如是以热磷酸去除部分的氮化层114。
另外，在一些实施例中，在移除部分的氮化层114后，可再移除高于氮化层114的顶面114a的原生氧化物116，使氮化层114的顶面114a与原生氧化物116的顶面116a大致等高。如图8A所示，刻蚀步骤后，原生氧化物116的顶面116a、氮化层114的顶面114a及保护层110的顶面110a大致上共平面。
接着，请同时参照图9A和图9B，移除留下的牺牲材料118，以暴露出开口112。在一些实施例中，可利用灰化(ashing)方式去除开口112中的牺牲材料118。
另外，如图9B所示，此时所形成的氮化层114自上视观之，是环绕于主动区AA的外围，且围绕保护层110。
之后，请同时参照图10A和图10B，在保护层110上形成一绝缘材料层120，且绝缘材料层120填入开口112。在一些实施例中，绝缘材料层120例如是介电常数小于4的低介电常数介电材料(low-k dielectric material)。在一示例中，绝缘材料层120为旋涂玻璃(spin-on-glass，SOG)。旋涂玻璃的介电常数小于3.5，且具有良好的间隙填充特性及阶梯覆盖能力，可填满开口112。在一些实施例中，可利用旋涂或其他合适的沉积方式形成绝缘材料层120，其形成方式视选择的实际绝缘材料而定。
接着，请同时参照图11A和图11B，在一些实施例中，移除部分的绝缘材料层120，以暴露出保护层110的顶面110a，而留下的绝缘材料层120填满开口112。在一些实施例中，可利用化学机械抛光(CMP)制造工艺移除位于衬底10的顶面10a的上方以及位于开口112上方的部分的绝缘材料层120，其中化学机械抛光制造工艺是抛光至暴露出保护层110的顶面110a为止。因此，在此实施例的制造工艺中，保护层110可作为一停止层，以定义出开口112中的绝缘材料层120的顶面120a。如图11A所示，移除步骤之后，绝缘材料层120的顶面120a、原生氧化物116的顶面116a、氮化层114的顶面114a及保护层110的顶面110a大致上共平面。
另外，如图11B所示，位于两主动区AA之间的绝缘材料层120是以原生氧化物116包覆绝缘材料层1200的侧壁120s与底面120b。而自上视观之，此时所形成的原生氧化物116亦环绕于主动区AA的外围且围绕氮化层114，氮化层114围绕保护层110，以及氮化层114围绕保护层110。
然后，请同时参照图12A和图12B，移除部分的保护层110，以暴露出第二氧化层106的顶面。在一实施例中，可利用回刻蚀步骤移除部分的保护层110。至此，完成具有沟槽隔离件的半导体结构的制作。
如图12A所示，根据一些实施例的制造方法所制得的半导体结构中，衬底10处沿着第三方向D3向下延伸的沟槽隔离件至少由沟槽侧壁的氧化层(包括第一氧化层104和第二氧化层106)、保护层110、氮化层114和绝缘材料层120所构成。
再者，在一些实施例中，进行此移除步骤后，保护层110与第二氧化层106的高度相同，而在开口112中的绝缘材料层120与氮化层114的高度相同，如图12A所示。值得注意的是，绝缘材料层120的顶面120a与氮化层114顶面114a高于保护层110的顶面110a与第二氧化层106的顶面106a。
另外，请同时参照图11B和图12B。如图12B所示，自上视观之，第二氧化层106的顶面106a更暴露于对应主动区AA处，因此保护层110更围绕第二氧化层106。
根据上述实施例，是在具有沟槽102的衬底10上顺应性的形成氧化层和保护层110，之后再进行后续相关制造工艺步骤，例如形成氮化层114和绝缘材料层120于沟槽102的开口112中。通过保护层的设置，可以良好控制后续形成的沟槽隔离件与沟槽外的氧化层的顶面之间的一高度差。例如上述示例，绝缘材料层120的顶面120a与第二氧化层106的顶面106a之间的高度差H1与保护层110的厚度T1相等。再者，根据上述实施例的制法，不会损耗绝缘材料层120，因此可以制得具有轮廓完整且顶面平坦的沟槽隔离件的一种半导体结构，进而提升后续在半导体结构上所形成的元件的电性表现。
在上述实施例中，移除留下的牺牲材料118之后，是将绝缘材料层120填入开口112中(图9A至图10A)，使绝缘材料层120直接与原生氧化物116接触。然而，本发明并不以此步骤为限。在一些其他实施例中，在氮化层114上所生成的原生氧化物116可以在形成牺牲材料118之前就先去除，或者在去除牺牲材料118之后及绝缘材料层120填入开口112之前进行去除。
以下系示例说明本发明的一些其他实施例中，于移除开口112中的牺牲材料118后，先去除原生氧化物116，再进行后续绝缘材料层120的制作，以及此方法所制得的结构。
图13为根据本发明的一些实施例的半导体结构的剖面示意图。在形成如图13所示的结构之前，请先参照图1A、图2至图7、图8A、图9A的制造工艺步骤及上述实施例的说明。而在这些图式中，相同于前述实施例中的构件则沿用相同的标号，且其材料与制法可参照上述，在此不赘述。
如图8A、图9A所示，移除开口112中的牺牲材料118，以暴露出开口112内的原生氧化物116。之后，先移除原生氧化物116(例如利用氢氟酸溶液)，以暴露出开口112中的氮化层114。
在去除原生氧化物116后，随即于保护层110上形成一绝缘材料层120，且绝缘材料层120填入开口112。绝缘材料层120直接接触保护层110的顶面110a及氮化层114。在一些实施例中，可利用旋涂的沉积方式形成绝缘材料层120，以填满开口112。绝缘材料层120例如是旋涂玻璃(spin-on-glass，SOG)，或是其他合适的材料。
接着，例如利用化学机械抛光制造工艺移除部分的绝缘材料层120，以暴露出保护层110的顶面110a，而留下的绝缘材料层120填满开口112。因此，保护层110在此实施例的制造工艺中可作为一停止层。于此步骤中，绝缘材料层120的顶面120a、氮化层114的顶面114a及保护层110的顶面110a大致上共平面。
之后，如图13所示，移除部分的保护层110(例如利用回刻蚀)，以暴露出第二氧化层106的顶面106a。
如图13所示，根据此实施例所制得的半导体结构中，衬底10处沿着第三方向D3向下延伸的沟槽隔离件至少由沟槽侧壁的氧化层(包括第一氧化层104和第二氧化层106)、保护层110、氮化层114和绝缘材料层120所构成，其中绝缘材料层120的顶面120a与氮化层114顶面114a大致上共平面，且高于保护层110的顶面110a。相较于如图12A所示的半导体结构中于氮化层114和绝缘材料层120之间存在原生氧化物116，如图13所示的半导体结构的氮化层114直接接触并包覆绝缘材料层120的侧壁120s与底面120b。
值得注意的是，原生氧化物116的去除方式除了如上述所示例的方式，还可以在形成牺牲材料118之前就先去除。例如在一些其他的实施例中，生成原生氧化物116后(如图5所示)，移除原生氧化物116，且随即将牺牲材料填入开口112中，再进行后续制造工艺(例如移除部分的牺牲材料118以暴露出氮化层114的顶面114a、移除部分的氮化层114以暴露出保护层110的顶面110a、以绝缘材料层120置换开口112中的牺牲材料118、移除部分的保护层110以暴露出氧化层的顶面)。而最终形成的具有沟槽隔离件的半导体结构与上述如图13所示的半导体结构相同，在此不赘述。
综合上述，根据本发明实施例的制造方法，是在具有沟槽102的衬底10上形成氧化层之后，先顺应性的形成一保护层110于氧化层上(例如上述的第二氧化层106)，再进行后续相关制造工艺步骤。通过保护层的设置可以控制后续形成的沟槽隔离件与沟槽外的氧化层的顶面之间的高度差。在一些实施例中，绝缘材料层120的顶面120a与第二氧化层106的顶面106a之间的高度差(step height)H1是与保护层110的厚度T1相等。因此，可根据实际制造工艺或应用所需的沟槽隔离件与氧化层的顶面之间的高度差H1，选择适当的保护层厚度和应用上述实施例所揭示的制法，而完成如上述实施例所提出的半导体结构。
再者，由于本发明的一些实施例中是在氧化层和氮化层114之间设置保护层110，并且利用牺牲材料118先定义出氮化层114的顶面高度，再将开口112处的牺牲材料118置换为绝缘材料层120后，移除部分的保护层110以暴露出氧化层的顶面。其中，移除部分的保护层110时并不会损耗绝缘材料层120。因此，根据本发明的实施例所提出的半导体结构的制造方法，可制得一种具有良好廓形的半导体结构，例如具有轮廓完整且有平坦顶面的沟槽隔离件的一种基板结构。因此，根据本发明的实施例所提出的半导体结构及其制造方法，可以解决传统制造工艺中因沟槽隔离件有所损耗而造成高度难以控制的问题，提高制得基板结构的成品率，进而提升后续在基板结构上所形成的元件的电性表现。
虽然本发明已以多个较佳实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中技术人员在不脱离本发明的精神和范围内，当可作任意的更动与润饰，因此本发明的保护范围当视权利要求范围所界定者为准。
Claims (13)
1.一种半导体结构，其特征在于，包括：
一衬底，具有一沟槽；
一氧化层，共形地位于所述沟槽中；
一保护层，位于所述沟槽中且共形地位于所述氧化层上；以及
一绝缘材料层，填充于所述沟槽中且位于所述保护层的上方，
其中，通过在所述保护层的上方形成一牺牲材料且所述牺牲材料填入所述沟槽的开口，移除所述牺牲材料暴露出所述保护层的顶面和所述开口，在所述开口中形成所述绝缘材料层以及移除部分的所述保护层以暴露出所述氧化层的顶面，而使所述绝缘材料层的顶面高于所述保护层的所述顶面，且使形成的所述绝缘材料层的所述顶面与所述氧化层的所述顶面之间的一高度差与所述保护层的厚度相等。
2.如权利要求1所述的半导体结构，其特征在于，所述氧化层还延伸至所述衬底的顶面，以定义所述氧化层的所述顶面。
3.如权利要求2所述的半导体结构，其特征在于，所述氧化层的所述顶面与所述保护层的所述顶面共平面。
4.如权利要求1所述的半导体结构，其特征在于，还包括：
一氮化层，位于所述沟槽中且共形地位于所述保护层上，且所述绝缘材料层位于所述氮化层上，其中所述氮化层的顶面与所述绝缘材料层的所述顶面共平面。
5.如权利要求4所述的半导体结构，其特征在于，所述氮化层的所述顶面高于所述保护层的所述顶面。
6.如权利要求4所述的半导体结构，其特征在于，还包括一原生氧化物共形地位于所述氮化层上，且位于所述氮化层和所述绝缘材料层之间，其中所述原生氧化物的顶面与所述绝缘材料层的所述顶面共平面。
7.如权利要求4所述的半导体结构，其特征在于，所述氧化层延伸至所述沟槽外的所述衬底的顶面处以定义所述氧化层的所述顶面，所述氮化层的所述顶面与所述氧化层的所述顶面之间的一高度差与所述保护层的厚度相等。
8.如权利要求1所述的半导体结构，其特征在于，所述保护层包括一多晶硅层，所述绝缘材料层包括介电常数小于4的一介电材料。
9.一种半导体结构的制造方法，其特征在于，包括：
提供一衬底，所述衬底具有沟槽；
在所述衬底上依序形成一氧化层和一保护层，且所述氧化层和所述保护层顺应性地形成于所述沟槽中，并于所述沟槽中形成一开口；
在所述保护层的上方形成一牺牲材料，且所述牺牲材料填入所述开口；
移除部分的所述牺牲材料，并暴露出所述保护层的顶面；
移除留下的所述牺牲材料，以暴露出所述开口；
在所述开口中形成一绝缘材料层；以及
移除部分的所述保护层，以暴露出所述氧化层的顶面，
其中所述绝缘材料层的顶面高于所述保护层的所述顶面，且所述绝缘材料层的所述顶面与所述氧化层的所述顶面之间的一高度差与所述保护层的厚度相等。
10.如权利要求9所述的半导体结构的制造方法，其特征在于，还包括：
在所述衬底上依序形成所述氧化层、所述保护层和一氮化层，且所述氧化层、所述保护层和所述氮化层顺应性地形成于所述沟槽中，并于所述沟槽中形成所述开口；
其中，填入所述开口的所述牺牲材料形成于所述氮化层的上方。
11.如权利要求10所述的半导体结构的制造方法，其特征在于，在形成所述牺牲材料于所述氮化层上之后，以及移除留下的所述牺牲材料之前，还包括：
回蚀部分的所述牺牲材料，以暴露出所述氮化层的顶面；以及
移除部分的所述氮化层，以暴露出所述保护层的所述顶面。
12.如权利要求9所述的半导体结构的制造方法，其特征在于，在所述开口中形成所述绝缘材料层以及移除部分的所述保护层的步骤包括：
在所述保护层上形成一绝缘材料层，且所述绝缘材料层填入所述开口；
移除部分的所述绝缘材料层，以暴露出所述保护层的所述顶面，而留下的所述绝缘材料层填满所述开口；以及
回蚀所述保护层，以移除位于所述衬底的顶面上的部分的所述保护层，以暴露出所述氧化层的所述顶面。
13.如权利要求9所述的半导体结构的制造方法，其特征在于，所述保护层包括多晶硅。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW109100545 | 2020-01-08 | ||
| TW109100545A TWI714423B (zh) | 2020-01-08 | 2020-01-08 | 半導體結構及其製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113097123A CN113097123A (zh) | 2021-07-09 |
| CN113097123B true CN113097123B (zh) | 2024-05-03 |
Family
ID=74669748
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110007704.1A Active CN113097123B (zh) | 2020-01-08 | 2021-01-05 | 半导体结构及其制造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US11784087B2 (zh) |
| CN (1) | CN113097123B (zh) |
| TW (1) | TWI714423B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6537914B1 (en) * | 1999-05-12 | 2003-03-25 | Samsung Electronics Co., Ltd. | Integrated circuit device isolation methods using high selectivity chemical-mechanical polishing |
| CN1893015A (zh) * | 2005-06-30 | 2007-01-10 | 茂德科技股份有限公司（新加坡子公司） | 使用氯制造集成电路内的沟渠介电层 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100701998B1 (ko) * | 2001-04-25 | 2007-03-30 | 삼성전자주식회사 | 소자분리막 형성방법 및 이를 이용한 반도체장치의 제조방법 |
| KR100426484B1 (ko) | 2001-12-22 | 2004-04-14 | 주식회사 하이닉스반도체 | 플래쉬 메모리 셀 및 그의 제조방법 |
| TW554472B (en) | 2002-09-23 | 2003-09-21 | Nanya Technology Corp | A method for forming shallow trench isolation |
| US20050285140A1 (en) * | 2004-06-23 | 2005-12-29 | Chih-Hsin Ko | Isolation structure for strained channel transistors |
| TWI299519B (en) | 2005-09-28 | 2008-08-01 | Promos Technologies Inc | Method of fabricating shallow trench isolation structure |
| CN101459115A (zh) * | 2007-12-13 | 2009-06-17 | 中芯国际集成电路制造(上海)有限公司 | 浅沟槽隔离结构的制造方法 |
| US20090184402A1 (en) * | 2008-01-22 | 2009-07-23 | United Microelectronics Corp. | Method of fabricating a shallow trench isolation structure including forming a second liner covering the corner of the trench and first liner. |
| KR101116358B1 (ko) * | 2009-12-30 | 2012-03-09 | 주식회사 하이닉스반도체 | 매립게이트를 구비하는 반도체장치 제조 방법 |
| US8318575B2 (en) * | 2011-02-07 | 2012-11-27 | Infineon Technologies Ag | Compressive polycrystalline silicon film and method of manufacture thereof |
| US10074567B2 (en) * | 2016-10-21 | 2018-09-11 | QROMIS, Inc. | Method and system for vertical integration of elemental and compound semiconductors |
| KR20180062817A (ko) * | 2016-12-01 | 2018-06-11 | 삼성전자주식회사 | 트랜치 내에 다중 라이너층을 포함하는 반도체 장치 |
| DE102017113864A1 (de) * | 2017-06-22 | 2018-12-27 | Infineon Technologies Austria Ag | Verfahren zum Herstellen einer Justiermarke |
| CN110707037A (zh) * | 2018-08-29 | 2020-01-17 | 联华电子股份有限公司 | 形成绝缘结构的方法 |
| US11018151B2 (en) * | 2018-09-26 | 2021-05-25 | Sandisk Technologies Llc | Three-dimensional flat NAND memory device including wavy word lines and method of making the same |
| US10727232B2 (en) * | 2018-11-07 | 2020-07-28 | Applied Materials, Inc. | Dram and method of making |
| CN110896671B (zh) * | 2019-03-29 | 2021-07-30 | 长江存储科技有限责任公司 | 三维存储器件及其制造方法 |
-
2020
- 2020-01-08 TW TW109100545A patent/TWI714423B/zh active
-
2021
- 2021-01-04 US US17/140,627 patent/US11784087B2/en active Active
- 2021-01-05 CN CN202110007704.1A patent/CN113097123B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6537914B1 (en) * | 1999-05-12 | 2003-03-25 | Samsung Electronics Co., Ltd. | Integrated circuit device isolation methods using high selectivity chemical-mechanical polishing |
| CN1893015A (zh) * | 2005-06-30 | 2007-01-10 | 茂德科技股份有限公司（新加坡子公司） | 使用氯制造集成电路内的沟渠介电层 |
Also Published As
| Publication number | Publication date |
|---|---|
| US11784087B2 (en) | 2023-10-10 |
| TW202127627A (zh) | 2021-07-16 |
| TWI714423B (zh) | 2020-12-21 |
| US20210210376A1 (en) | 2021-07-08 |
| CN113097123A (zh) | 2021-07-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6613621B2 (en) | Methods of forming self-aligned contact pads using a damascene gate process | |
| KR100459724B1 (ko) | 저온 원자층증착에 의한 질화막을 식각저지층으로이용하는 반도체 소자 및 그 제조방법 | |
| US7494890B2 (en) | Trench capacitor and method for manufacturing the same | |
| US8716777B2 (en) | Semiconductor device and method for manufacturing the same | |
| CN110061001B (zh) | 半导体元件及其制作方法 | |
| JP2005079576A (ja) | 半導体装置及びこれの製造方法 | |
| US20150214234A1 (en) | Semiconductor device and method for fabricating the same | |
| KR20210105048A (ko) | 반도체 소자 | |
| US20230261046A1 (en) | Method of forming semiconductor structure | |
| CN113097123B (zh) | 半导体结构及其制造方法 | |
| KR100366614B1 (ko) | 티형 트렌치 소자분리막 형성방법 | |
| US7205208B2 (en) | Method of manufacturing a semiconductor device | |
| CN110246841B (zh) | 半导体元件及其制作方法 | |
| US7041567B2 (en) | Isolation structure for trench capacitors and fabrication method thereof | |
| CN114420641B (zh) | 半导体结构的形成方法以及半导体结构 | |
| TWI771138B (zh) | 具有電容器著陸墊之半導體結構的製備方法 | |
| US7030011B2 (en) | Method for avoiding short-circuit of conductive wires | |
| TW201322376A (zh) | 嵌入式快閃記憶體之字元線的製造方法 | |
| US7709318B2 (en) | Method for fabricating a semiconductor device | |
| CN114078780A (zh) | 半导体结构及其制作方法 | |
| KR20220145124A (ko) | 집적회로 장치 및 그 제조 방법 | |
| CN115084218A (zh) | 具有sti区的半导体装置 | |
| KR20080101378A (ko) | 플래쉬 메모리 소자의 제조방법 | |
| KR20000045420A (ko) | 반도체 소자의 플러그 폴리 형성방법 | |
| US20080067569A1 (en) | Memory device with vertical transistor and fabrication method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |