CN1893015A - 使用氯制造集成电路内的沟渠介电层 - Google Patents
使用氯制造集成电路内的沟渠介电层 Download PDFInfo
- Publication number
- CN1893015A CN1893015A CNA2006100745429A CN200610074542A CN1893015A CN 1893015 A CN1893015 A CN 1893015A CN A2006100745429 A CNA2006100745429 A CN A2006100745429A CN 200610074542 A CN200610074542 A CN 200610074542A CN 1893015 A CN1893015 A CN 1893015A
- Authority
- CN
- China
- Prior art keywords
- chlorine
- silicon oxide
- trench
- forming
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910052801 chlorine Inorganic materials 0.000 title claims abstract description 42
- 239000000460 chlorine Substances 0.000 title claims abstract description 41
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 title claims abstract description 38
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 70
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 53
- 239000000758 substrate Substances 0.000 claims abstract description 36
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 19
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 19
- 239000010703 silicon Substances 0.000 claims abstract description 19
- 238000000034 method Methods 0.000 claims description 42
- 239000000377 silicon dioxide Substances 0.000 claims description 8
- 238000004519 manufacturing process Methods 0.000 claims description 7
- 125000001309 chloro group Chemical group Cl* 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 5
- 235000012239 silicon dioxide Nutrition 0.000 claims description 5
- 125000004429 atom Chemical group 0.000 claims description 4
- 230000001590 oxidative effect Effects 0.000 claims 7
- 101000701440 Homo sapiens Stanniocalcin-1 Proteins 0.000 claims 1
- 102100030511 Stanniocalcin-1 Human genes 0.000 claims 1
- 238000002955 isolation Methods 0.000 abstract description 11
- 229910052581 Si3N4 Inorganic materials 0.000 description 12
- 238000007254 oxidation reaction Methods 0.000 description 12
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 12
- 230000003647 oxidation Effects 0.000 description 11
- 239000001301 oxygen Substances 0.000 description 7
- 229910052760 oxygen Inorganic materials 0.000 description 7
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- UOCLXMDMGBRAIB-UHFFFAOYSA-N 1,1,1-trichloroethane Chemical compound CC(Cl)(Cl)Cl UOCLXMDMGBRAIB-UHFFFAOYSA-N 0.000 description 1
- WSLDOOZREJYCGB-UHFFFAOYSA-N 1,2-Dichloroethane Chemical group ClCCCl WSLDOOZREJYCGB-UHFFFAOYSA-N 0.000 description 1
- RZVAJINKPMORJF-UHFFFAOYSA-N Acetaminophen Chemical compound CC(=O)NC1=CC=C(O)C=C1 RZVAJINKPMORJF-UHFFFAOYSA-N 0.000 description 1
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 description 1
- 238000007865 diluting Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- IXCSERBJSXMMFS-UHFFFAOYSA-N hydrogen chloride Substances Cl.Cl IXCSERBJSXMMFS-UHFFFAOYSA-N 0.000 description 1
- -1 i.e. Chemical compound 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 150000002926 oxygen Chemical class 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- UBOXGVDOUJQMTN-UHFFFAOYSA-N trichloroethylene Natural products ClCC(Cl)Cl UBOXGVDOUJQMTN-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Element Separation (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
于基底隔离沟渠(134)的蚀刻前，形成掺入氯的垫氧化层(110)于硅基底(120)上。当第一氧化硅衬层(150.1)以热工艺形成于该沟渠表面上时，该氯可以增加沟渠顶端角落的圆角化(140C)。掺有氯的第二氧化硅衬层(150.2)以化学气相沉积方式沉积于第一衬层(150.1)上，接着，第三衬层(150.3)以热工艺成长形成。控制第二衬层(150.2)的氯浓度与三衬层(150.1、150.2、150.3)的厚度，以改善角落的圆角化程度，而不至于过度损耗主动区域(140)。
Description
技术领域
本发明涉及一种集成电路，特别是与硅基底的沟渠内所形成的介电层有关。其中多个实施例是适用于集成电路的基底隔离。
背景技术
图1显示使用浅沟渠隔离(STI)的快闪存储器工艺中的过渡结构，氧化硅(垫氧化层；Pad Oxide)110是加热硅基底120所形成，氮化硅130则形成于氧化硅110上，并以光刻图案化方式定义主动区域140间的基底隔离沟渠134。通过氮化硅130的开口，蚀刻氧化硅110与基底140以形成隔离沟渠。沉积氧化硅150以填入该沟渠并覆盖晶片，以化学机械研磨(CMP)方式研磨氧化硅150，直到暴露出氮化硅130的上表面为止，以提供平坦的晶片上表面。
于后续的步骤中，氧化硅150可以被往下蚀刻(参照图2)至较平的表面。氮化硅130与垫氧化层110将被蚀刻去除(参照图3)，氧化硅410(穿隧氧化层)是以热工艺所形成，并成长至预定厚度(例如9纳米)。掺杂多晶硅层510(参照图5)是沉积于氧化层410、150上，并将之图案化，以做为浮动栅极。介电层520(例如一个具有氧化硅、氮化硅、氧化硅的三明治结构，亦即ONO)形成于该结构上，掺杂多晶硅层530沉积于介电层520上，上述这些层530、520被图案化以形成字符线，并结束浮动栅极的图案化工艺。于每一个浮动栅极的每一侧边形成源、漏极区域610(参照图6中的俯视图)。图5的剖面图是根据图6的V-V线所观察而得，浮动栅极510是由图6中的交叉记号所显示，再沉积并图案化其它额外的数层结构(图中未表示)，以提供与该源、漏极区域接触的可导通位线。以上所述可同时参阅2001年7月24日颁予Parat等人的美国第6,265,292号专利案。
电场在电路运行当中将会于尖角140C处(参照图4、5)出现非预期地增加，而穿隧氧化层410(参照图4)于这些角落的成长也将受阻，因此，在这些角落处的穿隧氧化层410将比位于主动区域中央的更薄。而上述较薄的穿隧氧化层将更进一步导致在角落处的电场增加，并造成存储器的过度抹除及/或其它问题(视存储器的操作而定)，以上可同时参阅公开于2004年1月22日，公开号码为第2004/0014269A1号的美国专利申请案。如图7(其显示图1所示阶段具有圆角410C的晶片)以及图8(其显示图3所示阶段具有圆角的晶片)所示，将沟渠角落410C圆角化以提供氧化层410的均匀厚度，以降低该角落处的电场是可预期的。
为求圆角化上述这些角落140C，氧化层150可以先通过于沟渠表面的热氧化工艺以形成薄氧化硅层，此氧化步骤可将角落140C圆角化。之后，可沉积剩余的氧化层150(通过高密度等离子工艺或其它技术)，此圆角化步骤可被控制以降低主动区域的消耗，若该角落是位于[111]结晶平面且该沟渠侧壁是位于[100]结晶平面，于形成衬底的过程中可以使用含氯的气源，以提供所要产生的圆角，而不使主动区域过度消耗。以上可同时参阅2001年6月28日根据专利合作条约(PCT)所公开的第WO 01/47010号国际专利申请案。
因此，对于快闪存储器以及其它集成电路而言，改良的圆角化技术乃变得十分重要。
发明内容
本节将概述本发明的部分特征，其余特征将于后续的段落描述。本发明是由附于后面的申请专利范围所定义，请合并本节以作为参考说明之用。
本发明的数个实施例将氯掺入垫氧化层110中，如所属技术领域的技术人员所知，氯将会增加氧扩散进入氧化硅中，至多3原子百分比浓度的氯也被使用于二氧化硅层中，以抑制金属原子的移动。于本发明的某些实施例中，于衬层形成的过程中将氯掺入垫氧化层110，将增加氧扩散进入垫氧化层110。此氧扩散将增加沟渠侧壁角落410C的氧化速率，以形成圆角化轮廓的角落。
在部分实施例中，于垫氧化层110的氯浓度比3原子百分比(atomic percent)高，例如5至15原子百分比的范围，更高的浓度亦可。部分实施例即为使用5至10原子百分比的氯。
在某些实施例中，氧化的时间将被缩短以避免过度消耗掉主动区域，因此该衬层将非常薄(于某些实施例中只有3至10纳米)。在形成衬层之后，以化学气相沉积方式沉积第二氧化层衬层，接着，以热工艺成长第三衬层。当形成第三衬层时，化学气相沉积的衬层可保护主动区域不被过度氧化，但具圆角化的角落于第三衬层的工艺中将被强化。在某些实施例，于第三衬层的工艺中，氯被掺入化学气相沉积的衬层，以加速沟渠侧壁以及底部表面的氧化，并提供预期的圆角化轮廓。无论有无将氯掺入垫氧化层110中，化学气相沉积的衬层均可以加以采用。
以上所述的特征及优点并非用以限制本发明，本发明包含非存储器的集成电路。应用于角落的圆角化技术除可用于沟渠之外，也可用于具浅沟渠隔离结构的沟渠，而且本发明并非限制于基底的隔离。本发明之其它特征详如后述，并由权利要求所界定。
附图说明
图1至图5显示公知集成电路在制造过程的剖面图。
图6显示公知集成电路在制造过程的俯视图。
图7、图8显示公知集成电路在制造过程的剖面图。
图9至图14显示根据本发明部分实施例的集成电路在制造过程的剖面图。主要元件标记说明
110：垫氧化层 120：硅基底
130：氮化硅 134：基底隔离(STI)沟渠
140：主动区域(AA) 140C：角落
150：氧化硅层 150.1：氧化硅衬层
150.2：氧化硅衬层 150.3：二氧化硅衬层
150.4：氧化硅层
410：穿隧氧化层 410C：沟渠角落
510：掺杂多晶硅层 520：介电层
530：掺杂多晶硅层
610：源/漏极区域
具体实施方式
本节所述的实施例仅为例示说明之用，并非限定本发明。本发明并不限定于特别的工艺技术或其参数数值及其范围。本发明将由权利要求所界定。
图9显示本发明一实施例中浅沟渠隔离结构的初始工艺阶段。包含氯原子的氧化硅层110是形成于硅晶片120上。于某些实施例中，氯浓度比3原子百分比高或者至少5原子百分比。5至15原子百分比范围的浓度被认为是适合的，其余的浓度也有可能。
在一实施例中，氧化层110是于摄氏800℃至1000℃以热工艺氧化而成，提供氧气的流量为每分钟10±5升(1/min)，氯是由氯化氢(HCl)以每分钟1升的流量提供。其它可能的氯来源包含有氯气体(Cl2)、TCA三氯乙烷(C2H3Cl3)、TCE三氯乙烯(C2HCl3)以及二氯乙烯(C2H2Cl2)。其它已知或即将发明的氯来源皆有适用的可能。
氧化层110可用化学气相沉积形成。例如，二氯硅烷可被使用：
氧气同样流入反应室内，与氯化氢(HCl)反应以形成氯。氯将掺入二氧化硅层110中，其它已知或即将发明的工艺技术皆可被使用。氧化层110厚度的一个例示为5至15纳米，但并不仅限于此。
氮化硅130是以已知工艺(例如化学气相沉积)形成于氧化层110上，氮化硅130厚度的一个例示为100至200纳米，但并不仅限于此。
一个光刻胶掩膜(图中未表示)形成于氮化硅130上，并以图案化方式形成多个开口于将预计形成STI沟渠134位置上，通过上述这些开口蚀刻氮化硅130，形成硬掩膜。以该硬掩膜为蚀刻掩膜层蚀刻氧化层110与硅120晶片以形成主动区域140间的多个沟渠。于某些实施例中，沟渠深度是0.3微米。于某些实施例中，上述这些沟渠具有尖角140C，但此非必需。通过适当地控制蚀刻步骤可得到平顺化的角落，例如可同时参阅公开于2004年1月22日，公开号码为第2004/0014269A1号的美国专利申请案所述者。其中该蚀刻可以是非等向性的(例如：反应离子蚀刻；RIE)，此硅基底的蚀刻可被控制以提供垂直或倾斜的沟渠侧壁。于某些实施例中，侧壁至水平面的角度为60°至89°。请参阅前述公开号码为第2004/0014269A1号的美国专利申请案，与美国第6,265,292号专利案。
氧化该晶片，使得于沟渠的硅表面上形成一个氧化硅衬层150.1(参照图10)。于某些实施例中，该衬垫是于摄氏850℃至1050℃下以干氧化的工艺形成，也可使用其它氧化工艺。氧通过垫氧化层110暴露的侧壁扩散而将沟渠顶端的角落140C圆角化，底部的角落也少许地变成圆角。
于某些实施例中，缩短氧化工艺以避免过度地消耗主动区域140，尤其是假如主动区域很窄时特别需要。于某些实施例中，主动区域的宽度为0.065至0.18微米，但较小的宽度也有可能。衬层150.1于某些实施例中仅为3至10纳米厚。
于某些实施例中，额外的热氧化层是需要的，以提供较佳的隔离以及于沟渠顶端与底部的角落提供更佳的圆角化。然而于成长该额外的热氧化层之前，一个氧化硅衬层150.2(参照图11)是以化学气相沉积的方式形成于晶片上以保护主动区域。于某些实施例中，掺入氯于150.2层以利于后续的热氧化工艺中控制顶端上层角落的轮廓。150.2层的一个例示厚度为3至20纳米，而氯浓度是每平方厘米1013至1014个原子(atoms/cm2)或1至10原子百分比。其它可能的厚度及浓度参数可以通过实验而选择之，对于后续成长形成的穿隧氧化层410(参照图14)，得以获得顶端角落140C的预期轮廓与预期的均匀厚度。
氧化晶片，以成长形成额外的热氧化硅层150.3(参照图12)于沟渠表面上。于某些实施例中，可通过加入氮气或氩气，稀释氧气至百分之十的容积浓度以达到一个低氧化速率。氧化的温度是900℃至1050℃。该层150.3的厚度是1至5纳米，也可采用其它的工艺。
于每一案例中，上述这些层110、150.1、150.2、150.3的适当厚度数值以及上述这些层110、150.2中的氯浓度可由沟渠与主动区域的尺寸规模、工艺设备以及集成电路预定的特征所决定。于每一案例中，适当的厚度与氯浓度可通过实验决定，以获得预期的圆角化角落与均匀厚度的氧化层410(参照图14)。
其余的工艺可为传统技术，于一实施例中，氧化硅层150.4(参照图13)是由高密度等离子(HDP)所沉积，以填满沟渠并覆盖整个晶片。氧化硅层150.4与150.2可通过化学机械研磨方式研磨，以暴露出氮化硅层130。如图2所示，氧化硅层150.4与150.2被往下蚀刻，氮化硅层130与垫氧化层110被除去，穿隧氧化层410(参照图14)以热工艺成长至预定厚度。上述这些层510、520与530也由上述方式沉积与图案化，并执行掺杂步骤以形成如图6所示的结构。
如所属技术领域的技术人员所了解的，以上所述仅为本发明之较佳实施例而已，并非用以限定本发明之申请专利范围。本发明并非仅限于非易失性存储器、MOS电路或基底隔离。其它的实施例与其变化均应包含在下述本发明之权利要求范围内。
Claims (25)
1.一种制造集成电路的方法，其特征是该方法包含：
(a)形成第一氧化硅层于硅基底上，该第一氧化硅层包含3原子百分比以上的氯；
(b)移除该第一氧化硅层的第一部分以及该硅基底的底层部分，以于该硅基底形成沟渠；以及
(c)形成第一介电层于该沟渠内，其中形成该第一介电层包含氧化该硅基底，以形成第二氧化硅层于该沟渠的表面上，而该第一氧化硅层的第二部分覆盖邻近该沟渠的该基底。
2.根据权利要求1所述的方法，其特征是该第一氧化硅层至多包含15原子百分比的氯。
3.根据权利要求1所述的方法，其特征是形成该第一介电层的步骤还包含形成混合氯的氧化硅层于该第二氧化硅层上。
4.根据权利要求3所述的方法，其特征是形成该第一介电层的步骤还包含于形成该混合氯的氧化硅层之后，氧化该硅基底，以于被该混合氯的氧化硅层覆盖的该沟渠的部分形成额外的氧化硅层。
5.根据权利要求3所述的方法，其特征是该混合氯的氧化硅层至少包含1原子百分比的氯。
6.根据权利要求5所述的方法，其特征是该混合氯的氧化硅层至多包含10原子百分比的氯。
7.根据权利要求3所述的方法，其特征是该混合氯的氧化硅层每平方厘米至少包含1013的氯原子。
8.根据权利要求7所述的方法，其特征是该STC1层每平方厘米至多包含1014的氯原子。
9.根据权利要求1所述的方法，其特征是在该步骤(b)之前还包含于该第一氧化硅层上形成第一层，以及形成开口于该第一层，其中步骤(b)包含蚀刻该第一氧化硅层并通过该开口蚀刻该硅基底，于步骤(c)中当该第一层覆盖邻近该沟渠的该基底时，执行该氧化步骤。
10.根据权利要求1所述的方法，其特征是在该步骤(c)之后还包含：
移除覆盖于邻近该沟渠的该基底的该第一氧化硅层；
形成栅极介电层于邻近该沟渠的该基底上，其中形成该栅极介电层包含氧化邻近该沟渠的该基底的上表面；以及
形成晶体管栅极于该栅极介电层上。
11.一种制造集成电路的方法，其特征是该方法包含：
形成沟渠于硅基底上；
形成第一介电层于该沟渠，其中形成该第一介电层包含：
氧化该硅基底，以形成氧化硅层于该沟渠的表面上；以及
形成混合氯的氧化硅层于该氧化硅层上。
12.根据权利要求11所述的方法，其特征是形成该第一介电层的步骤还包含于形成该混合氯的氧化硅之后，氧化该硅基底，以于被该混合氯的氧化硅层覆盖的该沟渠的部分形成额外的氧化硅。
13.根据权利要求12所述的方法，其特征是该混合氯的氧化硅层至少包含1原子百分比的氯。
14.根据权利要求13所述的方法，其特征是该混合氯的氧化硅层至多包含10原子百分比的氯。
15.根据权利要求124所述的方法，其特征是该混合氯的氧化硅层每平方厘米至少包含1013的氯原子。
16.根据权利要求15所述的方法，其特征是该混合氯的氧化硅层每平方厘米至多包含1014的氯原子。
17.根据权利要求11所述的方法，其特征是还包含于该基底上形成第一层，以及形成开口于该第一层，其中形成该沟渠的步骤包含通过该开口蚀刻该基底，且当该第一层覆盖邻近该沟渠的该基底时，形成该第一介电层。
18.根据权利要求17所述的方法，其特征是于形成该第一介电层之后还包含：
移除覆盖于邻近该沟渠的该基底的该第一层；
形成栅极介电层于邻近该沟渠的该基底上，其中形成该栅极介电层的步骤包含氧化邻近该沟渠的该基底的上表面；以及
形成晶体管栅极于该栅极介电层上。
19.一种集成电路，其特征是包含：
硅基底，具有沟渠；
第一介电层，位于该沟渠内，该第一介电层包含：
第一氧化硅部分，于该沟渠的表面上；以及
第二氧化硅部分，通过该第一氧化硅部分与该沟渠的该表面分离，该第二氧化硅部分包含比第一氧化硅部分更高的氯浓度。
20.根据权利要求19所述的集成电路，其特征是该第二氧化硅部分的氯浓度是至少1原子百分比。
21.根据权利要求20所述的集成电路，其特征是该第二氧化硅部分的氯浓度是至多10原子百分比。
22.根据权利要求19所述的集成电路，其特征是该第二氧化硅部分的氯浓度是至少每平方厘米1013的原子。
23.根据权利要求22所述的集成电路，其特征是该第二氧化硅部分的氯浓度是至多每平方厘米1014的原子。
24.根据权利要求19所述的集成电路，其特征是该第一介电层将该基底的相邻主动区域彼此相隔离。
25.根据权利要求19所述的集成电路，其特征是于邻近该沟渠的该基底内还包含晶体管主动区域。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/174,081 | 2005-06-30 | ||
| US11/174,081 US7265015B2 (en) | 2005-06-30 | 2005-06-30 | Use of chlorine to fabricate trench dielectric in integrated circuits |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1893015A true CN1893015A (zh) | 2007-01-10 |
| CN100433291C CN100433291C (zh) | 2008-11-12 |
Family
ID=37590119
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2006100745429A Expired - Fee Related CN100433291C (zh) | 2005-06-30 | 2006-04-27 | 使用氯制造集成电路内的沟渠介电层 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US7265015B2 (zh) |
| CN (1) | CN100433291C (zh) |
| TW (1) | TWI302361B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105405809A (zh) * | 2014-09-12 | 2016-03-16 | 上海格易电子有限公司 | 一种快闪存储器的制造方法 |
| CN113097123A (zh) * | 2020-01-08 | 2021-07-09 | 华邦电子股份有限公司 | 半导体结构及其制造方法 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060228492A1 (en) * | 2005-04-07 | 2006-10-12 | Sumco Corporation | Method for manufacturing SIMOX wafer |
| KR100673021B1 (ko) * | 2005-12-23 | 2007-01-24 | 삼성전자주식회사 | 플로팅 게이트를 갖는 비휘발성 기억 소자 및 그 형성 방법 |
| US8936995B2 (en) * | 2006-03-01 | 2015-01-20 | Infineon Technologies Ag | Methods of fabricating isolation regions of semiconductor devices and structures thereof |
| KR100803663B1 (ko) * | 2006-06-29 | 2008-02-19 | 삼성전자주식회사 | 비휘발성 메모리 장치 및 그 제조 방법 |
| US7737487B2 (en) * | 2008-06-06 | 2010-06-15 | Promos Technologies Pte. Ltd. | Nonvolatile memories with tunnel dielectric with chlorine |
| US8551877B2 (en) * | 2012-03-07 | 2013-10-08 | Tokyo Electron Limited | Sidewall and chamfer protection during hard mask removal for interconnect patterning |
| JP6200818B2 (ja) * | 2014-01-21 | 2017-09-20 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| JP2015179729A (ja) * | 2014-03-19 | 2015-10-08 | 東京エレクトロン株式会社 | シリコン酸化膜の形成方法およびその形成装置 |
| US10177185B2 (en) * | 2015-05-07 | 2019-01-08 | Taiwan Semiconductor Manufacturing Co., Ltd. | High dielectric constant dielectric layer forming method, image sensor device, and manufacturing method thereof |
| KR20230003142A (ko) * | 2020-05-29 | 2023-01-05 | 가부시키가이샤 코쿠사이 엘렉트릭 | 기판 처리 방법, 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램 |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5006477A (en) * | 1988-11-25 | 1991-04-09 | Hughes Aircraft Company | Method of making a latch up free, high voltage, CMOS bulk process for sub-half micron devices |
| US5244843A (en) * | 1991-12-17 | 1993-09-14 | Intel Corporation | Process for forming a thin oxide layer |
| JP4086925B2 (ja) * | 1996-12-27 | 2008-05-14 | 株式会社半導体エネルギー研究所 | アクティブマトリクスディスプレイ |
| US6274442B1 (en) * | 1998-07-15 | 2001-08-14 | Advanced Micro Devices, Inc. | Transistor having a nitrogen incorporated epitaxially grown gate dielectric and method of making same |
| JP2001168092A (ja) * | 1999-01-08 | 2001-06-22 | Toshiba Corp | 半導体装置およびその製造方法 |
| US6265292B1 (en) * | 1999-07-12 | 2001-07-24 | Intel Corporation | Method of fabrication of a novel flash integrated circuit |
| KR100338767B1 (ko) * | 1999-10-12 | 2002-05-30 | 윤종용 | 트렌치 소자분리 구조와 이를 갖는 반도체 소자 및 트렌치 소자분리 방법 |
| US6150234A (en) | 1999-12-16 | 2000-11-21 | Vlsi Technology, Inc. | Trench-diffusion corner rounding in a shallow-trench (STI) process |
| US6455389B1 (en) * | 2001-06-01 | 2002-09-24 | Kuo-Tai Huang | Method for preventing a by-product ion moving from a spacer |
| CN1140922C (zh) * | 2001-06-18 | 2004-03-03 | 矽统科技股份有限公司 | 消除浅沟槽隔离区的漏电流的方法 |
| US6566282B2 (en) * | 2001-06-21 | 2003-05-20 | United Microelectronics Corp. | Method of forming a silicon oxide layer |
| US6562713B1 (en) * | 2002-02-19 | 2003-05-13 | International Business Machines Corporation | Method of protecting semiconductor areas while exposing a gate |
| KR100466195B1 (ko) * | 2002-07-18 | 2005-01-13 | 주식회사 하이닉스반도체 | 플래시 메모리 제조방법 |
| US6734082B2 (en) * | 2002-08-06 | 2004-05-11 | Chartered Semiconductor Manufacturing Ltd. | Method of forming a shallow trench isolation structure featuring a group of insulator liner layers located on the surfaces of a shallow trench shape |
| JP2004193205A (ja) * | 2002-12-09 | 2004-07-08 | Renesas Technology Corp | 半導体装置および半導体装置の製造方法 |
| US6956237B2 (en) * | 2002-12-28 | 2005-10-18 | Lg.Philips Lcd Co., Ltd. | Thin film transistor array substrate and method for manufacturing the same |
| TWI221320B (en) * | 2003-05-08 | 2004-09-21 | Toppoly Optoelectronics Corp | Process for passivating polysilicon and process for fabricating polysilicon thin film transistor |
| JP4237561B2 (ja) * | 2003-07-04 | 2009-03-11 | 株式会社東芝 | 半導体記憶装置及びその製造方法 |
| US7001844B2 (en) * | 2004-04-30 | 2006-02-21 | International Business Machines Corporation | Material for contact etch layer to enhance device performance |
-
2005
- 2005-06-30 US US11/174,081 patent/US7265015B2/en active Active
-
2006
- 2006-04-27 CN CNB2006100745429A patent/CN100433291C/zh not_active Expired - Fee Related
- 2006-05-03 TW TW095115797A patent/TWI302361B/zh active
-
2007
- 2007-02-06 US US11/671,740 patent/US20070128800A1/en not_active Abandoned
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105405809A (zh) * | 2014-09-12 | 2016-03-16 | 上海格易电子有限公司 | 一种快闪存储器的制造方法 |
| CN105405809B (zh) * | 2014-09-12 | 2018-06-19 | 上海格易电子有限公司 | 一种快闪存储器的制造方法 |
| CN113097123A (zh) * | 2020-01-08 | 2021-07-09 | 华邦电子股份有限公司 | 半导体结构及其制造方法 |
| US11784087B2 (en) * | 2020-01-08 | 2023-10-10 | Winbond Electronics Corp. | Semiconductor structure having layers in a trench and method of manufacturing the same |
| CN113097123B (zh) * | 2020-01-08 | 2024-05-03 | 华邦电子股份有限公司 | 半导体结构及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7265015B2 (en) | 2007-09-04 |
| CN100433291C (zh) | 2008-11-12 |
| TW200703553A (en) | 2007-01-16 |
| US20070004136A1 (en) | 2007-01-04 |
| US20070128800A1 (en) | 2007-06-07 |
| TWI302361B (en) | 2008-10-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1893015A (zh) | 使用氯制造集成电路内的沟渠介电层 | |
| US7314826B2 (en) | Semiconductor device and method of fabricating the same | |
| KR100307000B1 (ko) | 반도체 장치 및 그 제조 공정 | |
| US7935602B2 (en) | Semiconductor processing methods | |
| US6630390B2 (en) | Method of forming a semiconductor device using a carbon doped oxide layer to control the chemical mechanical polishing of a dielectric layer | |
| US20040070045A1 (en) | Semiconductor device and method for manufacturing the same | |
| US7507651B2 (en) | Method for fabricating semiconductor device with bulb shaped recess gate pattern | |
| US20060017093A1 (en) | Semiconductor devices with overlapping gate electrodes and methods of fabricating the same | |
| KR100457038B1 (ko) | 반도체 장치에서 셀프 얼라인 콘택 형성 방법 및 이를이용한 반도체 장치의 제조 방법. | |
| JP2009010040A (ja) | 半導体装置の製造方法 | |
| US6326670B1 (en) | Semiconductor device and method for manufacturing the same | |
| US7008878B2 (en) | Plasma treatment and etching process for ultra-thin dielectric films | |
| US20060223280A1 (en) | Method for manufacturing semiconductor device and semiconductor device | |
| US5811346A (en) | Silicon corner rounding in shallow trench isolation process | |
| US6716719B2 (en) | Method of forming biasable isolation regions using epitaxially grown silicon between the isolation regions | |
| US20070004139A1 (en) | Method of manufacturing a non-volatile semiconductor device | |
| US6482717B1 (en) | Method of manufacturing a semiconductor device including forming well comprising EPI in trench | |
| CN1315173C (zh) | 具有沟槽形式的装置隔离层的半导体装置的制造方法 | |
| US6524930B1 (en) | Method for forming a bottom corner rounded STI | |
| US7795151B2 (en) | Methods of forming a trench having side surfaces including a uniform slope | |
| JP4330671B2 (ja) | 半導体装置の製造方法 | |
| CN1551328A (zh) | 半导体设备的制造方法以及半导体衬底的氧化方法 | |
| TWI786418B (zh) | 半導體結構及其製造方法 | |
| US6521509B2 (en) | Semiconductor device and method of manufacturing the same | |
| US6440819B1 (en) | Method for differential trenching in conjunction with differential fieldox growth |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: MAODE SCIENCE AND TECHNOLOGY CO LTD Free format text: FORMER OWNER: MAODE SCIENCE + TECH CO., LTD. Effective date: 20130118 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; TO: TAIWAN, CHINA |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20130118 Address after: Hsinchu City, Taiwan, China Patentee after: Maode Science and Technology Co., Ltd. Address before: Singapore ODC center with No. 30 Road Patentee before: Promos Technologies Co., Ltd. (Singapore Subsidiary Company) |
|
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20081112 Termination date: 20150427 |
|
| EXPY | Termination of patent right or utility model |