CN1551328A - 半导体设备的制造方法以及半导体衬底的氧化方法 - Google Patents

半导体设备的制造方法以及半导体衬底的氧化方法 Download PDF

Info

Publication number
CN1551328A
CN1551328A CNA200410002445XA CN200410002445A CN1551328A CN 1551328 A CN1551328 A CN 1551328A CN A200410002445X A CNA200410002445X A CN A200410002445XA CN 200410002445 A CN200410002445 A CN 200410002445A CN 1551328 A CN1551328 A CN 1551328A
Authority
CN
China
Prior art keywords
trench
oxide film
dichloroethylene
manufacturing
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA200410002445XA
Other languages
English (en)
Other versions
CN100401498C (zh
Inventor
久保田大志
裕
北村义裕
夫
大桥拓夫
行
樱井进
一
神田隆行
堀部晋一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Memory Japan Ltd
Original Assignee
Elpida Memory Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elpida Memory Inc filed Critical Elpida Memory Inc
Publication of CN1551328A publication Critical patent/CN1551328A/zh
Application granted granted Critical
Publication of CN100401498C publication Critical patent/CN100401498C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Element Separation (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Memories (AREA)

Abstract

提供了一种具有槽的半导体设备的制造方法，以在槽的拐角部分形成氧化膜，该氧化膜比其它部分厚度大且应力小。当形成于半导体衬底中的槽被氧化时，它在含有预定重量百分比的二氯乙烯的氧气气氛中被氧化，以使得形成在槽的拐角部分比其它部分的厚度更大的氧化膜，从而可以得到提高绝缘击穿特性的半导体设备。

Description

半导体设备的制造方法以及半导体衬底的氧化方法
技术领域
本发明涉及包含STI(浅槽隔离)边缘的半导体设备的制造方法，更具体的，涉及对于在半导体衬底中形成的槽进行氧化的方法。
背景技术
至今为止，在诸如DRAM这样的半导体设备中，已经使用了STI技术来在硅衬底的一个表面上形成由绝缘体填充的槽环绕的元件区域，并且具有源极和漏极区的MOS晶体管形成在元件区域中，然后栅极、电容和布线层形成在这些元件区域中。当制造了这样的半导体设备时，通过在除去槽附近的硅衬底中剩余的绝缘膜之前将绝缘体填充入在硅衬底中形成的槽中，而形成STI区域，并且栅氧化膜和栅极形成在槽附近的半导体衬底上。这种半导体设备的结构具有这样的构图：栅极从邻近区域延伸到槽中填充的氧化膜上。
在上述半导体设备的结构中，STI区域的边缘靠近栅绝缘膜和栅极。如果评估具有这种结构的半导体设备的TZDB(零时间绝缘击穿)特性，则会发现，8V或更少的电压在厚度为6nm的栅绝缘膜中(即，13.3MV/cm或更小的电场强度)经常引起绝缘击穿。另一方面，由于即使应用上述电压，在没有STI边缘的构图中也不会引起具有TZDB特性的绝缘击穿，所以假设绝缘击穿是由STI边缘引起的。
根据这个假设，仔细观察STI边缘，观察到形成槽边缘的部分比槽中剩余的绝缘膜中其它部分薄。
于是，回顾形成槽及绝缘膜的方法。在这种情况下，利用STI干法刻蚀来刻蚀硅衬底，从而形成槽，并且埋入槽的绝缘体是在上述刻蚀和清洗处理之后，通过利用氢和氧的燃烧生成的水对槽内部进行氧化并利用一CVD氧化膜而形成的。
另一方面，日本第2000-269499号未决专利(这里作为对比文件1参考)指出，在P沟道功率MOSFET的槽的上部拐角处沉积的栅氧化膜的厚度比平坦部分中或槽侧壁上的栅氧化膜的厚度小。另外，还指出，在拐角部分处的薄氧化膜上集中的电场导致栅绝缘膜的绝缘击穿。
为了防止栅绝缘膜的这种绝缘击穿，参考文件1提出了一种MOSFET，其中位于槽的拐角部分的栅绝缘膜的厚度比槽的其它部分的厚度大。参考文件1还公开了，令靠近槽拐角部分的硅衬底区域中的杂质浓度局部地高于其它部分中的杂质浓度，以在拐角部分形成具有较大厚度的栅绝缘膜。参考文件1指出，如果以这种方式使用RIE(反应离子刻蚀)来刻蚀包含高浓度杂质的区域并形成一槽，并且然后通过盐酸稀释氧化方法在槽中形成栅氧化膜，则在含有高浓度杂质的区域中形成具有几乎两倍厚度的氧化膜(0031段)。
接下来，日本第6-267938号未决专利(后面称为参考文件2)描述了一种形成氧化膜的方法，其中在氧化气氛中增加2～8wt％的反-1，2-二氯乙烯，以在硅衬底上形成高质量的硅氧化膜。根据这个方法，可以通过增加反-1，2-二氯乙烯而聚集诸如重金属和碱离子这样的杂质。
另外，日本第63-3 16440号未决专利(后面称为参考文件3)公开了，当通过反应离子刻蚀而在硅衬底中形成槽时，刻蚀使用氯和氧的混合气体作为刻蚀气，以防止由于利用包含碳的气体(诸如四氯化碳)刻蚀中碳的沉淀而引起的槽的粗糙底部、粗糙侧壁等。
另外，日本第11-274288号未决专利(后面称为参考文件4)描述了使有源区的边缘变圆，以防止在靠近槽的有源区中产生的拐角上的电场集中。另外，参考文件4提出，将有源区的拐角部分变圆，以消除在靠近槽的有源区和氧化膜区域中的锐角形状部分，并执行热氧化以提供到多晶硅膜侧的上升。在这种情况下，在槽和有源区中形成具有类似鸟喙的凸起的硅氧化膜，并且有源区的拐角部分位于凸起下，并在拐角部分的上侧形成从拐角部分上向内倾斜的圆孔凹入部分(0022段)。参考文件4还公开了，可以使用1100℃处的干法氧化和1000℃或更高温度(例如，1100℃)处的HCI氧化，作为在槽和有源区中形成形状类似鸟喙的硅氧化膜的方法(0023段)。
这里进一步回顾参考文件1至4，参考文件1仅公开了制造P沟道功率MOSFET的方法，没有考虑具有浅STI区域的MOS晶体管。即，参考文件1清楚地表明，在包含深槽的MOSFET中，高浓度杂质区域仅形成在靠近槽的拐角部分的区域中，然后通过盐酸稀释氧化方法在高浓度杂质区域形成厚的栅绝缘膜，从而使得能够在槽的拐角部分形成厚氧化膜。换言之，参考文件1公开了通过将槽拐角部分处的杂质浓度和盐酸稀释氧化方法相结合，而在拐角部分提供厚氧化膜的方法。
由此可以清楚地看出，参考文件1没有建议形成具有浅槽的氧化膜使得不能形成高浓度杂质区域的方法，也没有建议形成局部厚氧化膜而不使用高杂质浓度区域的方法。
另外，参考文件2仅公开了使用反-1，2-二氯乙烯形成氧化膜的方法，而没有指出当形成槽时仅局部增厚部分氧化膜的方法。另外，参考文件2提出将氧化气氛中的二氯乙烯的容量设置为2.0～14wt％，以除去厚度为0.5～1.4nm的自然氧化膜并形成高质量的硅氧化膜，但是没有考虑在槽内部形成的氧化膜。
另外，参考文件3公开了这样一种方法：通过以氯气和氧气代替包含碳的气体刻蚀而形成槽，以消除当槽是利用包含碳的气体刻蚀而形成时引起的缺点。在这个刻蚀期间，包含二氧化硅作为主要成分的沉积物沉积在槽侧壁上，这个沉积物由氟除去(第3页，右上栏和右下栏)。然而，参考文件3没有指出在利用氯气和氧气形成槽以及除去沉积物之后的处理。特别地，参考文件3提出利用氯气和氧气代替包含碳的气体来形成氧化膜，但没有讨论当碳包含在例如二氯乙烯(DCE)中时的解决方案。
接下来，参考文件4提出通过氧化在元件区域的上部位置将拐角部分变圆，并通过热氧化将硅氧化膜凸起从元件区域表面进一步嵌入槽。然而，参考文件4没有指出在单氧化膜形成中形成具有局部不同厚度的氧化膜的方法，以及STI区域内氧化膜厚度中的变化，并且它没有描述氧化膜形成所需的条件，诸如HCI氧化的浓度。
发明内容
本发明的一个目的是提供一种半导体设备的制造方法，以在单氧化膜中有意形成具有局部不同厚度的氧化膜。
本发明的一个特定目的是提供一种半导体设备的制造方法，能够应用于具有STI区域的结构的半导体设备，以发现由于存在STI区域而导致TZDB特性降低的原因并改进TZDB特性。
本发明的另一个目的是提供一种包含STI区域的半导体设备的制造方法，其中即使当强度为15MV/cm或更高的电场施加于栅绝缘膜，也不会发生绝缘击穿。
本发明的另一个目的是提供一种半导体衬底的制造方法，其中当在槽内壁上形成氧化膜时，令在槽上部的拐角部分的氧化膜的角度比较平缓，从而使得半导体区域的拐角部分可以为圆形。
本发明的一个方面可以提供一种具有STI区域的半导体设备的制造方法，其中通过刻蚀在半导体区域中形成槽并且绝缘体填充入该槽，该方法包括以下步骤：准备二氯乙烯(DCE)；以及利用二氯乙烯对槽内部进行卤素氧化，从而使靠近槽的开口上端部分的半导体区域的拐角部分的角度比卤素氧化之前更圆。
本发明的另一个方面可以提供一种半导体设备的制造方法，其中通过利用二氯乙烯进行卤素氧化而在槽内形成绝缘膜，该绝缘膜从槽的开口上端部分到槽的底部逐渐变薄。
本发明的另一个方面可以提供一种半导体设备的制造方法，其中氧气环境中的二氯乙烯的浓度按重量计算在0.45％～1.97％的范围内。
本发明的另一个方面可以提供一种半导体设备的制造方法，该方法包括步骤：在卤素氧化之后将绝缘体填充入槽中。
本发明的另一个方面可以提供一种具有STI区域的半导体衬底的氧化方法，其中通过刻蚀在半导体区域中形成槽并将绝缘体填充入该槽，该方法包括步骤：准备二氯乙烯(DCE)；利用二氯乙烯对槽的内部进行卤素氧化，从而使靠近槽的开口上端部分(即，开口边缘)的半导体区域的拐角部分处氧化膜的厚度比槽中其它氧化膜的厚度大。
本发明的另一个方面可以提供半导体衬底的氧化方法，包括以下步骤：使用氮气作为载气，利用氮气鼓泡以蒸发二氯乙烯，并将二氯乙烯与氧气一同引入一炉，该炉包含其中已形成槽的半导体衬底，其中炉内氧气气氛中二氯乙烯的容量由引入炉中的氧气重量和通过鼓泡引入炉中的DCE重量之间的重量百分比决定。在这种情况中，指示氧气重量对DEC重量的比例的重量百分比优选地在0.45～1.97％的范围内。
附图说明
图1是用于解释根据本发明的一个实施例的半导体设备制造方法的剖面图，这里显示了制造过程的一个步骤；
图2是用于解释图1之后的一个步骤的剖面图；
图3是用于解释在图2的步骤之后实施的槽生成步骤的剖面图；
图4是用于解释在图3的步骤中生成的槽内部形成氧化硅膜的步骤的剖面图；
图5是用于解释在图4的步骤之后实施的步骤的剖面图；
图6是用于解释在图5的步骤之后实施的步骤的剖面图；
图7是用于解释在图6的步骤之后实施的步骤的剖面图；
图8是用于解释由现有的氧化方法形成的氧化膜的视图；
图9是用于解释由本发明的氧化方法形成的氧化膜的视图；
图10是用于解释根据本发明的一个实施例的半导体设备制造方法所用的系统的示意结构图；
图11是用于解释根据本发明的氧化方法的效果的图，这里显示了DCE浓度(wt％)和不良率(％)之间的关系；
图12是用于解释根据本发明的氧化方法的效果的另一幅图，这里显示了在DCE浓度(重量百分比)和应力之间的关系；和
图13是用于解释根据本发明的氧化方法的效果的图，这里显示了在阈值电压(Vth)和DCE浓度(重量百分比)之间的关系。
具体实施方式
参考图1至图7，按照步骤说明根据本发明的一个实施例的半导体设备制造方法。这里将作为一个例子，说明作为半导体设备的DRAM的制造。参考图1，通过普通技术在硅衬底20上顺序形成氧化硅膜21和氮化硅膜22。
接下来，如图2所示，在其中要形成槽的区域被掩模(未显示)覆盖后，使用光刻技术和干法刻蚀技术选择性地刻蚀氮化硅膜22和氧化硅膜21，并且在硅衬底20上仅剩下元件区域中的氮化硅膜22和氧化硅膜21，并且硅衬底20的表面被分为元件区域和用于槽形成的区域。
在这种情况下，如图3所示，硅衬底20的表面上的氧化硅膜21和氮化硅膜22作为掩模，通过例如干法刻蚀将硅衬底20刻蚀至例如250nm的深度，在槽形成区域中形成槽30，然后进行清洗。如图所示，槽30具有底部30a和侧壁部分30b，底部30a置于侧壁部分30b之间。
然后，如图4所示，通过根据本发明的氧化膜形成方法，在槽30的底部30a和侧壁部分30b上形成氧化硅膜31。后面将说明根据本发明的氧化膜形成方法。
然后，如图5所示，通过CVD在暴露的氧化硅膜31和氮化硅膜22的整个表面上形成厚度为例如800nm的氧化硅膜(等离子氧化膜)32。然后，如图6所示，利用化学机械抛光(CMP)打磨等离子氧化膜32，直至露出氮化硅膜22。然后，如图7所示，除去氮化硅膜22。等离子氧化膜32和氧化硅膜31形成一STI区域，从而形成一元件绝缘区域。
然后，根据普通技术，除去元件区域上的氧化硅膜21，以在元件区域中形成栅绝缘膜、源极区域、漏极区域等，并形成栅极、字线、电容等，从而形成DRAM。
这里说明在图4中示出的步骤中使用的现有氧化方法。例如当使用氢氧燃烧生成的水的氧化方法被用作现有氧化方法时，在潮湿气氛中形成氧化硅膜31a，如图8所示。人们发现，在潮湿气氛中形成的氧化硅膜31a在槽30的侧壁部分30b的中央部分厚度较大，在位于槽30的侧壁部分30b的上部边缘处的上部拐角部分31b厚度较小。换言之，氧化硅膜31a在位于槽30的上部边缘处的上部拐角部分31b处的角度几乎与硅衬底20的表面垂直。如果测量具有这种形状的氧化硅膜31a的应力，可以看出上部拐角部分31b处的应力高。
另外，如图8所示，形成了具有几乎垂直角度的氧化硅膜31a的情况下，通过类似于图5至图7中的步骤生成具有6nm厚的栅氧化膜6的晶体管。如果测量这样生成的晶体管的TZDB特性，8V或更低的电压(即，13.3MV/cm的电场强度)开始引起绝缘击穿。这可以假设为由于随着氧化硅膜31a的上部拐角部分31b的应力(图8)增加，之后要形成的栅氧化膜无法均匀形成，从而导致不良率的增加。
另一方面，在STI区域中没有边缘的构图的情况下，因为当9V或更高的电压施加于厚度为6nm的栅氧化膜时发生绝缘击穿，即，当施加了强度为15MV/cm的电场时，本发明用于生成能够达到与STI区域中没有边缘的构图中相同的TZDB特性的DRAM。首先，假设绝缘电压的下降是由于STI区域的拐角部分处的重金属掺杂而引起的，尝试了多种氧化方法。结果，特性的提高多数是通过利用二氯乙烯(DCE)的卤素氧化而在槽30的内壁的氧化中得到的。然后，当评估重金属掺杂时，发现重金属掺杂已经在卤素氧化之前的阶段达到了低电平，并且重金属实际上没有在卤素氧化中被移动。换言之，这意味着上述特性改进不是归因于卤素氧化的重金属移动效应，而应归因于卤素氧化的其它效应。
在这个方面，更深入的考察已经证明，当使用DCE的卤素氧化应用于槽30的内壁时，通过卤素氧化而在槽30的内壁上形成的氧化硅膜31具有如图4至图7中所示的横截面，这与图8所示的氧化硅膜31显著不同。
另外，为了使用图9具体解释氧化硅膜31的横截面，可以发现利用二氯乙烯(DCE)的卤素氧化形成的氧化硅膜31在槽30的侧壁部分30b的上部拐角部分36处较厚，随着它接近槽30的底部30a而变薄。很明显，当形成具有这种结构的氧化硅膜31时，对应于氧化硅膜31的上部拐角部分36的硅衬底20的边缘部分相对于其表面的角度大于90°(钝角)，这在硅衬底20的边缘部分处形成圆角。即，已经表明，如果执行卤素氧化，则氧化硅膜31可以在槽30的上部拐角部分36处局部较厚。例如，可以证实，半导体衬底20的拐角部分(边缘部分)处的硅衬底20的角度在95°至98°范围内，这比卤素氧化之前的角度更圆。
另外，包含上述横截面形状的氧化硅膜31在槽30的上部拐角部分36处的应力也比氢氧燃烧生成的氧化硅膜31a(图8)的应力低。
根据实验结果，假定在STI区域的拐角部分处氧化硅膜的绝缘击穿特性在氧化硅膜31的应力局部较高的部分下降。本发明是根据以下发现的，即当施加卤素氧化时，有可能形成具有低应力以及具有能够减小应力的形状的氧化硅膜31。结果，当进行栅氧化时，可以形成这样的栅氧化膜，其直至STI区域的拐角部分都是均一的并且免受破坏。
参考图10，显示了根据本发明的一个实施例的制造方法所用的系统。如图所示，该系统包含一反应炉41和一起泡器42，液态二氯乙烯(DCE)(C2H2Cl2)填充入起泡器42。起泡器42安装在图中未显示的恒温浴锅中，并且当氮气(N2)作为载气提供入起泡器42，多个硅衬底插入反应炉41。多个硅衬底水平排列并与所示的反应炉41相平行。
氧气(O2)被引入反应炉41，并且从起泡器42提供通过利用载气鼓泡而蒸发的DCE。在所示的例子中，氧气和蒸发的DCE在反应炉41前立即混合并引入反应炉41。
接下来，说明在所示例子中要在反应炉41中进行的卤素氧化。从图10中可以看出，氧气被直接引入反应炉，并且引入通过在起泡器42中利用氮气鼓泡而蒸发的DCE。在这种情况下，在反应炉41中引起下面的反应。
在这个反应中，通过氧化右侧的种类(H2O)而将硅氧化。本发明已经证实，由上述等式代表的卤素氧化可以应用于槽30的内壁的氧化，以形成具有低应力且在槽30的拐角36处局部较厚的氧化硅膜。这里将具体说明本发明的一个实施例中的卤素氧化。首先，反应炉41的内部被加热至在850℃至950℃范围内的温度，氧气和由起泡器42蒸发的DCE被引入加热的反应炉41。如上述等式所示，通过在反应炉41中存在氧的情况下与DCE反应而进行卤素氧化。
接下来，将说明得到具有上述特性和形状的氧化硅膜3 1所需的卤素氧化的条件。卤素氧化形成的氧化硅膜根据氧气气氛中DCE浓度而改变。在本发明者的实验中，DCE的重量百分比用作控制因子，该百分比是通过引入反应炉41的氧气重量和由鼓泡而引入反应炉41的DCE重量而得到的。在该实验中，当氧气的流量是20slm时，氧气的重量是28.57g，当用于鼓泡的氮气的流量为200sccm时，433mg的DCE引入反应炉41，于是可以得到具有优选特性和形状的氧化硅膜。在这种情况中DCE的重量百分比时0.443/28.57(＝0.015)，即1.5％。另外，如果用流量百分比表示在上述条件下用于鼓泡的氮气和氧气之间的关系，则将是0.2/20(＝0.01)，得到1％。
另外，改变氧气和氮气的流量以考察DCE浓度的重量百分比和不良率(％)之间的关系，以及DCE浓度的重量百分比和上部拐角部分处的应力(Mpa)之间的关系，从而找到DCE浓度的适当范围。
参考图11，显示了当以15MV/cm引起TZDB时，DCE浓度(wt％)和不良率(％)之间的关系。从图中可以看出，当DCE浓度按重量计算在0.15～0.375％范围内时，显示了20～18％的高不良率，而当DCE浓度为0.45％时，不良率为5％或更低。这表明DCE浓度应当按重量计算为0.45％或更低。
另一方面，参考图12，显示了DCE浓度(重量百分比)和上部拐角部分处的应力之间的关系，并且可以看出，当DCE浓度按重量计算为0.375％或更低时，显示了150Mpa或更高的显著高应力，但是超过0.375％时，应力锐减至50Mpa或更低。从这些图中也理解到，DCE浓度应当按重量计算为0.45％或更低。
另一方面，考虑配置DRAM的场效应晶体管的特性，需要在代表栅阈值电压(Vth)和漏电流(Id)之间的特性中不引起峰值，以得到令人满意的晶体管特性。峰值可以由阈值电压评估。在这种情况中，可以将阈值电压为2V的晶体管称为满意晶体管。
参考图13，显示了阈值电压(Vth)和DCE浓度(重量百分比)之间的关系。从图中可以看出，当DCE浓度超过1.97wt％时，阈值电压(Vth)迅速降至低于1.5V。结果，DCE浓度优选地应当不超过1.97wt％。换言之，这意味着当DCE浓度超过1.97wt％时，出现峰值。这是由于以下事实：如果DCE浓度增加至高于1.97wt％，氯保持在STI内壁上的氧化膜中并且该氯起到电荷的作用。
从图11至13可以理解，当DCE浓度按重量计算在0.45％～1.97％范围内时，可以得到根据本发明的包含期望特性和形状的氧化硅膜。即，在DCE浓度降至按重量计算低于0.45％的条件下形成的氧化硅膜中，如果以15MV/cm测量TZDB特性，则不良率超过10％，在上部拐角部分处的应力为100Mpa或更高，这导致使用氧化硅膜的DRAM的较高不良率。另一方面，可以证实，如果DCE浓度按重量计算超过1.97％，则不能得到具有期望阈值电压的晶体管。
上述实施例是参考将本发明应用于氧化硅膜的形成的情况而描述的，但是本发明并不限于此，而是可以应用于以其它半导体材料形成的槽的内壁上的氧化膜的形成，并且还可以应用于除DRAM之外的其它半导体设备的制造。
根据本发明，通过在适当选择的DCE浓度的氧气气氛中的卤素氧化而形成氧化膜，从而使得有可能形成这样的氧化膜，即，在槽内壁的拐角部分具有低应力并且在拐角部分具有比其它部分处更大的厚度。当形成了这样的氧化膜时，有可能提高半导体设备的TZDB特性并降低半导体的不良率。

Claims (7)

1.一种具有STI区域的半导体设备的制造方法，其中通过刻蚀在半导体区域中形成槽，并且绝缘体填充入槽中，该方法包括以下步骤：准备二氯乙烯；以及将利用二氯乙烯的卤素氧化应用于槽的内部，从而使得靠近槽的开口上端部分的半导体区域的拐角部分的角度比卤素氧化之前的角度圆。
2.根据权利要求1的半导体设备的制造方法，其中通过利用二氯乙烯的卤素氧化而在槽中形成绝缘膜，该绝缘膜从槽的开口上端部分到槽的底部逐渐变薄。
3.根据权利要求1或2的半导体设备的制造方法，其中氧气气氛中二氯乙烯的浓度按重量计算在0.45％至1.97％的范围内。
4.根据权利要求1至3中任一项的半导体设备的制造方法，包含在卤素氧化之后将绝缘体填充入槽中的步骤。
5.一种具有STI区域的半导体衬底的氧化方法，其中通过刻蚀在半导体区域中形成槽并且绝缘体被填充入槽中，该方法包括以下步骤：准备二氯乙烯；以及将利用二氯乙烯的卤素氧化应用于槽的内部，从而使得在靠近槽的开口上端部分的半导体区域的拐角部分处氧化膜的厚度大于槽中其它氧化膜的厚度。
6.根据权利要求5的半导体衬底的氧化方法，包括以下步骤：使用氮气作为载气，用氮气鼓泡以蒸发二氯乙烯，并将二氯乙烯与氧气一同引入包含其中形成了槽的半导体衬底的炉中，其中炉内氧气气氛中二氯乙烯的容量由引入炉中的氧气重量和通过鼓泡引入炉中的二氯乙烯的重量之间的重量百分比决定。
7.根据权利要求6的半导体衬底的制造方法，其中指示氧气的流量与氮气的流量之比的重量百分比在0.45％～1.97％的范围内。
CNB200410002445XA 2003-01-27 2004-01-20 半导体设备的制造方法以及半导体衬底的氧化方法 Expired - Fee Related CN100401498C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP16968/2003 2003-01-27
JP2003016968A JP4694769B2 (ja) 2003-01-27 2003-01-27 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN1551328A true CN1551328A (zh) 2004-12-01
CN100401498C CN100401498C (zh) 2008-07-09

Family

ID=32904245

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB200410002445XA Expired - Fee Related CN100401498C (zh) 2003-01-27 2004-01-20 半导体设备的制造方法以及半导体衬底的氧化方法

Country Status (4)

Country Link
US (1) US7163871B2 (zh)
JP (1) JP4694769B2 (zh)
CN (1) CN100401498C (zh)
TW (1) TWI233163B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103050431A (zh) * 2012-12-19 2013-04-17 上海宏力半导体制造有限公司 浅沟槽隔离结构的形成方法
CN106904568A (zh) * 2015-12-23 2017-06-30 中芯国际集成电路制造(上海)有限公司 一种mems器件及其制备方法、电子装置
WO2023019694A1 (zh) * 2021-08-20 2023-02-23 长鑫存储技术有限公司 半导体结构及其制备方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4086054B2 (ja) * 2004-06-22 2008-05-14 東京エレクトロン株式会社 被処理体の酸化方法、酸化装置及び記憶媒体
JP2007035823A (ja) 2005-07-26 2007-02-08 Elpida Memory Inc トレンチ形成方法、半導体装置の製造方法および半導体装置
US7531464B2 (en) * 2005-12-20 2009-05-12 Texas Instruments Incorporated Semiconductive device fabricated using a substantially disassociated chlorohydrocarbon
JP4446202B2 (ja) 2006-09-22 2010-04-07 エルピーダメモリ株式会社 半導体装置及び半導体装置の製造方法
CN103236407B (zh) * 2013-04-24 2017-02-22 上海华虹宏力半导体制造有限公司 半导体制造装置及硅片处理方法
US8975143B2 (en) 2013-04-29 2015-03-10 Freescale Semiconductor, Inc. Selective gate oxide properties adjustment using fluorine

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63316440A (ja) 1987-06-19 1988-12-23 Fujitsu Ltd 半導体装置の製造方法
JP3262621B2 (ja) 1993-03-11 2002-03-04 松下電器産業株式会社 シリコン酸化膜の形成方法
US5891809A (en) * 1995-09-29 1999-04-06 Intel Corporation Manufacturable dielectric formed using multiple oxidation and anneal steps
US5719085A (en) * 1995-09-29 1998-02-17 Intel Corporation Shallow trench isolation technique
US5763315A (en) * 1997-01-28 1998-06-09 International Business Machines Corporation Shallow trench isolation with oxide-nitride/oxynitride liner
US6566224B1 (en) * 1997-07-31 2003-05-20 Agere Systems, Inc. Process for device fabrication
JPH11274288A (ja) 1998-03-25 1999-10-08 Sharp Corp 半導体装置の製造方法
JP3934818B2 (ja) 1999-03-19 2007-06-20 株式会社東芝 絶縁ゲート形トランジスタおよびその製造方法
JP3917327B2 (ja) * 1999-06-01 2007-05-23 株式会社ルネサステクノロジ 半導体装置の製造方法及び装置
US6670242B1 (en) * 1999-06-24 2003-12-30 Agere Systems Inc. Method for making an integrated circuit device including a graded, grown, high quality gate oxide layer and a nitride layer
KR100338767B1 (ko) * 1999-10-12 2002-05-30 윤종용 트렌치 소자분리 구조와 이를 갖는 반도체 소자 및 트렌치 소자분리 방법
US6150234A (en) * 1999-12-16 2000-11-21 Vlsi Technology, Inc. Trench-diffusion corner rounding in a shallow-trench (STI) process
US6368931B1 (en) * 2000-03-27 2002-04-09 Intel Corporation Thin tensile layers in shallow trench isolation and method of making same
CN1140922C (zh) * 2001-06-18 2004-03-03 矽统科技股份有限公司 消除浅沟槽隔离区的漏电流的方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103050431A (zh) * 2012-12-19 2013-04-17 上海宏力半导体制造有限公司 浅沟槽隔离结构的形成方法
CN106904568A (zh) * 2015-12-23 2017-06-30 中芯国际集成电路制造(上海)有限公司 一种mems器件及其制备方法、电子装置
CN106904568B (zh) * 2015-12-23 2019-06-28 中芯国际集成电路制造(上海)有限公司 一种mems器件及其制备方法、电子装置
WO2023019694A1 (zh) * 2021-08-20 2023-02-23 长鑫存储技术有限公司 半导体结构及其制备方法

Also Published As

Publication number Publication date
US7163871B2 (en) 2007-01-16
CN100401498C (zh) 2008-07-09
TW200425336A (en) 2004-11-16
JP4694769B2 (ja) 2011-06-08
US20040214404A1 (en) 2004-10-28
JP2004228457A (ja) 2004-08-12
TWI233163B (en) 2005-05-21

Similar Documents

Publication Publication Date Title
CN1208823C (zh) 浅沟隔离半导体及其制造
US7510975B2 (en) Method for manufacturing a semiconductor device having trenches defined in the substrate surface
US20180226291A1 (en) Integrated Bi-Layer STI Deposition
CN1173394C (zh) 制造半导体集成电路器件的方法
CN1641854A (zh) 制造半导体器件的方法
CN1741263A (zh) 制造半导体器件的方法以及一种半导体衬底
CN1881586A (zh) 半导体器件及其制造方法
CN1748287A (zh) 硅半导体基板及其制造方法
CN1893015A (zh) 使用氯制造集成电路内的沟渠介电层
US11127840B2 (en) Method for manufacturing isolation structure for LDMOS
CN1551328A (zh) 半导体设备的制造方法以及半导体衬底的氧化方法
CN1790639A (zh) 制造半导体结构的方法
CN1697154A (zh) 具有沟道隔离的半导体器件的制造方法
CN1320653C (zh) 半导体集成电路器件
CN1315173C (zh) 具有沟槽形式的装置隔离层的半导体装置的制造方法
CN1278428C (zh) 半导体器件及其制造方法
US20060141803A1 (en) Method of cleaning silicon nitride layer
CN1231064A (zh) 半导体器件及其制造方法
US10366893B2 (en) Process for making silicon carbide semiconductor device
CN1469441A (zh) 半导体装置的制造方法
KR20040050826A (ko) 반도체 장치 및 반도체 장치의 제조 방법
CN1244041A (zh) 半导体器件及其制造方法
JP4302971B2 (ja) 半導体装置の製造方法
CN1612308A (zh) 半导体装置的制造方法
US6887767B2 (en) Method for manufacturing semiconductor device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: PS4 LASCO CO., LTD.

Free format text: FORMER OWNER: NIHITATSU MEMORY CO., LTD.

Effective date: 20130823

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20130823

Address after: Luxemburg Luxemburg

Patentee after: ELPIDA MEMORY INC.

Address before: Tokyo, Japan

Patentee before: Nihitatsu Memory Co., Ltd.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080709

Termination date: 20160120

EXPY Termination of patent right or utility model