CN1244041A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN1244041A
CN1244041A CN99111183A CN99111183A CN1244041A CN 1244041 A CN1244041 A CN 1244041A CN 99111183 A CN99111183 A CN 99111183A CN 99111183 A CN99111183 A CN 99111183A CN 1244041 A CN1244041 A CN 1244041A
Authority
CN
China
Prior art keywords
semiconductor device
gate electrode
thickness
film
silicide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN99111183A
Other languages
English (en)
Inventor
中邑良一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1244041A publication Critical patent/CN1244041A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H01L29/4933—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

在硅衬底1上的栅氧化膜10上形成由钨膜8构成的栅电极。栅氧化膜10在中心部分的膜厚被设置为10nm或10nm以下。使端部的膜厚为中心部分膜厚的1.4至3.0倍。

Description

半导体器件及其制造方法
本发明涉及具有使用诸如钨之类的金属材料的栅电极的半导体器件及其制造方法。
近年来，为了满足元件应具有更高速度的要求，诸如钨之类的金属和诸如硅化钨之类的金属硅化物已被广泛用作MOSFET(金属氧化物半导体场效应晶体管)的栅电极材料。图9表示这种情况的一例。在该MOSFET中，在硅衬底1的栅氧化膜10上形成栅电极。栅电极本身具有作为下层的掺磷多晶硅的多晶硅膜3和作为上层的硅化钨膜8。这种双层的栅电极结构能够使栅电极的电阻降低和使元件速度提高。
下面参照图11说明制造常规MOSFET的方法。
首先，在硅衬底的表面上，通过热氧化形成厚度为10nm左右的将用作栅氧化膜的氧化硅膜2。接着，在其上通过CVD(化学汽相淀积)法连续生长多晶硅膜3和钨膜8。各膜的膜厚为100nm左右。通过去除多余的部分，将这些多晶硅膜3和钨膜8构图为栅电极的形状(图11(a))。
接着，进行热处理，在栅电极之类的侧面上形成热氧化膜4(图11(b))。热处理的条件例如是环境温度为800℃和处理时间为40分钟。当对具有平坦表面的硅衬底进行热处理时，这些条件能够形成厚度为4nm的热氧化膜。
然后，在通过离子注入形成扩散层6a之后，在栅电极处形成侧壁5，然后通过进行另一离子注入，形成扩散层6b(图11(c))。
可是，上述常规技术存在可在漏极侧的栅电极端部产生称为GIDL(栅致漏极泄漏)电流的漏电流的问题。该漏电流的产生起因于在栅电极的端部发生电场集中所引起的遂道效应。
在单层结构中具有仅由多晶硅构成的栅电极的常规MOSFET的情况下，对GIDL的产生并没有引起太多的注意。对于具有多晶硅栅极的MOSFET来说，在形成栅电极之后氧化栅电极的侧面部分的步骤中，可以在相对强的氧化条件下进行氧化，例如该条件是对具有平坦表面的硅衬底进行处理时，可形成厚度为10nm左右的热氧化膜的条件。这是由于这样的事实：即使在这种强氧化的条件下通过异常氧化等，氧化也正常地不损伤多晶硅。由此，在侧壁上生长出鸟嘴(bird’sbeak)区域，在栅极端(图10的圆圈包围部分)产生热氧化膜的厚膜部分。由于产生的该厚膜部分，缓解了在栅电极的端部上的电场集中，结果阻止了GIDL的产生。
同时，在具有用钨等作为上层的双层结构的栅极情况下，由于在这种强氧化条件下的氧化会引起上层的钨等的异常氧化，因而不能进行在这种强氧化条件下的对多晶硅栅极的氧化。因此，在氧化栅电极的侧面部分的步骤中，必须选择轻度氧化的条件，例如，该条件是当对具有平坦表面的硅衬底进行处理时可形成厚度为4nm左右的热氧化膜的条件。这种条件仅允许在栅极侧壁上有少量的鸟嘴区域生长，以致在栅极端部(图11(b)的圆圈包围部分)不能充分地形成氧化膜的厚膜部分。结果，在栅电极的端部上发生场集中，引发产生GIDL的问题。并且，尽管在栅极端部可用RTA(快速热退火)法形成氧化膜的厚膜部分，但这会使制造方法的步骤相当复杂。
近年来，由于元件的小型化，已使栅氧化膜变薄，因而产生大量GIDL。当平均厚度为20nm或20nm以下时，尤其是当其为10nm或10nm以下时，GIDL的产生变得相当明显。因此，比以往任何时候都更强烈地要求采用新的方法以克服上述GIDL问题。
鉴于上述情况，本发明的目的是防止在具有由钨等构成的栅电极的MOSFET中在漏极侧的栅电极端部产生漏电流。
鉴于上述问题，本发明提供一种具有硅衬底的半导体器件，在所述硅衬底上的栅氧化膜上设置栅电极，在所述电极各侧形成源区和漏区；其中
所述栅电极的至少一部分基本上由金属材料构成；
在中心部分沿所述栅电极的栅极长度方向上，所述栅氧化膜的膜厚为10nm或10nm以下；和
在端部沿所述栅电极的栅极长度方向的所述栅氧化膜的膜厚为在中心部分沿栅极长度方向的所述栅氧化膜膜厚的1.4至3.0倍。
在本发明的半导体器件中，尽管在中心部分栅氧化膜的膜厚为10nm或10nm以下，但在端部栅氧化膜的膜厚为在中心部分栅氧化膜膜厚的1.4至3.0倍。这样就能够缓解在具有漏区的栅极端部边界上的场集中，并因此防止漏电流及其作用。并且，栅电极的至少一部分基本上由金属材料构成，从而减小栅电极的电阻，以提供优异的响应特性。
下面利用图1所示的MOSFET，进一步说明本发明的结构。
在本发明中使用的术语“栅极方向”是栅电极的宽度方向，在图1中表示为横向方向。栅氧化膜的“中心部分”位于形成于衬底表面上的沟道层与栅电极之间的部分中，是围绕栅氧化膜的中心的区域。并且，栅氧化膜的“端部”是除上述“中心部分”之外的区域。例如，在图1的半导体器件中，用箭头表示的中心部分的膜厚为10nm或10nm以下，用另一箭头表示的圆圈包围部分的膜厚为中心部分膜厚的1.4至3.0倍。
此外，本发明提供一种制造半导体器件的方法，该方法包括下列步骤：
(A)在硅衬底表面上顺序形成氧化硅膜和多晶硅膜，然后将这些膜构图为栅电极的形状；
(B)在含氧的气氛中进行热处理；
(C)在整个表面上形成层间绝缘膜，然后利用CMP(化学机械研磨)或腐蚀进行平面化，露出所述多晶硅膜的表面；
(D)至少去除所述多晶硅膜的一部分；
(E)在整个表面上形成金属膜，填充在步骤(D)中从该处去除所述多晶硅膜后的空间，并在其后利用CMP或腐蚀进行平面化。
在制造半导体器件的该方法中，通过步骤(B)中的热处理在栅极端部形成氧化硅膜的厚膜部分，并且该步骤是在形成作为栅电极的构成部分的金属膜的步骤(步骤(D))之前，就已经执行了的。
因此，可在相对较强的氧化条件下进行步骤(B)中的热处理，例如按该条件对具有平坦表面的硅衬底进行处理时，可形成厚度为10nm左右的热氧化膜。在该步骤中，还不能形成钨等构成的金属膜，从而即使在这种强氧化条件下的氧化也不会因异常氧化等引起对电极材料的损伤。
由于可在这种较强的氧化条件下进行氧化，因此可在栅电极的侧壁上生长鸟嘴区域并在栅极端部产生氧化膜的厚膜部分。这能够缓解在栅电极端部上的场集中并由此可防止GIDL的产生。
在制造半导体器件的该方法中，在步骤(D)中，可在衬底中完全去除所述多晶硅膜。在这种情况下，可使用由金属或金属硅化膜构成的单层结构作为栅电极结构。这种结构易于实现元件的更高速度。
此外，本发明还提供一种制造半导体器件的方法，该方法包括下列步骤：
(A)在硅衬底表面上顺序形成氧化硅膜、第一多晶硅膜、腐蚀停止膜和第二多晶硅膜，然后将这些膜构图为栅电极的形状；
(B)在含氧的气氛中进行热处理；
(C)在整个表面上形成层间绝缘膜，然后利用CMP或腐蚀进行平面化，露出所述第二多晶硅膜的表面；
(D)去除所述第二多晶硅膜；和
(E)在整个表面上形成金属膜，填充在步骤(D)中从该处去除所述第二多晶硅膜后的空间，并在其后利用CMP或腐蚀进行平面化。
在制造半导体器件的该方法中，在第一多晶硅膜与第二多晶硅膜之间设置腐蚀停止膜，以便在该腐蚀停止膜的上侧停止第二多晶硅膜的腐蚀，这样可精确地控制作为栅电极下层的多晶硅层的厚度。
并且，按照本发明的上述制造半导体器件的方法还可包括例如在步骤(A)和步骤(B)之间或在步骤(A)和步骤(C)之间的形成扩散层的离子注入步骤。
在本发明的半导体器件中，在端部栅氧化膜的膜厚增加。这能够缓解在栅电极端部边界上的场集中并由此可防止漏电流及其作用。此外，至少栅电极的一部分基本上由金属材料构成，以便栅电极的电阻被减小，从而提供优异的响应特性。
并且，按照本发明的上述制造半导体器件的方法，首先形成由多晶硅膜构成的栅电极部分，然后全部去除该部分或去除其一部分，并用诸如钨之类的金属填充该空隙。因此，可在较强的氧化条件下完成栅电极的侧面氧化，结果，可容易地获得在栅电极端部栅氧化膜变厚的半导体器件。
图1是展示按照本发明的半导体器件的示意性剖面图。
图2是展示按照本发明的半导体器件制造方法的步骤的一系列示意性剖面图。
图3是展示按照本发明的半导体器件制造方法的进一步步骤的一系列示意性剖面图。
图4是展示按照本发明的另一半导体器件制造方法的步骤的一系列示意性剖面图。
图5是展示按照本发明的另一半导体器件制造方法的进一步步骤的一系列示意性剖面图。
图6是展示按照本发明的另一半导体器件制造方法的步骤的一系列示意性剖面图。
图7是展示按照本发明的另一半导体器件制造方法的步骤的一系列示意性剖面图。
图8是展示本发明和现有技术的半导体器件漏电流测量结果的曲线图。
图9是展示常规半导体器件的示意性剖面图。
图10是展示另一常规半导体器件的示意性剖面图。
图11是展示常规半导体器件制造方法的步骤的一系列示意性剖面图。
在本发明的半导体器件中，可使用由金属构成的栅电极。换言之，栅电极的结构可以是金属材料构成的单层结构。在这种结构中，栅电极不包含肖特基结部分，因此不消耗额外的电压，可获得较高的元件速度。
并且，在本发明的半导体器件中，可使用的金属材料不仅包括诸如钨、铝之类的材料，而且还包括诸如硅化钨之类的金属硅化物。例如，可使用从由钨、铝、铜、硅化钨、硅化钛、硅化钼和硅化钴构成的组中选择出的一种或多种材料。使用这些材料可降低栅电极的电阻。
并且，在按照本发明的半导体器件的制造方法中，在步骤(A)，氧化硅膜的膜厚最好为10nm或更低。该氧化硅膜将用作栅氧化膜，并且上述膜厚相应于在中心部分的栅氧化膜的膜厚。按照上述膜厚，可获得具有优良响应特性的元件，并且还可满足元件小型化的需求。至于膜厚的最小值，没有特别限定，但可设定为例如1nm或1nm以上。
此外，在按照本发明的半导体器件的制造方法中，最好按这种方式在步骤(B)中进行热处理，即在栅电极形状中沿栅极长度方向的端部处，氧化硅膜生长到预定厚度。换言之，使膜生长直到在端部的膜厚变为在中心部分的氧化硅膜膜厚的1.4至3.0倍，此时较好，变为2.0至2.5倍则更好。优选地，在例如750至850℃的温度下进行这种热处理。
此外，在按照本发明的半导体器件的制造方法中，术语“金属膜”包括由金属材料和金属硅化物膜构成的膜。例如，最好使用从由钨、铝、铜、硅化钨、硅化钛、硅化钼和硅化钴构成的组中选择的一种或多种材料。使用这些材料可降低栅电极的电阻。
下面参照图1说明本发明的优选实施例。在图1的半导体器件中，在硅衬底1上的栅氧化膜10上设置由钨膜8构成的栅电极。与衬底的表面邻接地形成扩散层6，并在栅电极和硅衬底1的表面上形成氧化硅膜5。在端部的栅氧化膜10的膜厚(用附图的圆圈包围部分中的箭头表示)被设定为中心部分膜厚的1.4至3.0倍，为2.0至2.5倍则更好。这样设置膜厚能够缓解具有漏区的栅极端部边界上的场集中，并由此防止漏电流及其作用。同时，在中心部分的栅氧化膜的厚度为10nm或更薄。由于有这样的膜厚，因而可获得具有极好响应特性的元件，并可满足元件小型化的需求。至于中心部分的栅氧化膜的膜厚，没有特别的限定，但可设定为例如1nm或更多。实例1
参照图2和3，说明本发明的实例1。
首先，在硅衬底的表面上，通过热氧化形成厚度为8nm且将用作栅氧化膜的氧化硅膜2。接着，用CVD法在其上生长厚度为200nm的多晶硅膜3。由于去除了多余部分，该多晶硅膜3被构图成栅电极的形状(图2(a))。该栅极的长度设置为0.3μm。
然后，进行热处理。进行热处理的条件是：环境温度为850℃，处理时间为60分钟。当对具有平坦表面的硅衬底进行热处理时，这些条件能够形成厚度为10nm的热氧化膜。在整个表面上通过该热氧化形成氧化硅膜4，同时，在栅极端部产生氧化硅膜的厚膜部分(图2(b))。其如下述那样发生。由于在要形成栅电极的部位未形成钨等金属膜，因而可在上述那样的强氧化条件下进行氧化。由于从栅电极侧面产生氧化，因而该强氧化在氧化硅膜的上部产生鸟嘴区域。与此相反，在现有技术中，如图11(b)所示，没有明显的鸟嘴区生长。这起因于在将要形成栅电极的部位形成了易于发生异常氧化的钨等金属膜，这样只能在轻度氧化的条件下进行氧化，例如，该条件是当对具有平坦表面的硅衬底进行处理时形成厚度为4nm左右的热氧化膜的条件。
然后，在通过离子注入形成扩散层6a后，在栅电极处形成侧壁5，接着，进行另一离子注入，形成扩散层6b(图2(c))。或者，在如图2(a)所示构图栅电极的步骤之后立即进行离子注入以在其中形成扩散层6a。
接着，在整个表面上形成BPSG(硼磷硅玻璃)的层间绝缘膜7，然后用CMP使整个表面平面化(图3(a))。由此，露出栅电极部分的多晶硅膜3的表面。
然后利用干腐蚀，腐蚀掉100nm左右的该多晶硅膜3(图3(b))。在腐蚀中，使用包含HBr、Cl2和O2的混合气体。
接着，在整个表面上形成厚度为500nm的钨膜8并进行利用CMP的平面化处理，这完成了只在栅电极部分埋置钨膜8的MOSFET的成形(图3(c))。
在完成的MOSFET上进行的利用SEM(扫描电子显微镜)的剖面观察确认，在栅电极端部的氧化硅膜的膜厚为13nm。并且，没有观察到钨膜8有异常氧化。
本实例的方法可在端部产生氧化膜的厚膜部分，并可由此缓解在具有漏区的栅极端部边界上的场集中和防止漏电流及其作用。
对用本实例的方法制造的MOSFET进行GIDL测量。作为比较，还评价用常规方法制造的MOSFET。如图11所示，制造常规MOSFET。在硅衬底上形成热氧化膜之后，形成钨膜并进行构图制造栅电极。膜厚、用于离子注入等中的条件与上述实例中的条件相同。测量结果示于图8中。在水平轴上绘出栅极-漏极电压，在垂直轴上绘出漏电流(GIDL电流)。该图中，A表示用常规方法制造的MOSFET，B表示用上述实例的方法制造的MOSFET。在两种情况下，在中心部分的栅氧化膜的膜厚都为8nm。对于A，在端部的栅氧化膜的膜厚为10nm，对于B，在端部的栅氧化膜的膜厚为13nm。换言之，对于A来说，由于通过侧面氧化产生的鸟嘴区域使氧化膜的附加膜厚为2nm，对于B来说，该附加膜厚为5nm。该图清楚地表明，在用本实例的方法制造的MOSFET中GIDL被显著地减小。实例2
本实例与实例1的不同点在于，在栅电极部分中于多晶硅膜之间形成腐蚀停止膜9。下面参照图4和5，说明本实例的MOSFET制造方法。
首先，在硅衬底的表面上，通过热氧化形成厚度为10nm且将用作栅氧化膜的氧化硅膜2。接着，用CVD法在其上分别形成掺磷多晶硅的多晶硅膜3(厚度为100nm)、SiO2的腐蚀停止膜9(厚度为20nm)和掺磷多晶硅的另一多晶硅膜3′(厚度为100nm)。
接着，由于多余部分被去除，该多晶硅膜3、腐蚀停止膜9和多晶硅膜3′被构图成栅电极的形状(图4(a))。该栅极的长度设置为0.3μm。
然后，进行热处理。进行热处理的条件是：环境温度为850℃，处理时间为60分钟。当对具有平坦表面的硅衬底进行热处理时，这些条件能够形成厚度为10nm的热氧化膜。在整个表面上通过该热氧化形成氧化硅膜4，同时，在栅极端部产生氧化硅膜的厚膜部分(图4(b))。其按照下面所述那样发生。由于在要形成栅电极的部位未形成钨等金属膜，因而可在上述那样的强氧化条件下进行氧化。由于从栅电极侧面产生氧化，因而该强氧化在氧化硅膜的上部产生鸟嘴区域。
然后，在通过离子注入形成扩散层6a后，在栅电极处形成侧壁5，接着，进行另一离子注入，形成扩散层6b(图4(c))。或者，在如图4(a)所示构图栅电极的步骤之后立即进行离子注入以在其中形成扩散层6a。
接着，在整个表面上形成BPSG的层间绝缘膜7，然后用CMP使整个表面平面化(图5(a))。由此，露出栅电极部分的多晶硅膜3′的表面。
然后利用干腐蚀，完全去除该多晶硅膜3′(图5(b))。在腐蚀中，使用包含HBr、Cl2和O2的混合气体。在本例中，设置腐蚀停止层9以便很精确地控制腐蚀量，使保留在栅电极中的多晶硅膜3具有上述的厚度值。
接着，通过干腐蚀去除由SiO2构成的腐蚀停止膜9，然后在整个表面上形成厚度为500nm的钨膜8。利用CMP进行平面化处理，并由此完成了只在栅电极部分埋置钨膜8的MOSFET的成形(图5(c))。
在完成的MOSFET上进行的利用SEM的剖面观察确认，在栅电极端部的氧化硅膜的膜厚为15nm。并且，没有观察到钨膜8有异常氧化。实例3
本实例与实例1的不同点在于，在衬底中完全去除栅电极部分中的多晶硅膜，然后形成仅由钨构成的栅电极。下面参照图6，说明本实例的MOSFET制造方法。
首先，用与实例1相同的方式，制造实例1的步骤直到图3(a)所示的步骤，亦即，进行下列步骤：完成栅电极成形、进行离子注入、形成层间绝缘膜和实施平面化(图6(a))。
然后利用干腐蚀，在衬底中完全去除该多晶硅膜3(图6(b))。尽管“在衬底中完全去除”意指在其后可留下少量的腐蚀残余量，但最好通过过腐蚀完全去除腐蚀的残留部分。并且，在腐蚀中，使用包含HBr、Cl2和O2的混合气体。
接着，在整个表面上形成厚度为500nm的钨膜8并利用CMP进行平面化处理，由此完成了只在栅电极部分埋置钨膜8的MOSFET的成形(图6(c))。
在完成的MOSFET上进行的利用SEM的剖面观察确认，在栅电极端部的氧化硅膜的膜厚为13nm。并且，没有观察到钨膜8有异常氧化。
按照本实例的方法，可使栅电极具有仅由钨构成的单层结构。因此，栅电极不包含肖特基结部分，这样可获得元件的更高速度而没有额外的电压消耗。并且，与具有钨/多晶硅双层结构的MOSFET例如实例1或2相比，可减小其栅电极电阻。并且还由此可获得元件的更高速度。实例4
在上述实例1中，在构图成栅电极形状的步骤(图2(a))之后，立即通过湿式腐蚀腐蚀氧化硅膜的侧面。就腐蚀剂而言，可使用例如稀释HF(氢氟酸)溶液。如图7所示，对侧面的这种腐蚀可使栅电极转变成其中氧化硅膜2被腐蚀的形状，并由此使来自栅电极侧面的氧化可继续进行。结果，在后一步骤中通过热处理可使在端部的氧化硅膜2的膜厚更厚。

Claims (19)

1.一种具有硅衬底的半导体器件，在所述硅衬底上的栅氧化膜上设置栅电极，在所述电极各侧形成源区和漏区；其特征在于
所述栅电极的至少一部分基本上由金属材料构成；
在中心部分沿所述栅电极的栅极长度方向上，所述栅氧化膜的膜厚为10nm或10nm以下；和
在端部沿所述栅电极的栅极长度方向上，所述栅氧化膜的膜厚为在中心部分沿栅极长度方向上所述栅氧化膜膜厚的1.4至3.0倍。
2.如权利要求1的半导体器件，其特征在于，所述栅电极基本上由金属材料构成。
3.如权利要求1的半导体器件，其特征在于，所述金属材料是选自由钨、铝、铜、硅化钨、硅化钛、硅化钼和硅化钴构成的组中的一种或多种材料。
4.如权利要求2的半导体器件，其特征在于，所述金属材料是选自由钨、铝、铜、硅化钨、硅化钛、硅化钼和硅化钴构成的组中的一种或多种材料。
5.一种制造半导体器件的方法，该方法包括下列步骤：
(A)在硅衬底表面上顺序形成氧化硅膜和多晶硅膜，然后将这些膜构图为栅电极的形状；
(B)在含氧的气氛中进行热处理；
(C)在整个表面上形成层间绝缘膜，然后利用CMP(化学机械研磨)或腐蚀进行平面化，露出所述多晶硅膜的表面；
(D)至少去除所述多晶硅膜的一部分；
(E)在整个表面上形成金属膜，填充在步骤(D)中从该处去除所述多晶硅膜后的空间，并在其后利用CMP或腐蚀进行平面化。
6.如权利要求5所述的制造半导体器件的方法，其特征在于，在步骤(D)中，在衬底中完全去除所述的多晶硅膜。
7.一种制造半导体器件的方法，该方法包括下列步骤：
(A)在硅衬底表面上顺序形成氧化硅膜、第一多晶硅膜、腐蚀停止膜和第二多晶硅膜，然后将这些膜构图为栅电极的形状；
(B)在含氧的气氛中进行热处理；
(C)在整个表面上形成层间绝缘膜，然后利用CMP或腐蚀进行平面化，露出所述第二多晶硅膜的表面；
(D)去除所述第二多晶硅膜；和
(E)在整个表面上形成金属膜，填充在步骤(D)中从该处去除所述第二多晶硅膜后的空间，并在其后利用CMP或腐蚀进行平面化。
8.如权利要求5所述的制造半导体器件的方法，其特征在于在步骤(A)中，所述氧化硅膜的厚度为10nm或10nm以下。
9.如权利要求6所述的制造半导体器件的方法，其特征在于在步骤(A)中，所述氧化硅膜的厚度为10nm或10nm以下。
10.如权利要求7所述的制造半导体器件的方法，其特征在于在步骤(A)中，所述氧化硅膜的厚度为10nm或10nm以下。
11.如权利要求5所述的制造半导体器件的方法，其特征在于，在步骤(B)中进行热处理，直到在端部沿栅电极形状中的所述部分的栅极长度方向上所述栅氧化膜生长到其膜厚为在中心部分沿栅极长度方向上栅氧化膜膜厚的1.4至3.0倍。
12.如权利要求6所述的制造半导体器件的方法，其特征在于，在步骤(B)中进行热处理，直到在端部沿栅电极形状中的所述部分的栅极长度方向上的所述栅氧化膜生长到其膜厚为在中心部分沿栅极长度方向上的栅氧化膜膜厚的1.4至3.0倍。
13.如权利要求7所述的制造半导体器件的方法，其特征在于，在步骤(B)中进行热处理，直到在端部沿栅电极形状中的所述部分的栅极长度方向上的所述栅氧化膜生长到其膜厚为在中心部分沿栅极长度方向的栅氧化膜膜厚的1.4至3.0倍。
14.如权利要求5所述的制造半导体器件的方法，其特征在于，在步骤(B)中，在750至850℃下进行热处理。
15.如权利要求6所述的制造半导体器件的方法，其特征在于，在步骤(B)中，在750至850℃下进行热处理。
16.如权利要求7所述的制造半导体器件的方法，其特征在于，在步骤(B)中，在750至850℃下进行热处理。
17.如权利要求5所述的制造半导体器件的方法，其特征在于，基本上用选自由钨、铝、铜、硅化钨、硅化钛、硅化钼和硅化钴组成的组中的一种或多种材料构成所述金属膜。
18.如权利要求6所述的制造半导体器件的方法，其特征在于，基本上用选自由钨、铝、铜、硅化钨、硅化钛、硅化钼和硅化钴组成的组中的一种或多种材料构成所述金属膜。
19.如权利要求7所述的制造半导体器件的方法，其特征在于，基本上用选自由钨、铝、铜、硅化钨、硅化钛、硅化钼和硅化钴组成的组中的一种或多种材料构成所述金属膜。
CN99111183A 1998-07-31 1999-07-29 半导体器件及其制造方法 Pending CN1244041A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP218035/1998 1998-07-31
JP10218035A JP2000049346A (ja) 1998-07-31 1998-07-31 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
CN1244041A true CN1244041A (zh) 2000-02-09

Family

ID=16713631

Family Applications (1)

Application Number Title Priority Date Filing Date
CN99111183A Pending CN1244041A (zh) 1998-07-31 1999-07-29 半导体器件及其制造方法

Country Status (4)

Country Link
JP (1) JP2000049346A (zh)
KR (1) KR20000012100A (zh)
CN (1) CN1244041A (zh)
TW (1) TW428233B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100411304B1 (ko) * 2001-06-30 2003-12-18 주식회사 하이닉스반도체 동기식 디램 소자의 제조방법
JP4967313B2 (ja) * 2005-11-09 2012-07-04 ソニー株式会社 半導体装置の製造方法
JP6382731B2 (ja) 2015-01-14 2018-08-29 株式会社東芝 半導体装置

Also Published As

Publication number Publication date
TW428233B (en) 2001-04-01
KR20000012100A (ko) 2000-02-25
JP2000049346A (ja) 2000-02-18

Similar Documents

Publication Publication Date Title
CN1190851C (zh) 半导体器件及其制造方法
CN1177357C (zh) 具有最小覆盖电容的金属氧化物半导体场效应晶体管
CN1253943C (zh) 具有多重栅极及应变的沟道层的晶体管及其制造方法
CN1139973C (zh) 能减小寄生电容的半导体器件的制造方法
CN1301549C (zh) 半导体集成电路器件的制造方法
CN1812076A (zh) 制造半导体器件的方法
CN1208823C (zh) 浅沟隔离半导体及其制造
CN1107344C (zh) 利用有选择的外延生长方法的半导体器件制造方法
CN1627535A (zh) 金刚石半导体器件及其制造方法
CN1258933A (zh) 半导体集成电路及其制造方法
JPH09260653A (ja) 半導体装置の製造方法
CN1741263A (zh) 制造半导体器件的方法以及一种半导体衬底
CN1467824A (zh) 半导体器件及其制造方法
CN1261986C (zh) 含高介电常数绝缘膜的半导体设备和该设备的制造方法
KR100687153B1 (ko) 반도체 장치 및 그 제조 방법
CN101068030A (zh) 半导体器件和制造半导体器件的方法
CN1790639A (zh) 制造半导体结构的方法
CN101043002A (zh) 形成半导体装置的方法
CN1320653C (zh) 半导体集成电路器件
CN1101059C (zh) 制作半导体器件的方法
CN1262014C (zh) 半导体器件和半导体器件的制造方法
JP4694769B2 (ja) 半導体装置の製造方法
CN1244041A (zh) 半导体器件及其制造方法
CN1215534C (zh) 半导体器件
JP2008514019A (ja) 半導体デバイス及び同デバイスを形成する方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication