CN112259540B - Nand器件中形成栅极结构间空气间隙的方法及具有其的nand器件 - Google Patents
Nand器件中形成栅极结构间空气间隙的方法及具有其的nand器件 Download PDFInfo
- Publication number
- CN112259540B CN112259540B CN202011084303.8A CN202011084303A CN112259540B CN 112259540 B CN112259540 B CN 112259540B CN 202011084303 A CN202011084303 A CN 202011084303A CN 112259540 B CN112259540 B CN 112259540B
- Authority
- CN
- China
- Prior art keywords
- forming
- air gap
- layer
- silicon nitride
- silicon oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 74
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 51
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 51
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 46
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 44
- 238000005530 etching Methods 0.000 claims abstract description 37
- 239000004065 semiconductor Substances 0.000 claims abstract description 20
- 239000007788 liquid Substances 0.000 claims abstract description 12
- 238000001039 wet etching Methods 0.000 claims abstract description 11
- 239000002184 metal Substances 0.000 claims description 33
- 229910021332 silicide Inorganic materials 0.000 claims description 33
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 33
- 239000000758 substrate Substances 0.000 claims description 16
- 238000007667 floating Methods 0.000 claims description 14
- 238000005229 chemical vapour deposition Methods 0.000 claims description 12
- 238000005137 deposition process Methods 0.000 claims description 9
- 230000000694 effects Effects 0.000 claims description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 7
- 229920005591 polysilicon Polymers 0.000 claims description 7
- 239000002253 acid Substances 0.000 claims description 6
- 238000001312 dry etching Methods 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 3
- 238000005516 engineering process Methods 0.000 abstract description 5
- 238000004519 manufacturing process Methods 0.000 abstract description 2
- 238000002955 isolation Methods 0.000 description 12
- 230000015654 memory Effects 0.000 description 11
- 238000003860 storage Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000003989 dielectric material Substances 0.000 description 3
- 239000000376 reactant Substances 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
- H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
本发明涉及NAND器件中形成栅极结构间空气间隙的方法，涉及半导体集成电路制造技术，首先将需要形成空气间隙的部分以硅氧化物预先填充，再以氮化硅层覆盖其上，通过刻蚀工艺将栅极结构间的氮化硅层削去中间部分，仅留有侧壁部分以形成夹断结构而形成刻蚀液体进入的通道，利用硅氧化物及氮化硅湿法刻蚀速率的不同，采用对硅氧化物具有高刻蚀选择比的刻蚀液体刻蚀去除硅氧化物预填充部分形成空气间隙，可在保证空气间隙隔离性能的前提下降低对沟槽刻蚀工艺的要求，克服因前层工艺而引起的诸如空气间隙横截面积小，隔离效果降低等问题，最大限度地提高空气间隙形成大小，从而对降低器件浮栅间的电子干扰，提高器件耐久性均有帮助。
Description
技术领域
本发明涉及半导体集成电路制造技术，尤其涉及一种NAND器件中形成栅极结构间空气间隙的方法。
背景技术
随着消费类电子产品市场的不断扩大，存储器技术向着容量更大，数据读写速度更快，性能价格比更高的方向变革和发展。消费类电子产品必须体积小且携带方便，因此如硬盘等常见的存储设备并不适合在小型移动设备和消费电子中应用。NAND闪存作为一种比硬盘驱动器更好的存储方案，主要应用于数据存储，其写入和擦除速度远大于NOR型存储器，而其单字节成本却比NOR型更低。随着人们持续追求功耗更低、重量更轻和性能更佳的消费类电子产品，NAND正被证明极具吸引力。然而用户对消费类电子产品的容量需求永无止境，直接增加芯片的数量显然不是解决方法，而应采用信息存储密度更大的闪存。为了增加NAND存储密度，最有效的办法就是使用更先进的制程缩小晶体管。但晶体管缩小后带来的一个问题是，作为NAND闪存中用来存储数据的基本结构单元——浮栅结构间的距离大幅缩小，导致存储单元间绝缘层作用降低，使得电子外泄而引起浮栅相互间电子干扰的现象加重，最终使NAND闪存出错率高，耐久性下降。
为了实现20纳米及以下技术节点NAND闪存的耐用性和数据保持性，在浮栅间采用空气间隙(air-gap)进行隔离是一种十分有效的方法。该方法是在浮栅间封入一段空气泡以取代原本的固态电介质材料。由于空气的介电常数为1，是所有电介质材料中对电子阻隔作用最好的，因此采用air-gap工艺后浮栅间相互干扰问题得到有效解决，NAND闪存技术微缩化的物理极限被突破，存储密度得以进一步增加。
air-gap工艺通常是以台阶覆盖性差而横向生长速度快的CVD工艺，将栅极结构间空隙迅速夹断密封，从而使空气保留其中，其最关键的技术指标即空气间隙的形貌，要求相邻浮栅间的空气间隙尽可能大(以浮栅间完全为空气所填充为最佳)，尤其是空气间隙顶部闭合位置必须高于栅极顶部金属硅化物，以防止导电性较好的金属硅化物间绕开空气层而发生漏电。
目前现有的air-gap工艺具有以下缺点：CVD工艺的台阶覆盖性极大地依赖于沟槽形貌，当沟槽侧壁完全垂直于衬底时，受反应物到达角不同的影响，反应物更易于在沟槽口处累积，同时阻碍后继反应物继续进入沟槽内，从而达到对沟槽迅速形成夹断密封的目的。但用到空气间隙结构的NAND闪存，其沟槽深宽比通常在10以上，并且由于存储密度的要求这些沟槽往往排布得十分密集，这对干法刻蚀工艺提出了极高要求，实际情况是如此高深宽比的沟槽经刻蚀工艺后侧壁，尤其是靠近沟槽口处往往会呈一定倾角。倾斜的沟槽顶部开口相对底部来得更大，相比侧壁完全垂直的沟槽，反应物有更高的几率进入沟槽内部并反应成膜，即使将CVD工艺的台阶覆盖性调至极差，沟槽底部仍会被电介质材料部分填充，可参阅图1的采用现有典型的air-gap工艺形成空气间隙后的半导体器件结构示意图，空气间隙横截面积减小，隔离效果相应降低。另一方面，倾斜的侧壁同样会使沟槽开口处的快速夹断变得困难，所形成的夹断位置低于栅极顶部金属硅化物，给栅间串扰埋下了隐患。
发明内容
本发明在于提供一种NAND器件中形成栅极结构间空气间隙的方法，包括：S1：提供一半导体衬底，在半导体衬底上形成NAND器件的多个栅极结构，多个栅极结构之间间隔有间隙，在栅极结构的侧面形成栅极侧墙，并在栅极结构的顶部形成金属硅化物层；S2：形成硅氧化物层，使硅氧化物层填充多个栅极结构之间间隔的间隙，并硅氧化物层低于金属硅化物层的顶部；S3：形成氮化硅层，使氮化硅层覆盖硅氧化物层及金属硅化物层的顶部及侧壁；S4：采采用刻蚀工艺将氮化硅层的位于金属硅化物层之间的一部分刻蚀掉，并刻蚀至漏出硅氧化物层，仅保留氮化硅层与金属硅化物层顶部和侧壁接触的部分以形成氮化硅夹断结构；S5：采用对硅氧化物具有高刻蚀选择比的湿法刻蚀工艺将硅氧化物层刻蚀掉；S6：采用表面覆盖性差的沉积工艺在氮化硅夹断结构上沉积膜层，并同时在栅极结构之间形成被封闭的空气间隙；以及S7：进行平坦化工艺。
更进一步的，所述栅极结构包括多晶硅浮栅、ONO层和多晶硅控制栅形成的叠加结构。
更进一步的，形成硅氧化物层的工艺为具有底部填充效果的沉积工艺。
更进一步的，所述沉积工艺为液态化学气相沉积工艺。
更进一步的，步骤S4中的所述刻蚀工艺为干法刻蚀工艺。
更进一步的，步骤S5中的所述湿法刻蚀工艺的液体为酸液，所述酸液对氮化硅刻蚀选择比低。
更进一步的，步骤S6中采用表面覆盖性差的化学气相沉积工艺沉积膜层。
更进一步的，所述膜层的厚度为10～20μm之间。
本发明还在于提供一种具有空气间隙隔离结构的NAND器件，包括：形成于半导体衬底上的多个栅极结构，多个栅极结构之间间隔有间隙，在栅极结构的顶部形成有金属硅化物层，在每一栅极结构上的金属硅化物层的顶部侧壁形成有氮化硅夹断结构，氮化硅夹断结构之间具有间隙，氮化硅夹断结构的顶部、侧壁、其之间的间隙以及金属硅化物层上形成有膜层，膜层将氮化硅夹断结构之间的间隙封闭，形成由栅极结构、金属硅化物层、半导体衬底、氮化硅夹断结构及膜层形成的封闭结构而形成的空气隔离结构。
更进一步的，所述膜层的厚度为10～20μm之间。
如此，首先将需要形成空气间隙的部分以硅氧化物预先填充，再以氮化硅层覆盖其上，通过刻蚀工艺将栅极结构间的氮化硅层削去中间部分，仅留有侧壁部分以形成夹断结构而形成刻蚀液体进入的通道，利用硅氧化物及氮化硅湿法刻蚀速率的不同，采用对硅氧化物具有高刻蚀选择比的刻蚀液体刻蚀去除硅氧化物预填充部分形成空气间隙，可在保证空气间隙隔离性能的前提下降低对沟槽刻蚀工艺的要求，克服因前层工艺而引起的诸如空气间隙横截面积小，隔离效果降低等问题，最大限度地提高空气间隙形成大小，从而对降低器件浮栅间的电子干扰，提高器件耐久性均有帮助。
附图说明
图1为采用现有典型的air-gap工艺形成空气间隙后的半导体器件结构示意图。
图2a至图2f为本发明一实施例的NAND器件中形成栅极结构间空气间隙过程中NAND器件的结构示意图。
具体实施方式
下面将结合附图，对本发明中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本发明保护的范围。
应当理解，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大，自始至终相同附图标记表示相同的元件。应当明白，当元件或层被称为“在…上”、“与…相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在…上”、“与…直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在…下”、“在…下面”、“下面的”、“在…之下”、
“在…之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在…下面”和“在…下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
本发明一实施例中，在于提供一种NAND器件中形成栅极结构间空气间隙的方法，包括：S1：提供一半导体衬底，在半导体衬底上形成NAND器件的多个栅极结构，多个栅极结构之间间隔有间隙，在栅极结构的侧面形成栅极侧墙，并在栅极结构的顶部形成金属硅化物层；S2：形成硅氧化物层，使硅氧化物层填充多个栅极结构之间间隔的间隙，并硅氧化物层低于金属硅化物层的顶部；S3：形成氮化硅层，使氮化硅层覆盖硅氧化物层及金属硅化物层的顶部及侧壁；S4：采用刻蚀工艺将氮化硅层的位于金属硅化物层之间的一部分刻蚀掉，并刻蚀至漏出硅氧化物层，仅保留氮化硅层与金属硅化物层顶部和侧壁接触的部分以形成氮化硅夹断结构；S5：采用对硅氧化物具有高刻蚀选择比的湿法刻蚀工艺将硅氧化物层刻蚀掉；S6：采用表面覆盖性差的沉积工艺在氮化硅夹断结构上沉积膜层，并同时在栅极结构之间形成被封闭的空气间隙；以及S7：进行平坦化工艺。
具体的，请参阅图2a至图2f，图2a至图2f为本发明一实施例的NAND器件中形成栅极结构间空气间隙过程中NAND器件的结构示意图。具体的，本发明一实施例的NAND器件中形成栅极结构间空气间隙的方法，包括：
S1：如图2a所示，提供一半导体衬底100，在半导体衬底100上形成NAND器件的多个栅极结构110，多个栅极结构110之间间隔有间隙120，在栅极结构110的侧面形成栅极侧墙111，并在栅极结构110的顶部形成金属硅化物层130；
在本发明一实施例中，所述栅极结构110包括多晶硅浮栅、ONO层和多晶硅控制栅形成的叠加结构。并在一实施例中，所述栅极结构110还包括位于多晶硅浮栅与半导体衬底100之间的栅氧化层。
在本发明一实施例中，栅极侧墙111由前层用于形成金属硅化物的氧化层形成。
在本发明一实施例中，所述半导体衬底100为硅衬底。
S2：如图2b所示，形成硅氧化物层210，使硅氧化物层210填充多个栅极结构110之间间隔的间隙，并硅氧化物层210低于金属硅化物层130的顶部；
在本发明一实施例中，形成硅氧化物层210的工艺优先是具有底部填充效果的沉积工艺。更具体的，如液态化学气相沉积工艺(FCVD)。
S3：如图2c所示，形成氮化硅层220，使氮化硅层220覆盖硅氧化物层210及金属硅化物层130的顶部及侧壁；
S4：如图2d所示，采用刻蚀工艺将氮化硅层的位于金属硅化物层130之间的一部分刻蚀掉，并刻蚀至漏出硅氧化物层210，仅保留氮化硅层与金属硅化物层130顶部和侧壁接触的部分以形成氮化硅夹断结构221；
也即，通过刻蚀工艺将氮化硅层位于栅极结构110之间的部分刻蚀出与硅氧化物层210相通的通孔300。
在本发明一实施例中，所述刻蚀工艺为干法刻蚀工艺。
S5：如图2e所示，采用对硅氧化物具有高刻蚀选择比的湿法刻蚀工艺将硅氧化物层210刻蚀掉；
在本发明一实施例中，所述湿法刻蚀工艺的液体为酸液，所述酸液对氮化硅刻蚀选择比低，如氢氟酸，因此酸液通过通孔300接触硅氧化物层210而将硅氧化物层210刻蚀掉，而氮化硅夹断结构221保留。
在本发明一实施例中，在步骤S5中同时将栅极侧墙111去除，如图2e所示。
S6：如图2f所示，采用表面覆盖性差的沉积工艺在氮化硅夹断结构221上沉积膜层400，并同时在栅极结构110之间形成被封闭的空气间隙500；
如图2f所示，膜层400将氮化硅夹断结构221之间的间隙填充而在栅极结构110之间形成被封闭的空气间隙500，也即在栅极结构110之间形成空气间隙隔离结构。
在本发明一实施例中，采用表面覆盖性差的化学气相沉积(CVD)工艺沉积膜层400，表面覆盖性差的化学气相沉积工艺沉积的可以是二氧化硅，氮化硅等任何表面覆盖性差而横向生长速度快的材料。在本发明一实施例中，膜层400的厚度可以为10～20μm之间。
S7：进行平坦化工艺。
在本发明一实施例中，所述平坦化工艺为化学机械研磨工艺。
如上所述，首先将需要形成空气间隙的部分以硅氧化物预先填充，再以氮化硅层覆盖其上，通过刻蚀工艺将栅极结构间的氮化硅层削去中间部分，仅留有侧壁部分以形成夹断结构而形成刻蚀液体进入的通道，利用硅氧化物及氮化硅湿法刻蚀速率的不同，采用对硅氧化物具有高刻蚀选择比的刻蚀液体刻蚀去除硅氧化物预填充部分形成空气间隙。与传统的以台阶覆盖性差而横向生长速度快的化学气相沉积工艺一步形成空气间隙的方式相比，本发明方法主要有两大优势：其一是不会像传统方法那样为了在栅极顶部形成夹断结构的同时也在栅极侧壁留下了氧化物层，而使得空气间隙结构变窄，电子隔离的效果降低，这也降低了对沟槽刻蚀工艺的要求，无需为了形成快速夹断而刻蚀出侧壁完全垂直的沟槽；其二是采用湿法刻蚀去除硅氧化物预填充部分形成空气间隙的方式，可最大限度地提高空气间隙形成大小，因为前层用于形成金属硅化物的氧化层(如图2f中的栅极侧墙111)在此过程中也会被去除，从而进一步扩大了空气间隙尺寸，对降低器件浮栅间的电子干扰，提高器件耐久性均有帮助。也即可在保证空气间隙隔离性能的前提下降低对沟槽刻蚀工艺的要求，克服因前层工艺而引起的诸如空气间隙横截面积小，隔离效果降低等问题，最大限度地提高空气间隙形成大小，从而对降低器件浮栅间的电子干扰，提高器件耐久性均有帮助。
在一实施例中，还提供一种具有空气间隙隔离结构的NAND器件，具体的可参阅图2f，其包括：形成于半导体衬底100上的多个栅极结构110，多个栅极结构110之间间隔有间隙，在栅极结构110的顶部形成有金属硅化物层130，在每一栅极结构110上的金属硅化物层130的顶部侧壁形成有氮化硅夹断结构221，氮化硅夹断结构221之间具有间隙，氮化硅夹断结构221的顶部、侧壁、其之间的间隙以及金属硅化物层130上形成有膜层400，膜层400将氮化硅夹断结构221之间的间隙封闭，形成由栅极结构110、金属硅化物层130、半导体衬底100、氮化硅夹断结构221及膜层400形成的封闭结构而形成的空气隔离结构500。
在本发明一实施例中，膜层400的厚度可以为10～20μm之间。
在本发明一实施例中，在栅极结构110的侧面形成有栅极侧墙。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (8)
1.一种NAND器件中形成栅极结构间空气间隙的方法，其特征在于，包括：
S1：提供一半导体衬底，在半导体衬底上形成NAND器件的多个栅极结构，多个栅极结构之间间隔有间隙，在栅极结构的侧面形成栅极侧墙，并在栅极结构的顶部形成金属硅化物层；
S2：形成硅氧化物层，使硅氧化物层填充多个栅极结构之间间隔的间隙，并硅氧化物层低于金属硅化物层的顶部；
S3：形成氮化硅层，使氮化硅层覆盖硅氧化物层及金属硅化物层的顶部及侧壁；
S4：采用刻蚀工艺将氮化硅层的位于金属硅化物层之间的一部分刻蚀掉，并刻蚀至漏出硅氧化物层，仅保留氮化硅层与金属硅化物层顶部和侧壁接触的部分以形成氮化硅夹断结构；
S5：采用对硅氧化物具有高刻蚀选择比的湿法刻蚀工艺将硅氧化物层刻蚀掉；
S6：采用表面覆盖性差的沉积工艺在氮化硅夹断结构上沉积膜层，并同时在栅极结构之间形成被封闭的空气间隙；以及
S7：进行平坦化工艺。
2.根据权利要求1所述的NAND器件中形成栅极结构间空气间隙的方法，其特征在于，所述栅极结构包括多晶硅浮栅、ONO层和多晶硅控制栅形成的叠加结构。
3.根据权利要求1所述的NAND器件中形成栅极结构间空气间隙的方法，其特征在于，形成硅氧化物层的工艺为具有底部填充效果的沉积工艺。
4.根据权利要求3所述的NAND器件中形成栅极结构间空气间隙的方法，其特征在于，所述沉积工艺为液态化学气相沉积工艺。
5.根据权利要求1所述的NAND器件中形成栅极结构间空气间隙的方法，其特征在于，步骤S4中的所述刻蚀工艺为干法刻蚀工艺。
6.根据权利要求1所述的NAND器件中形成栅极结构间空气间隙的方法，其特征在于，步骤S5中的所述湿法刻蚀工艺的液体为酸液，所述酸液对氮化硅刻蚀选择比低。
7.根据权利要求1所述的NAND器件中形成栅极结构间空气间隙的方法，其特征在于，步骤S6中采用表面覆盖性差的化学气相沉积工艺沉积膜层。
8.根据权利要求1或7任一项所述的NAND器件中形成栅极结构间空气间隙的方法，其特征在于，所述膜层的厚度为10～20μm之间。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011084303.8A CN112259540B (zh) | 2020-10-12 | 2020-10-12 | Nand器件中形成栅极结构间空气间隙的方法及具有其的nand器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011084303.8A CN112259540B (zh) | 2020-10-12 | 2020-10-12 | Nand器件中形成栅极结构间空气间隙的方法及具有其的nand器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112259540A CN112259540A (zh) | 2021-01-22 |
| CN112259540B true CN112259540B (zh) | 2024-03-12 |
Family
ID=74242464
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011084303.8A Active CN112259540B (zh) | 2020-10-12 | 2020-10-12 | Nand器件中形成栅极结构间空气间隙的方法及具有其的nand器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112259540B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106298673A (zh) * | 2015-05-20 | 2017-01-04 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法 |
| CN108807401A (zh) * | 2017-05-05 | 2018-11-13 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法 |
| CN110211959A (zh) * | 2018-02-28 | 2019-09-06 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20120124706A (ko) * | 2011-05-04 | 2012-11-14 | 에스케이하이닉스 주식회사 | 반도체 소자 및 그 제조방법 |
-
2020
- 2020-10-12 CN CN202011084303.8A patent/CN112259540B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106298673A (zh) * | 2015-05-20 | 2017-01-04 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法 |
| CN108807401A (zh) * | 2017-05-05 | 2018-11-13 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法 |
| CN110211959A (zh) * | 2018-02-28 | 2019-09-06 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112259540A (zh) | 2021-01-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101612453B1 (ko) | 전하-트랩 메모리 셀, 전하-트랩 메모리 셀의 제조 방법 및 전하-트랩 메모리 셀을 갖는 시스템 | |
| CN110581138B (zh) | 半导体元件及其制作方法 | |
| CN111048467A (zh) | 半导体器件位线形成方法、半导体器件 | |
| US6808989B2 (en) | Self-aligned floating gate flash cell system and method | |
| US6436751B1 (en) | Fabrication method and structure of a flash memory | |
| US11456307B2 (en) | Flash memory containing air gaps | |
| US7951670B2 (en) | Flash memory cell with split gate structure and method for forming the same | |
| CN108807401B (zh) | 一种半导体器件及其制造方法 | |
| CN109994478B (zh) | 一种半导体器件及其制作方法、电子装置 | |
| US9640432B2 (en) | Memory device structure and fabricating method thereof | |
| CN104091803A (zh) | 分离栅极式存储器、半导体器件及其制作方法 | |
| US7351630B2 (en) | Method of manufacturing flash memory device | |
| US11742383B2 (en) | Semiconductor device with air gap | |
| CN113192955B (zh) | 半导体结构及半导体结构的形成方法 | |
| US9917211B2 (en) | Flash memory cells having trenched storage elements | |
| KR100761373B1 (ko) | 플래시 메모리 소자 제조방법 | |
| US8334556B2 (en) | DRAM semiconductor device with pad electrode | |
| CN112259540B (zh) | Nand器件中形成栅极结构间空气间隙的方法及具有其的nand器件 | |
| US20220359568A1 (en) | Memory device | |
| US20090321805A1 (en) | Insulator material over buried conductive line | |
| US20070166917A1 (en) | Non-volatile memory device and fabricating method therefor | |
| WO2022078004A1 (zh) | 半导体结构及其制作方法、存储器 | |
| US7525148B2 (en) | Nonvolatile memory device | |
| CN111403410B (zh) | 存储器及其制备方法 | |
| US11925017B2 (en) | Semiconductor device having a wall structure surrounding a stacked gate structure |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |