CN105448686A - 栅极氧化层的制作方法及半导体器件的制作方法 - Google Patents
栅极氧化层的制作方法及半导体器件的制作方法 Download PDFInfo
- Publication number
- CN105448686A CN105448686A CN201410283556.6A CN201410283556A CN105448686A CN 105448686 A CN105448686 A CN 105448686A CN 201410283556 A CN201410283556 A CN 201410283556A CN 105448686 A CN105448686 A CN 105448686A
- Authority
- CN
- China
- Prior art keywords
- oxic horizon
- grid oxic
- area
- grid
- manufacture method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
一种栅极氧化层的制作方法及半导体器件的制作方法,本发明采用含有臭氧的溶液对光刻前的栅极氧化层进行处理,臭氧中的氧离子能与栅极氧化层内的硅悬挂键成键,即臭氧中的氧离子作为填充原子填充栅极氧化层的硅悬挂键,使得栅极氧化层致密,避免光刻过程中显影液扩散入其中造成栅极氧化层下的半导体衬底沟道区被腐蚀,从而提高了场效应晶体管的可靠性。
Description
技术领域
本发明涉及半导体技术领域,尤其涉及一种栅极氧化层的制作方法及半导体器件的制作方法。
背景技术
场效应晶体管(FETs)是集成电路中广受使用的半导体器件之一。典型的场效应晶体管包括:半导体衬底、源漏区以及栅极结构。栅极结构包括栅极氧化层(Gateoxide)及栅极(Gate)。源漏区位于沟道两边,栅极氧化层将栅极与沟道隔开。
场效应晶体管可以实现多种操作,其一个原因是栅极氧化层具有不同的厚度,可以承受不同的电压。
现有技术中,为在同一半导体衬底上制作具有不同厚度的栅极氧化层的场效应晶体管,需采用光刻胶覆盖一区域的栅极氧化层,去除另一区域的栅极氧化层,之后在该另一区域上形成另一厚度的栅极氧化层。
然而,在实际工艺中发现,上述方法制作的具有不同厚度栅极氧化层的场效应晶体管性能并不可靠。
发明内容
本发明解决的问题是提高场效应晶体管的可靠性。
为解决上述问题,本发明提供一种栅极氧化层的制作方法,包括:
提供包括第一区域与第二区域的半导体衬底;
在所述半导体衬底上形成第一厚度的栅极氧化层;
采用含有臭氧的溶液对所述第一厚度的栅极氧化层处理;
在处理后的栅极氧化层上形成暴露第二区域的栅极氧化层的图案化光刻胶,以所述图案化光刻胶为掩膜去除第二区域的栅极氧化层;
去除所述图案化光刻胶,在所述第一区域与第二区域形成第二厚度的栅极氧化层。
可选地,所述半导体衬底材质为硅,形成所述图案化光刻胶过程中,光刻胶为正性光刻胶,显影采用TMAH溶液。
可选地,所述溶液为去离子水或双氧水。
可选地,所述臭氧的浓度范围为1ppm~1000ppm。
可选地,采用含有臭氧的溶液对栅极氧化层处理时,温度范围为0℃~100℃。
可选地,所述第一厚度的栅极氧化层为低温氧化物。
可选地,所述低温氧化物的形成温度范围为50℃~200℃。
可选地,所述第一厚度的栅极氧化层采用原子层沉积法形成。
可选地,所述半导体衬底具有多个分立的鳍部以及覆盖半导体衬底的介电层,所述介电层具有开口,所述开口暴露出鳍部的部分表面,部分个鳍部位于所述第一区域,另外部分个鳍部位于所述第二区域。
可选地,所述第一区域与第二区域分别具有多个鳍部。
可选地,采用含有臭氧的溶液处理栅极氧化层后,还采用去离子水冲洗所述栅极氧化层。
本发明的另一方面提供一种半导体器件的制作方法,包括:
采用上述任一项中的制作方法形成栅极氧化层;
在所述栅极氧化层上形成栅极层;
在栅极层上形成图案化光刻胶,以所述图案化光刻胶为掩膜刻蚀形成栅极结构。
与现有技术相比,本发明的技术方案具有以下优点:1)本发明采用含有臭氧的溶液对光刻前的栅极氧化层进行处理,臭氧中的氧离子能与栅极氧化层内的硅悬挂键成键,即臭氧中的氧离子作为填充原子填充栅极氧化层的硅悬挂键,使得栅极氧化层致密,避免光刻过程中显影液扩散入其中造成栅极氧化层下的半导体衬底沟道区被腐蚀,从而提高了场效应晶体管的可靠性。
2)可选方案中,栅极氧化层其下为平面型半导体衬底,即形成的半导体器件为平面型MOS晶体管,或栅极氧化层其下为凸出于半导体衬底的鳍部,即形成的半导体器件为鳍式场效应晶体管。
3)可选方案中,半导体衬底材质为硅,去除第二区域的栅极氧化层过程中采用的光刻胶为正性光刻胶,对曝光后的正性光刻胶采用四甲基氢氧化铵(TMAH)溶液显影,TMAH溶液会腐蚀半导体衬底硅,对其上的栅极氧化层进行处理使其变致密,可以防止其下的半导体衬底硅被腐蚀。
4)可选方案中,臭氧所溶于的溶液为去离子水或双氧水,上述两种溶液不引入新的杂质离子。
5)可选方案中,研究表明,所述臭氧的浓度范围为1ppm~1000ppm时,与栅极氧化层中的硅悬挂键结合后,对硅悬挂键填充效果较佳,进而对栅极氧化层的致密性改善效果较佳。
6)可选方案中,第一厚度的栅极氧化层为低温氧化物(LowTemperatureOxide,LTO),低温氧化物形成温度较低,一般不超过200℃,能控制栅极氧化层形成过程的热预算,避免热载流子效应。但是,上述方法形成的栅极氧化层硅悬挂键较多,比较疏松,在显影过程中显影液易扩散入其中进而接触半导体衬底沟道区对其腐蚀,为避免上述问题造成场效应晶体管性能不可靠,对栅极氧化层采用臭氧溶液处理,臭氧中的氧离子能对栅极氧化层的硅悬挂键进行填充,使其致密,从而阻隔显影液对半导体衬底沟道区的腐蚀,提高了场效应晶体管的可靠性。
7)可选方案中,所述第一厚度的栅极氧化层采用原子层(ALD)沉积法形成,能对栅极氧化层厚度进行精确控制。
附图说明
图1至图5是本发明一个实施例的栅极氧化层在制作过程中的结构示意图;
图6是本发明一个实施例的半导体器件的结构示意图;
图7至图8是本发明另一个实施例的栅极氧化层在制作过程中的结构示意图;
图9是本发明再一个实施例的栅极氧化层在制作过程中的结构示意图。
具体实施方式
如背景技术中所述,现有的场效应晶体管性能不可靠。经过分析,发明人发现现有技术形成的栅极氧化层中具有较多硅悬挂键,这造成栅极氧化层较为疏松,在显影过程中,显影液易扩散入该栅极氧化层,进而对其下的沟道区造成腐蚀,这影响形成的场效应晶体管性能。基于上述分析,本发明采用含有臭氧的溶液对光刻前的栅极氧化层进行处理,臭氧中的氧离子能与栅极氧化层内的硅悬挂键成键,即臭氧中的氧离子作为填充原子填充栅极氧化层的硅悬挂键,使得栅极氧化层致密,避免显影液扩散入其中对栅极氧化层下的半导体衬底沟道区造成腐蚀,从而提高了场效应晶体管的可靠性。
为使本发明的上述目的、特征和优点能够更为明显易懂,下面结合附图对本发明的具体实施例做详细的说明。
图1至图5为本发明一个实施例提供的栅极氧化层在制作过程中的结构示意图。以下结合图1至图5,详细介绍上述制作方法。
首先,如图1所示,提供半导体衬底10,包括第一区域101与第二区域102。
第一区域101用于形成第三厚度d3的栅极氧化层14(参照图5所示),第二区域102用于形成第二厚度d2的栅极氧化层15(仍参照图5所示)。
本实施例中,如图1所示,半导体衬底10具有两个分立的鳍部103以及覆盖半导体衬底10的介电层11,所述介电层11具有开口(未标示),所述开口暴露出鳍部103的部分表面,其中一个鳍部103位于第一区域101,另外一个鳍部103位于第二区域102。
鳍部103的制作方法可以通过刻蚀半导体衬底10形成,也可以通过选择性外延法生长形成。
半导体衬底10可以为硅材质或绝缘体上硅(SOI),第一区域101与第二区域102通过浅沟槽隔离结构(STI)隔开。
接着,如图2所示,在半导体衬底10上形成第一厚度d1的栅极氧化层12。
第一厚度d1为第三厚度d3与第二厚度d2之差。
本实施例中,如图5所示,第三厚度d3大于第二厚度d2。
具体地,栅极氧化层12材质例如为二氧化硅,可以通过热氧化法形成,也可以通过物理气相沉积法(PhysicalVaporDeposition,PVD),化学气相沉积法(ChmicalVaporDeposition,CVD)形成。为精确控制栅极氧化层12的厚度,优选采用原子层沉积法(AtomLayerDeposition,ALD)。考虑到抑制半导体衬底10的热预算,避免热载流子效应,栅极氧化层12为低温氧化物层(LTO),本实施例中,上述低温氧化物层在50℃~200℃下,通过等离子体增强化学气相沉积(PECVD)法,经由二氧化硅前驱体(例如硅烷气体或原硅酸四乙酯等硅源,以及分子氧和臭氧等氧源)形成。
实际工艺中发现,上述各种方法形成的栅极氧化层12中具有一些硅悬挂键,尤其是对于低温氧化物,其内具有大量的硅悬挂键,上述硅悬挂键造成栅极氧化层12较为疏松,在后续显影过程中,显影液易扩散入其中,进而导致其下的鳍部103被腐蚀,这会造成后续形成的场效应晶体管性能不可靠。
为解决上述问题,如图3所示,采用含有臭氧的溶液对所述第一厚度d1栅极氧化层12处理。
具体处理的方法可以将具有栅极氧化层12的半导体衬底10浸泡入含有臭氧的溶液中,也可以向半导体衬底10具有栅极氧化层12的表面喷入含有臭氧的溶液。
上述臭氧溶液中含有氧离子,该氧离子能与硅悬挂键结合,换言之,氧离子作为填充原子对硅悬挂键引起的孔隙进行填充,从而使得栅极氧化层12致密,避免后续光刻步骤中显影液扩散入其中对其下的鳍部103造成腐蚀。
在具体实施过程中,臭氧可以溶于去离子水或双氧水,上述采用溶解有臭氧(O3)的去离子水或双氧水处理栅极氧化层12后,再次采用去离子冲洗半导体衬底10以去除臭氧残留物以及双氧水残留物。
可以理解的是,上述采用去离子水或双氧水作为溶解臭氧的溶液的好处在于其不引入新的杂质,其它实施例中,上述溶解臭氧的溶液也可以为其它溶液,该溶液的残留物采用去离子冲洗加以去除。
采用含有臭氧的溶液对栅极氧化层12处理时,温度范围为0℃~100℃,上述温度范围使得臭氧易于分解为氧离子,大量氧离子与栅极氧化层12中的硅悬挂键结合速度较快,氧离子对硅悬挂键填充后,使得栅极氧化层12的致密性增强,变为致密的栅极氧化层12’(参照图3所示)。
此外,研究表明,臭氧的浓度范围为1ppm~1000ppm时,与栅极氧化层12中的硅悬挂键结合后,对硅悬挂键填充效果较佳,从而对栅极氧化层12的致密性改善较佳。
之后,如图4所示,在栅极氧化层12’上形成光刻胶层,曝光、显影后形成暴露第二区域102的栅极氧化层12’的图案化光刻胶13,以所述图案化光刻胶13为掩膜去除第二区域102的栅极氧化层12’。
本实施例中,形成的光刻胶层为正性光刻胶,曝光采用现有的曝光方法,显影过程中使用的显影液为TMAH溶液。
其它实施例中,也可以采用负性光刻胶,采用现有的显影液去除。
可以理解的是,由于处理后的栅极氧化层12’致密性较佳,因而相对于没有处理的栅极氧化层12,能避免显影液扩散入其中,进而能避免显影液对其下的鳍部103造成腐蚀。
接着,如图5所示,去除光刻胶残留物,在所述第一区域101的第一厚度d1栅极氧化层12’与第二区域102的半导体衬底上形成第二厚度d2的栅极氧化层。
本步骤完成后,第一区域101的栅极氧化层14的厚度为第三厚度d3,第二区域102的栅极氧化层15的厚度为第二厚度d2。
对于光刻胶残留物的去除,可以采用灰化法加以去除,也可以采用NMP溶液去除。
类似厚度d1的栅极氧化层12,第二厚度d2的栅极氧化层材质例如也为二氧化硅,可以采用热氧化法形成,也可以通过物理气相沉积法,化学气相沉积法形成。为精确控制第二厚度d2,优选采用原子层沉积法。考虑到抑制半导体衬底的热预算,避免热载流子效应,本实施例中,第二厚度d2的栅极氧化层为低温氧化物层(LTO),优选在50℃~200℃下,通过等离子体增强化学气相沉积(PECVD)法,经由二氧化硅前驱体(例如硅烷气体或原硅酸四乙酯等硅源,以及分子氧和臭氧等氧源)形成。
基于上述制作的栅极氧化层14、15,本发明还提供一种半导体器件的制作方法,具体地,首先,在所述栅极氧化层14、15上形成栅极层;之后,在栅极层上形成光刻胶,曝光、显影后以图案化的光刻胶为掩膜刻蚀形成栅极结构。
可以理解的是,上述图案化的光刻胶所覆盖的区域为预定形成栅极结构的区域,如图6所示,第一区域101的栅极结构包括横跨在鳍部103的栅极氧化层14以及栅极层16,第二区域102的栅极结构包括横跨在鳍部103的栅极氧化层15以及栅极层16。
图7至图8为本发明另一个实施例提供的栅极氧化层在制作过程中的结构示意图。上述栅极氧化层的制作方法大致与图1至图5中的栅极氧化层形成方法相同,区别在于,图1至图5中的第三厚度d3的栅极氧化层14、第二厚度d2的栅极氧化层15均形成在鳍部103的表面,而图7至图8中的第三厚度d3的栅极氧化层14’、第二厚度d2的栅极氧化层15’形成在平面型沟道区表面,即半导体衬底10的第一区域101与第二区域102为平面型区域。
可以理解的是,不论是凸出于半导体衬底10表面的沟道区,还是与半导体衬底10表面齐平的沟道区,对光刻前其表面形成的第一厚度d1的栅极氧化层12进行臭氧溶液处理,都能使其变为致密的栅极氧化层12’,栅极氧化层12’由于比较致密,能防止后续显影过程中显影液扩散入其中进而避免了对沟道区的腐蚀,从而提高形成的场效应晶体管的可靠性。
图9为本发明再一个实施例提供的栅极氧化层在制作过程中的结构示意图。上述栅极氧化层的制作方法大致与图1至图5中的栅极氧化层形成方法相同,区别在于,半导体衬底10的第一区域101与第二区域102分别具有两个鳍部103,其它实施例中,第一区域101与第二区域102也可以分别具有三个及其以上鳍部103。在曝光过程中,图形化光刻胶13可以将需保留第一厚度d1的栅极氧化层12’的区域整体覆盖。
虽然本发明披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (12)
1.一种栅极氧化层的制作方法,其特征在于,包括:
提供包括第一区域与第二区域的半导体衬底;
在所述半导体衬底上形成第一厚度的栅极氧化层;
采用含有臭氧的溶液对所述第一厚度的栅极氧化层处理;
在处理后的栅极氧化层上形成暴露第二区域的栅极氧化层的图案化光刻胶,以所述图案化光刻胶为掩膜去除第二区域的栅极氧化层;
去除所述图案化光刻胶,在所述第一区域与第二区域形成第二厚度的栅极氧化层。
2.根据权利要求1所述的制作方法,其特征在于,所述半导体衬底材质为硅,形成所述图案化光刻胶过程中,光刻胶为正性光刻胶,显影采用四甲基氢氧化铵溶液。
3.根据权利要求1所述的制作方法,其特征在于,所述溶液为去离子水或双氧水。
4.根据权利要求1或3所述的制作方法,其特征在于,所述臭氧的浓度范围为1ppm~1000ppm。
5.根据权利要求4所述的制作方法,其特征在于,采用含有臭氧的溶液对栅极氧化层处理时,温度范围为0℃~100℃。
6.根据权利要求1所述的制作方法,其特征在于,所述第一厚度的栅极氧化层为低温氧化物。
7.根据权利要求6所述的制作方法,其特征在于,所述低温氧化物的形成温度范围为50℃~200℃。
8.根据权利要求1所述的制作方法,其特征在于,所述第一厚度的栅极氧化层采用原子层沉积法形成。
9.根据权利要求1所述的制作方法,其特征在于,所述半导体衬底具有多个分立的鳍部以及覆盖半导体衬底的介电层,所述介电层具有开口,所述开口暴露出鳍部的部分表面,部分个鳍部位于所述第一区域,另外部分个鳍部位于所述第二区域。
10.根据权利要求9所述的制作方法,其特征在于,所述第一区域与第二区域分别具有多个鳍部。
11.根据权利要求1所述的制作方法,其特征在于,采用含有臭氧的溶液处理栅极氧化层后,还采用去离子水冲洗所述栅极氧化层。
12.一种半导体器件的制作方法,其特征在于,包括:
采用权利要求1至11中任一项所述的制作方法形成栅极氧化层;
在所述栅极氧化层上形成栅极层;
在栅极层上形成图案化光刻胶,以所述图案化光刻胶为掩膜刻蚀形成栅极结构。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410283556.6A CN105448686B (zh) | 2014-06-23 | 2014-06-23 | 栅极氧化层的制作方法及半导体器件的制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410283556.6A CN105448686B (zh) | 2014-06-23 | 2014-06-23 | 栅极氧化层的制作方法及半导体器件的制作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105448686A true CN105448686A (zh) | 2016-03-30 |
CN105448686B CN105448686B (zh) | 2018-11-16 |
Family
ID=55558747
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410283556.6A Active CN105448686B (zh) | 2014-06-23 | 2014-06-23 | 栅极氧化层的制作方法及半导体器件的制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105448686B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111564495A (zh) * | 2020-04-08 | 2020-08-21 | 中国科学院微电子研究所 | 双沟道mosfet、掩埋沟道晶体管及制造方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040014288A1 (en) * | 2002-07-12 | 2004-01-22 | Cho Ihl Hyun | Method of manufacturing semiconductor devices |
KR20040107988A (ko) * | 2003-06-16 | 2004-12-23 | 주식회사 하이닉스반도체 | 듀얼 게이트 산화막 제조방법 |
US20080050879A1 (en) * | 2006-08-23 | 2008-02-28 | Taiwan Semiconductor Manufacturing Co., Ltd. | Methods of forming metal-containing gate structures |
CN103295891A (zh) * | 2012-03-02 | 2013-09-11 | 中芯国际集成电路制造(上海)有限公司 | 栅介质层的制作方法、晶体管的制作方法 |
-
2014
- 2014-06-23 CN CN201410283556.6A patent/CN105448686B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040014288A1 (en) * | 2002-07-12 | 2004-01-22 | Cho Ihl Hyun | Method of manufacturing semiconductor devices |
KR20040107988A (ko) * | 2003-06-16 | 2004-12-23 | 주식회사 하이닉스반도체 | 듀얼 게이트 산화막 제조방법 |
US20080050879A1 (en) * | 2006-08-23 | 2008-02-28 | Taiwan Semiconductor Manufacturing Co., Ltd. | Methods of forming metal-containing gate structures |
CN103295891A (zh) * | 2012-03-02 | 2013-09-11 | 中芯国际集成电路制造(上海)有限公司 | 栅介质层的制作方法、晶体管的制作方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111564495A (zh) * | 2020-04-08 | 2020-08-21 | 中国科学院微电子研究所 | 双沟道mosfet、掩埋沟道晶体管及制造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN105448686B (zh) | 2018-11-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5746238B2 (ja) | バルク基板上に作製される分離トライゲートトランジスタ | |
CN107919327B (zh) | 半导体结构及其形成方法 | |
CN106486350B (zh) | 半导体结构的形成方法 | |
CN105336621A (zh) | 鳍式场效应管的形成方法 | |
CN102569073A (zh) | 半导体器件的制作方法 | |
CN102956492A (zh) | 半导体结构及其制作方法、mos晶体管及其制作方法 | |
US20170309522A1 (en) | Methods for forming fin structures | |
CN104979173B (zh) | 半导体结构及其形成方法 | |
US9184295B2 (en) | Method for manufacturing a suspended membrane and dual-gate MOS transistor | |
CN105097518A (zh) | 鳍式场效应管的形成方法 | |
CN105529265A (zh) | Mos晶体管的制作方法及mos晶体管 | |
KR20090037055A (ko) | 반도체 소자의 제조 방법 | |
CN105448686A (zh) | 栅极氧化层的制作方法及半导体器件的制作方法 | |
US9721949B1 (en) | Method of forming super steep retrograde wells on FinFET | |
TW202203436A (zh) | 循環式自限制蝕刻製程 | |
US20120208334A1 (en) | Methods of fabricating a dual polysilicon gate and methods of fabricating a semiconductor device using the same | |
CN109786249A (zh) | 半导体器件及其形成方法 | |
CN104183491A (zh) | 晶体管的形成方法 | |
CN107706153B (zh) | 半导体器件的形成方法 | |
CN102969234B (zh) | 一种金属栅电极的制造方法 | |
CN107799421B (zh) | 半导体器件的形成方法 | |
CN107591331B (zh) | 半导体结构及其形成方法 | |
CN107731751B (zh) | 半导体结构及其形成方法 | |
CN105870005B (zh) | 半导体结构及其形成方法 | |
CN112928023B (zh) | 半导体结构及其形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |