CN113013167A - 一种新型dram结构及实现方法 - Google Patents
一种新型dram结构及实现方法 Download PDFInfo
- Publication number
- CN113013167A CN113013167A CN202110252584.1A CN202110252584A CN113013167A CN 113013167 A CN113013167 A CN 113013167A CN 202110252584 A CN202110252584 A CN 202110252584A CN 113013167 A CN113013167 A CN 113013167A
- Authority
- CN
- China
- Prior art keywords
- transistor
- dram structure
- dram
- capacitor
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 35
- 239000003990 capacitor Substances 0.000 claims abstract description 22
- 230000008569 process Effects 0.000 claims abstract description 20
- 108091006146 Channels Proteins 0.000 claims description 16
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 12
- 229920005591 polysilicon Polymers 0.000 claims description 12
- 239000002184 metal Substances 0.000 claims description 11
- 229910052751 metal Inorganic materials 0.000 claims description 11
- 239000000463 material Substances 0.000 claims description 10
- 108010075750 P-Type Calcium Channels Proteins 0.000 claims description 7
- 229910021332 silicide Inorganic materials 0.000 claims description 6
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 6
- 235000012239 silicon dioxide Nutrition 0.000 claims description 6
- 239000000377 silicon dioxide Substances 0.000 claims description 6
- 239000004065 semiconductor Substances 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 claims description 2
- 239000011810 insulating material Substances 0.000 claims 1
- 238000003860 storage Methods 0.000 abstract description 9
- 230000010354 integration Effects 0.000 abstract description 5
- 230000000694 effects Effects 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000006386 memory function Effects 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/39—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor and the transistor being in a same trench
- H10B12/395—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor and the transistor being in a same trench the transistor being vertical
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
- H10B12/0383—Making the capacitor or connections thereto the capacitor being in a trench in the substrate wherein the transistor is vertical
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
- H10B12/0387—Making the trench
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供一种新型DRAM结构及实现方法，包括纵向环栅结构晶体管和沟槽电容器。其中纵向结构晶体管的栅极可以自定义实现单面、双面、三面或四面导电，具有极大的灵活性。同时，DRAM结构连接的电容采用沟槽电容器，其与纵向结构晶体管通过另一深沟槽进行隔离，沟槽既用于形成晶体管，同时也形成电容，该工艺方法完全兼容现有CMOS工艺，结构整体可以根据需要做在不同的P阱或N阱中，对应形成NMOSFET或PMOSFEET。计算结构和存储结构直接相连，可实现存算一体。
Description
技术领域
本发明涉及微电子技术和半导体材料。
背景技术
传统计算机采用冯诺依曼结构，这种结构中计算功能和存储功能是分离的，计算功能主要由cpu完成，而存储结构主要依靠存储器实现。在整个存储器生态中，RAM结构占着十分重要的地位。RAM结构一般分为两种，其一是SRAM，其二是DRAM。SRAM结构读取速度快，不用配合刷新电路，因此有着比较高的工作效率，但一个SRAM基本结构相对复杂，需要至少6个晶体管，整体集成度低，功耗比较大。而DRAM结构，一个基本单元只需要一个开关晶体管和一个电容组成，虽然其存在需要定时进行刷新操作等缺点，但其结构简单，集成度高，存储容量大等优点，越来越成为存储器件中的重要一环。
在冯诺依曼结构体系下，最核心的是计算单元，也就是cpu，通过近几十年的发展，cpu的性能是一直按照摩尔定律在向前发展，存储器的性能虽然也在不断进步，但处理器和存储器功能不同，需求不同，工艺和封装都不相同，存储器相对处理器性能的差距越来越大，导致存储器的读写和访问速度越来越跟不上处理器的计算速度。功耗方面，虽然的确随着半导体工艺的进步，总体功耗有所下降，存储器的访存功耗和通信功耗占总功耗的比例越来越大，严重制约了计算机性能的进一步提升，由此导致的存储墙问题越来越严重。
要想提高计算机性能，尽可能减小存储墙问题，存算一体构想是较好的解决方案之一。要实现存算一体，就是要把存储器和处理器单元结合到一起，这要求上述两者的实现工艺必须匹配，可以兼容，只有满足这个前提，这两者的工作状态才有可能更好配合。
对于晶体管发展来说，随着晶体管特征尺寸的不断减小，平面MOS工艺会出现断沟道效应，DIBL效应等一系列问题。由此诞生FINFET等工艺实现了对单个晶体管性能的提升，但是这些工艺依然是平面工艺，对光刻尺寸的限制非常敏感，想要继续缩小器件尺寸依然存在非常大的障碍。
本发明中包括的新型纵向环栅晶体管[1]，一方面，由于导电沟道最多可为四面沟道，宽长比更容易调控，相比于FinFET基本单元，宽长比最大值可以设置得更大，因此可以具有更高的电流密度，更小的导通电阻，性能更好。另一方面，由于本发明中的晶体管结构采用纵向结构，源区、沟道、漏区完全利用纵向的空间，沟道长度等受到的工艺限制从平面MOSFET的光刻工艺转到外延工艺，而现有的外延工艺完全可控到仅生长几nm甚至几个原子层的厚度，纵向结构晶体管沟道长度可以更窄，沟道掺杂可以是高浓度，也可以极大的减弱DIBL等短沟道效应。再者，由于利用纵向结构，每个器件在平面维度上几乎只占用了一个源极区域的面积，集成度更高。
发明内容
本发明基于上述事实，提出了一种基于新型纵向环栅晶体管的新型DRAM结构及实现方法，该结构在该纵向环栅晶体管基础上，利用垂直沟槽直接与晶体管源极组成电容，电容上极板与栅极材料通过另一深沟槽直接隔开，俯视来看，每一个DRAM基本单元都是紧密结合在一起的，由此可以大大增加集成度，有效减小存储芯片面积。同时，该存储结构可以完全兼容现有CMOS工艺，存储DRAM和计算晶体管可以在同样工艺下完成，实现存算一体。
本发明所述的纵向环栅晶体管结构，以NMOSFET为例，从上到下依次是N+源区、 N-漂移区、P型沟道区和N+源区。
所述晶体管结构中，N+区掺杂浓度最高，P型区掺杂浓度次之或接近于N+区掺杂浓度，N-区掺杂浓度最低。
所述晶体管结构俯视来看，漏极居中，四周环绕栅极区域。栅极区域做在沟槽之中，槽深度需要超过P型沟道区。栅极介质为二氧化硅，栅极材料整体为多晶硅，或者整体为金属硅化物，或者整体为金属，或者局部为多晶硅、硅化物、金属的任意组合共同构成栅极介质。
所述晶体管结构中N-漂移区为LDD结构，提升耐压的同时也能够有效抑制短沟道效应。
所述晶体管结构可做在不同类型的阱中，通过阱可以构成不同类型的NMOSFET或PMOSFET晶体管。
所述晶体管可以根据需要选择单面，双面，三面或四面沟道导电，只需要在沟槽刻蚀或者填充栅电极材料时候选择相应需要的面数即可。
本发明所述的沟槽电容，利用纵向环栅晶体管刻蚀栅极区域形成的沟槽而无需另作沟槽。电容通过另一深沟槽和晶体管栅极隔开，利用侧壁可形成更大电容值的存储电容。电容极板材料可选用金属或金属硅化物或多晶硅或上述几种材料的组合构成。
该方法与已有申请专利“一种新型DRAM集成电路的结构”[2]的不同在于，该被引专利中DRAM结构利用的是纵向结构晶体管源极侧壁生长氧化物层和金属层来构成电容，且无法实现4面导电，本发明专利中，纵向晶体管可以自定义实现单面、双面、三面或四面导电，采用沟槽电容来实现存储功能，电容和晶体管栅极共用一个沟槽，兼容现有CMOS工艺，可实现存算一体。
参考文献:
[1]廖永波,李平,胡兆晞等,一种新型互补MOS集成电路基本单元:中国,CN201911306288.4[P].2019.12.18
[2]廖永波,李平,林凡等,一种新型DRAM集成电路的结构:中国,CN201911306287.X[P].2019.12.18
附图说明
图1是传统深槽结构DRAM结构剖面图
图2是本发明中的DRAM结构的三维视图
图3是本发明名中的DRAM结构俯视图
图4是本发明名中的DRAM结构沿图3俯视图IX-IX’的部分剖面示意图
图5-11是本发明名中的DRAM结构的工艺流程图
图12是本发明中晶体管可兼容CMOS工艺构成NMOSFET和PMOSFET示意图
各图编号：101漏极电极，102二氧化硅，103多晶硅，104N+漏区，105N-漂移区，106P型沟道区，107N+源区，108氮化硅
具体实施方式
为了使本发明阐释的更清楚，以下结合附图和实施例，对本发明进行进一步的详细说明，现以NMOSFET为例。以下实施例与附图仅用于示例性说明，不能理解为本专利的限制。
如图1所示为传统深槽DRAM结构剖面图，可以看出，传统深槽DRAM结构中，深槽电容的形成需要单独实现的工艺步骤，且深槽的形成只用于形成电容，这导致dram工艺和CMOS工艺无法兼容。
如图2、图3和图4所示，本发明中DRAM结构包含纵向环栅晶体管和沟槽电容。其中纵向环栅晶体管漏极居中，四周环绕栅极区域。栅极区域做在沟槽之中，槽深度超过P 型沟道区。栅极介质为二氧化硅，栅极材料为多晶硅。晶体管结构从上到下依次是N+源区、 N-漂移区、P型沟道区和N+源区。其中N-漂移区在提升耐压的同时也能够有效抑制短沟道效应。沟槽电容与晶体管栅极区域共用一个沟槽，电容通过另一深沟槽和晶体管栅极隔开。
图5-11展示了本发明中DRAM结构的部分工艺流程，先按工艺步骤顺序说明如下：
如图5所示，在N-型外延片基础上，再通过两次外延和离子注入，分别形成P型区和N+型区。其中(c)图从上到下分别对应N+源区、P型沟道区、N-漂移区和N+漏区。
如图6所示，将图5(c)对应结构中心旋转180°，沉积并刻蚀氮化硅，以氮化硅为掩膜刻蚀4层结构的硅片，刻蚀深度需要超过P型沟道区。
如图7所示，在图6结构基础上，去掉氮化硅，全表面氧化在硅片表面形成二氧化硅层。
如图8所示，在图7结构基础上，沉积多晶硅。
如图9所示，在图8结构基础上，刻蚀多晶硅形成另一深沟槽，用以将电容和多晶硅栅电极隔开。
如图10所示，在图9结构基础上，刻蚀二氧化硅，形成漏极开孔并将N+硅层裸露出来。
如图11所示，在图10结构基础上，沉积漏极电极。
如图12所示，结合阱的工艺，在同样的4层硅片结构上，可以形成NMOSFET和PMOSFET，两者工艺几乎相同，同时兼容现有CMOS工艺。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案做出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
Claims (7)
1.一种新型DRAM结构及实现方法，其特征在于，所述DRAM结构包含晶体管为纵向环栅结构晶体管和沟槽电容。
2.如权利要求1所述的一种新型DRAM结构及实现方法，其特征在于，所述DRAM结构中的纵向环栅结构晶体管为NMOSFET，其最下方为N+层，做晶体管源区。该层上方为P型层，做晶体管沟道区。P型沟道半导体区上方为N-轻掺杂层。N-层上方为另一N+层，做晶体管源区。
3.如权利要求1所述的一种新型DRAM结构及实现方法，其特征在于，所述DRAM结构中的纵向环栅结构晶体管可以实现1面，2面，3面或4面导电，沟道导电面数可以由用户自行选择指定。
4.如权利要求1所述的一种新型DRAM结构及实现方法，其特征在于，所述DRAM结构中的纵向环栅结构晶体管栅电极可以是整体为多晶硅，或者整体为金属硅化物，或者整体为金属，或者局部为多晶硅、硅化物、金属的任意组合共同构成栅极介质。
5.如权利要求1所述的一种新型DRAM结构及实现方法，其特征在于，所述DRAM结构中的沟槽电容，极板之一为多晶硅，通过源极开孔直接与晶体管源极相连，二氧化硅作为沟槽电容的绝缘材料，再生长一层金属或金属硅化物或多晶硅或上述几种材料的组合构成。电容和栅极材料之间通过另一深沟槽隔开。
6.如权利要求1所述的一种新型DRAM结构及实现方法，其特征在于，所述DRAM结构可以根据需要做在不同的P阱或N阱中，阱可以兼容其他晶体管的制作工艺。
7.如权利要求1所述的一种新型DRAM结构及实现方法，其特征在于，所述DRAM结构可以直接与其他晶体管相接，DRAM存储数据，其他晶体管对数据进行处理，实现存算一体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110252584.1A CN113013167A (zh) | 2021-03-08 | 2021-03-08 | 一种新型dram结构及实现方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110252584.1A CN113013167A (zh) | 2021-03-08 | 2021-03-08 | 一种新型dram结构及实现方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113013167A true CN113013167A (zh) | 2021-06-22 |
Family
ID=76408853
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110252584.1A Pending CN113013167A (zh) | 2021-03-08 | 2021-03-08 | 一种新型dram结构及实现方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113013167A (zh) |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5244824A (en) * | 1990-09-05 | 1993-09-14 | Motorola, Inc. | Trench capacitor and transistor structure and method for making the same |
| CN1227970A (zh) * | 1998-03-04 | 1999-09-08 | 西门子公司 | 存储单元结构及其制造方法 |
| US5990509A (en) * | 1997-01-22 | 1999-11-23 | International Business Machines Corporation | 2F-square memory cell for gigabit memory applications |
| US6043527A (en) * | 1998-04-14 | 2000-03-28 | Micron Technology, Inc. | Circuits and methods for a memory cell with a trench plate trench capacitor and a vertical bipolar read device |
| CN1344029A (zh) * | 2000-09-08 | 2002-04-10 | 株式会社东芝 | 半导体存储器及其制造方法 |
| CN1553498A (zh) * | 2003-06-06 | 2004-12-08 | ���ǿƼ��ɷ�����˾ | 具有垂直型晶体管与沟槽电容器的存储器装置的制造方法 |
| US20070034922A1 (en) * | 2005-08-11 | 2007-02-15 | Micron Technology, Inc. | Integrated surround gate multifunctional memory device |
| CN101090117A (zh) * | 2006-06-12 | 2007-12-19 | 中芯国际集成电路制造(上海)有限公司 | 半导体存储器件及其制造方法 |
| US9391194B1 (en) * | 2015-06-19 | 2016-07-12 | Sanken Electric Co., Ltd. | High voltage vertical FPMOS fets |
| CN110828459A (zh) * | 2019-12-18 | 2020-02-21 | 电子科技大学 | 一种新型dram集成电路的结构 |
-
2021
- 2021-03-08 CN CN202110252584.1A patent/CN113013167A/zh active Pending
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5244824A (en) * | 1990-09-05 | 1993-09-14 | Motorola, Inc. | Trench capacitor and transistor structure and method for making the same |
| US5990509A (en) * | 1997-01-22 | 1999-11-23 | International Business Machines Corporation | 2F-square memory cell for gigabit memory applications |
| CN1227970A (zh) * | 1998-03-04 | 1999-09-08 | 西门子公司 | 存储单元结构及其制造方法 |
| US6043527A (en) * | 1998-04-14 | 2000-03-28 | Micron Technology, Inc. | Circuits and methods for a memory cell with a trench plate trench capacitor and a vertical bipolar read device |
| CN1344029A (zh) * | 2000-09-08 | 2002-04-10 | 株式会社东芝 | 半导体存储器及其制造方法 |
| CN1553498A (zh) * | 2003-06-06 | 2004-12-08 | ���ǿƼ��ɷ�����˾ | 具有垂直型晶体管与沟槽电容器的存储器装置的制造方法 |
| US20070034922A1 (en) * | 2005-08-11 | 2007-02-15 | Micron Technology, Inc. | Integrated surround gate multifunctional memory device |
| CN101090117A (zh) * | 2006-06-12 | 2007-12-19 | 中芯国际集成电路制造(上海)有限公司 | 半导体存储器件及其制造方法 |
| US9391194B1 (en) * | 2015-06-19 | 2016-07-12 | Sanken Electric Co., Ltd. | High voltage vertical FPMOS fets |
| CN110828459A (zh) * | 2019-12-18 | 2020-02-21 | 电子科技大学 | 一种新型dram集成电路的结构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110010689B (zh) | 半导体器件及其制造方法 | |
| US5008723A (en) | MOS thin film transistor | |
| CN105431929A (zh) | 具有掺杂的子鳍片区域的非平面半导体器件及其制造方法 | |
| CN106298941A (zh) | 屏蔽栅沟槽功率器件及其制造方法 | |
| CN107039281A (zh) | 具有颈状半导体主体的半导体器件以及形成不同宽度的半导体主体的方法 | |
| CN103872132A (zh) | 金属氧化物半导体(mos)晶体管及其制作方法 | |
| KR20060051752A (ko) | Ｍｏｓ 장치, ｍｏｓ 장치 제조 방법 및 집적 회로 | |
| US20230397400A1 (en) | Semiconductor structure and manufacturing method thereof | |
| WO2005074025A2 (en) | Self-aligned trench mos junctions field-effect transistor for high-frequency applications | |
| JPH10256507A (ja) | 半導体装置 | |
| US20230397399A1 (en) | Semiconductor structure and manufacturing method thereof | |
| JP2011014753A (ja) | 半導体装置 | |
| US20180130804A1 (en) | Vertical Thyristor Cell and Memory Array with Silicon Germanium Base Regions | |
| US20240120382A1 (en) | Storage device, method for manufacturing the same, and electronic apparatus including storage device | |
| CN118173606A (zh) | 高压mos晶体管及其制备方法 | |
| CN115020482A (zh) | 晶体管及其制备方法、以及存储器 | |
| CN108962905B (zh) | 存储器件及其制造方法及包括该存储器件的电子设备 | |
| JP2007189193A (ja) | 半導体装置および半導体装置の製造方法 | |
| KR20170066914A (ko) | 반도체 장치 제조 방법 | |
| KR20170055031A (ko) | 터널링 전계효과 트랜지스터를 이용한 1t 디램 셀 소자와 그 제조방법 및 이를 이용한 메모리 어레이 | |
| US20230276612A1 (en) | Memory device including pillar-shaped semiconductor element and method for manufacturing the same | |
| CN210272357U (zh) | 存储结构 | |
| CN113497036A (zh) | 半导体结构及其形成方法 | |
| CN113013167A (zh) | 一种新型dram结构及实现方法 | |
| CN109755242A (zh) | 半导体装置及其制造方法及包括该装置的电子设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20210622 |
|
| WD01 | Invention patent application deemed withdrawn after publication |