KR19980058392A - 바이모스형 전력 반도체 소자 및 그의 제조방법 - Google Patents
바이모스형 전력 반도체 소자 및 그의 제조방법 Download PDFInfo
- Publication number
- KR19980058392A KR19980058392A KR1019960077716A KR19960077716A KR19980058392A KR 19980058392 A KR19980058392 A KR 19980058392A KR 1019960077716 A KR1019960077716 A KR 1019960077716A KR 19960077716 A KR19960077716 A KR 19960077716A KR 19980058392 A KR19980058392 A KR 19980058392A
- Authority
- KR
- South Korea
- Prior art keywords
- diffusion region
- region
- concentration diffusion
- low concentration
- collector
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 34
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 238000009792 diffusion process Methods 0.000 claims description 85
- 239000000758 substrate Substances 0.000 claims description 18
- 238000000034 method Methods 0.000 claims description 10
- 239000012535 impurity Substances 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 4
- 239000013078 crystal Substances 0.000 abstract description 3
- 230000007547 defect Effects 0.000 abstract description 3
- 230000015556 catabolic process Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 229910052797 bismuth Inorganic materials 0.000 description 2
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
- H01L27/0623—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8248—Combination of bipolar and field-effect technology
- H01L21/8249—Bipolar and MOS technology
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 LDMOS와 바이폴라 트랜지스터를 결합하여 새로운 구조의 Bi-MOS를 형성하여 CMOS회로와 동일 칩상에 공존할 수 있도록 함과 더불어 칩면적을 감소킬 수 있는 전력 반도체 소자 및 그의 제조방법을 제공하는 것으로, 본 발명에 따른 바이 모스형 전력 반도체 소자는 LDMOS의 게이트를 트렌치 기술로 형성함에 따라 수직 전도가 가능한 구조를 이룸으로써 온저항을 감소시키고 결정 결함이 적은 벌크 방향으로 전류 전도가 가능하게 되어 대전류 구동이 가능할 뿐만 아니라, 칩 면적을 감소시킬 수 있다. 또한, LDMOS의 소오스 전극 및 접지를 형성하며, 다른 모든 전극을 칩 상부에 배치함으로써 CMOS 회로와 동일 칩상에 공존시킬 수 있다.
Description
본 발명은 반도체 소자 및 그의 제조방법에 관한 것으로, 특히 엘디모스(Lateral Double-Diffused MOS; 이하, LDMOS)와 바이폴라 트랜지스터가 결합된 바이-모스(Bi-MOS)형 전력 반도체 소자 및 그의 제조방법에 관한 것이다.
이상적으로, 전력 반도체 소자에 있어서는 반도체의 이론적 항복 전압에 가까운 고전압에서의 동작이 가능한 소자가 바람직하다. 이에 따라, 고전압을 사용하는 외부 시스템이 집적 회로에 의해 제어되는 경우, 집적 회로는 내부에 고전압 제어를 위한 소자가 필요하게 되고, 이러한 소자는 높은 브레이크 다운 전압(Breakdown Voltage)을 갖는 구조를 필요로 한다. 즉, 고전압이 집적 인가되는 트랜지스터의 드레인 또는 소오스에 있어서는 드레인 및 소오스와 반도체 기판 사이의 펀치 쓰루(punch through) 전압과 상기 드레인 및 소오스와 웰(well) 또는 기판 사이의 브레이크 다운 전압이 상기 고전압보다 커야 한다.
한편, 일반적인 전력 소자 중 바이 모스형 반도체 전력 소자로서 IGBT(Insulated Gate Bipolar Transistor) 소자는 입력단인 모스 트랜지스터의 전류가 바이폴라 트랜지스터의 베이스 전류를 형성하여 바이폴라 트랜지스터의 전류 이득 만큼 증폭되므로 전류 규동력이 높고, 온(ON) 상태에서의 저항이 작아서 전력 소모가 작다.
그러나, 상기 IGBT 소자는 바이폴라 트랜지스터이 콜렉터 전극이 칩의 저부(Bottom)에 위치하여 단채널(short channel) 상보형 모스(CMOS) 회로와 동일 칩상에 구현할 수 없는 구조로 스마트 전력 집적회로 등에서의 응용이 불가능하다.
이에, 본 발명은 상기한 문제점을 감안하여 창출된 것으로서, LDMOS와 바이폴라 트랜지스터를 결합하여 새로운 구조의 바이 모수를 형성하여 CMOS 회로와 동일 칩상에 공존할 수 있도록 함과 더불어 칩면적을 감소시킬 수 있는 바이 모스형 전력 반도체 소자 및 그의 제조방법을 제공함에 그 목적이 있다.
도 1A 내지 도 1E는 본 발명의 실시예에 따른 바이 모스형 전력 반도체 소자의 제조방법을 설명하기 위한 공정 단면도.
도 2는 상기한 바이 모스형 전력 반도체 소자의 등가회로도.
* 도면의 주요 부분에 대한 부호의 설명
1 : 반도체 기판, 2 : n+매몰층, 3 : p-에피층, 4 : 딥 콜렉터, 5:n-웰, 6 : p-확산영역, 7 : 제1 및 제2 필드 산화막, 8 : n+확산영역, 9 : p+확산영역, 10 : 트렌치, 11 : 게이트 산화막, 12 : 게이트, 13 : 절연막, 14a : 콜렉터/드레인 공통전극, 14b : 소오스 전극, 14c : 에미터 전극
상기 목적을 달성하기 위한 본 발명에 따른 바이 모스형 전력 반도체 소자는 LDMOS 트랜지스터와 바이폴라 트랜지스터가 결합된 바이 모스형 전력 반도체 소자로서, 제1 도전형 반도체 기판 상에 형성된 제2 도전형 고농도 매몰층과; 상기 매몰층이 형성된 상기 기판 상에 형성된 제1 도전형 에피층과; 상기 매몰층과 연결된 제2 도전형 고농도 딥 콜렉터와; 상기 딥 콜렉터로 둘러싸인 상기 에피층 상에 형성된 제2 도전형 웰과; 상기 웰 상에 형성되어 상기 LDMOS의 채널영역으로 작용함과 더불어 상기 바이폴라 트랜지스터의 베이스로 작용하는 제1 도전형 저농도 확산영역과; 상기 매몰층 상의 소정 부분에서 상기 딥 콜렉터와 웰 및 저농도 확산 영역과 접하도록 형성된 트렌치에 매립된 구조를 갖는 제1 및 제2 트렌치형 게이트와; 상기 게이트 저부 및 양 측벽에 형성된 게이트 산화막과; 상기 저농도 확산영역 상에서 서로 이격되어 형성된 제1 및 제2 필드 산화막과; 상기 게이트와 소정부분 접하면서 상기 필드 산화막과 게이트 사이의 상기 저농도 확산영역 상에 형성된 상기 LDMOS의 제2 도전형 제1 및 제2 소오스 영역과; 상기 저농도 확산영역 상에 형성되고 상기 필드 산화막 및 소오스 영역과 접하는 상기 트랜지스터의 제1 도전형 제1 및 제2 베이스 접합영역과; 상기 필드 산화막 사이의 저농도 확산영역 상에 형성된 상기 바이폴라 트랜지스터의 제2 도전형 에미터 영역과; 상기 딥 콜렉터와 콘택하는 제1 및 제2 콜렉터/드레인 공통전극과; 상기 소오스 영역 및 상기 베이스 접합영역의 접합 부분과 콘택하는 제1 및 제2 소스 전극과; 상기 에미터 영역과 콘택하는 에미터 전극과; 상기 기판 상에 형성됨과 더불어 상기 콜렉터/드레인 공통전극과, 소오스 전극과, 에미터 전극 및 게이트 사이의 절연을 위한 절연을 포함하는 것을 특징으로 한다.
또한, 상기 목적을 달성하기 위한 본 발명에 따른 바이 모스형 전력 반도체 소자의 제조방법은 LDMOS 트랜지스터와 바이폴라 트랜지스터가 결합된 바이 모스형 전력 반도체 소자의 제조방법으로서, 제2 도전형 매몰층이 형성된 제1 도전형 반도체 기판 상에 제1 도전형 에피층을 형성하는 단계; 상기 에피층으로 제2 도전형 고농도 불순물을 주입하여 상기 매몰층과 전기적으로 접합하는 제2 도전형 고농도 딥 콜렉터를 형성하는 단계; 상기 딥 콜렉터 영역으로 둘러싸인 상기 에피층에 제2 도전형 불순물을 주입하여 제2 도전형 웰을 형성하는 단계; 상기 웰 상에 제1 도전형 저농도 확산영역을 형성하는 단계; 상기 저농도 확산영역 상에 소정 간격으로 이격된 제1 및 제2 필드 산화막을 형성하는 단계; 상기 제1 및 제2 필드 산화막과 소정 부분 이격된 상기 저농도 확산영역 및 상기 제1 및 제2 필드 산화막 사이의 상기 저농도 확산영역에 제2 도전형 제1 및 제2 고농도 소오스 영역과 에미터 영역을 형성하는 단계; 상기 제1 및 제2 필드 산화막과 상기 제1 및 제2 소오스 영역 양 측이 접하도록 상기 저농도 확산영역에 제1 도전형 고농도 제1 및 제2 베이스 접합영역을 형성하는 단계; 상기 딥 콜렉터와 상기 소오스 영역을 분리시키면서 상기 매몰층이 노출되도록 소정의 폭으로 상기 소오스 영역에서 상기 저농도 확산영역 및 웰 영역을 식각하여 제1 및 제2 트렌치를 형성하는 단계; 상기 제1 및 제1 트렌치에 게이트 절연막을 형성하는 단계; 상기 게이트 절연막이 형성된 상기 제1 및 제2 트렌치에 매립하는 게이트를 형성하는 단계; 상기 기판 전면에 절연막을 형성하는 단계; 상기 딥 콜렉터와 상기 소오스 및 베이스 접합영역의 접합부분 및 에미터 영역이 소정 부분 노출되도록 상기 절연막을 식각하여 콘택홀을 형성하는 단계; 및, 상기 콘택홀을 통하여 상기 딥 콜렉터와 상기 소오스 및 베이스 접합영역의 접합부분 및 에미터 영역과 콘택하는 콜렉터/드레인 공통전극과, 소오스 전극과, 에미터 전극을 형성하는 단계를 포함하는 것을 특징으로 한다.
상기 구성으로 된 본 발명에 의하면, LDMOS의 게이트를 트렌치 기술로 형성함에 따라 수직 전도가 가능한 구조를 이룸으로써 온저항을 감소시키고 결정 결함이 적은 벌크 방향으로 전류 전도가 가능하게 되어 대전류 구동이 가능할 뿐만 아니라, 칩 면적을 감소시킬 수 있다.
또한, 제1 도전형 저농도 확산영역 내에 LDMOS의 소오스 전극 및 접지를 형성하며, 다른 모든 전극을 칩 상부에 배치함으로써 CMOS 회로와 동일 칩상에 공존시킬 수 있다.
[실시예]
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 설명한다.
도 1A 내지 도 1E 는 본 발명의 실시예에 따른 LDMOS와 바이폴라 트랜지스터가 결합된 바이 모스형 전력 반도체 소자의 제조방법을 설명하기 위한 공정 단면도이고, 도 2는 상기한 도 1의 등가회로를 나타낸 회로도이다.
먼저, 도 1E를 참조하여 본 발명에 따른 전력 반도체 소자를 살펴본다.
도 1E에 도시된 바와 같이, p형 반도체 기판(1) 상에 형성된 n+매몰층(2)과, p-에피층(3), 매몰층(2) 상에 형성되어 매몰층(3)과 연결된 딥 콜렉터(4)와, 에피층(3) 상에 형성됨과 더불어 딥 콜렉터(4)와 접합된 제 1 n+확산영역(8a)과, 딥 콜렉터(4)로 둘러싸인 매몰층(2) 상에 형성된 n-웰(15)과, 접합된 n-웰(5) 및 p-확산영역(6)과 접하도록 형성된 트렌치에 매립된 제1 및 제2 트렌치형 게이트(12a, 12b)와, 제1 및 제2 트렌치형 게이트(12a, 12b)의 저부 및 양 측벽에 형성된 게이트 산화막(11)과, p-확산영역(6) 상에서 서로 이격되어 형성된 제1 및 제2 필드 산화막(7a,7b)과, 제1 및 제2 트렌치형 게이트(12a,12b)와 소정 부분 접하면서 제1 및 제2 필드 산화막(7a, 7b)과 제1 및 제2 트렌치형 게이트(12a,12b) 사이의 p-확산영역(6) 상에 형성된 제2 n+ 확산영역(8b)과, p-확산영역(6) 상에 형성되고 제1 및 제2 필드 산화막(7a, 7b) 및 제 2 n+확산영역(8b)과접하는 p+확산영역(9)과, 제1 및 제2 필드 산화막(7a, 7b) 사이의 p-확산영역(6) 상에 형성된 제 3 n+확산영역(8c)과, 딥 콜렉터(4)과 연결된 제 1 n+확산영역(8a)과 톤택하는 콜렉터/드레인 공통전극(14a)과, 제 2 n+확산영역(8b)과 p+확산영역(9)의 접합 부분과 콘택하는 소오스 전극(14b)과, 제 3 n+확산영역(8c)과 콘택하는 에미터 전극(14c)과, 기판 상에 형성됨과 더불어 콜렉터/드레인 공통전극(14a)과, 소오스 전극(14b)과, 에미터 전극(14c) 및 제1 및 제2 트렌치형 게이트(12a, 12b) 사이의 절연을 위한 절연막(13)으로 구성되어 있다.
이어서, 상기한 구성으로 된 전력 반도체 소자의 제조방법을 설명한다. 먼저, 도 1A에 도시된 바와 같이, P형 반도체 기판(1)에 통상의 매몰층 형성 공정으로 선택적으로 n+ 매몰층(2)을 형성하고, 매몰층(2)이 형성된 기판(1) 상에 에피택셜 확산공정으로 p- 에피층(3)을 성장시킨다. 이어서, 에피층(3) 상에 포토리소그라피로 매몰층(2) 양측의 에피층(3)을 노출시키는 마스크 패턴(도시되지 않음)을 형성하고, 노출된 에피층(3)으로 n+ 불순물 이온을 주입하여 매몰층(2)과 연결되는 n+ 딥 콜렉터(4)를 형성한다. 그리고, 공지된 방법으로 상기 마스크 패턴을 제거한다. 이때, 매몰층(2)에 딥 콜렉터(4)가 연결됨에 따라 콜렉터 저항을 감소시킨다.
도 1B에 도시된 바와 같이, 딥 콜렉터(4)로 둘러싸인 안쪽의 에피층(3)에 n-웰(5)을 형성하고, n-웰(5) 상에 일정한 접합 길이를 갖는 p-형 확산영역(6)을 형성한다. 이때, n-웰(5)은 확장된 드레인으로 작용하여 드레인의 항복전압을 증가시키고, p-확산영역(6)은 소자의 동작시에 LDMOS의 채널 영역으로 작용함과 더불어 NPN 바이폴라 트랜지스터의 베이스 영역으로 작용한다. 또한, p-확산영역(6)의 도핑 농도와 접합깊이를 조절함으로써 소자 동작시의 출력 전류를 제어할 수 있따.
도 1C에 도시된 바와 같이, p-확산영역(6) 상에 공지된 LOCOS(LOCal Oxidation of Silicon) 기술을 이용하여 소정의 간격으로 제1 및 제2 필드 산화막(7a,7b)을 형성한다. 이어서, 딥 콜렉터(4) 및 딥 콜렉터(4)와 접하는 에피층(3)의 소정 부분과 제1 및 제2 필드 산화막(7a,7b)과 소정 부분 이격된 p-확산영역(6) 및 제1 및 제2 필드 산화막(7a,7b) 사이의 p-확산영역(6)에 n+ 불순물 이온을 주입하여 제1 내지 제3 n+확산영역(8a,8b,8c)을 형성한다. 그리고, 제1 및 제2 필드 산화막(7a, 7b)의 일측의 p-확산영역(6)에 p+ 불순물 이온을 주입하여 p+확산영역(9)을 형성한다.
도 1D에 도시된 바와 같이, 공지된 트렌치 기술을 이용하여 딥 콜렉턴(4)와 접하는 제1 n+확산영역(8b)과 하부의 p-형 확산영역(6) 및 n-웰(5)을 매몰층(2)이 노출되도록 소정의 폭으로 식각하여 제1 및 제2 트렌치(10a,10b)를 형성한다. 이때, 제1 및 제2 트렌치(10)에 의해 제1 및 제2 n+확산영역(8a,8b)이 분리되는데, 제1 n+확산영역(8a)은 LDMOS의 드레인 영역으로 작용함과 더불어 바이폴라 트랜지스터의 콜렉터 영역으로 작용하고, 이후 형성되는 금속층과의 콘택과 게이트 사이에서 최소 스페이스를 유지하기 위한 여분의 확산영역으로 작용한다. 또한, 제1 n+확산영역(8a)과 이격된 제2 n+확산영역(8b)은 LDMOS에서 소오스 영역으로 작용한다. 한편, 제1 및 제2 필드 산화막(7a,7b) 사이의 제3 n+확산영역(8c)은 바이폴라 트랜지스터의 에미터 영역으로 작용하고, p+확산영역(9)은 바이폴라 트랜지스터의 베이스 영역으로 작용함과 더불어, 제3 n+확산영역(8c)과 p+확산영역(9)은 제1 및 제2 필드 산화막(7a,7b)에 의해 분리되어 표면에서 항복전압이 일어나는 것을 방지한다.
도 1E에 도시된 바와 같이, 제1 및 제2 트렌치(10a,10b)의 저부 및 양 측벽과 기판 전면에 게이트 산화막(11)을 증착하고, 상기 게이트 산화막이 증착된 제1 및 제2 트렌치(10a,10b)에 매립하도록 폴리실리콘막을 증착한 다음, 소정의 형태로 패터닝하여 트렌치형 제1 및 제2 게이트(12a,12b)를 형성한다.
이어서, 기판 전면에 절연막(13)을 형성하고, 제1 n+확산영역(8a) 및 제3n+확산영역(8c)과, 제2 n+확산영역(8b)과 p+확산영역(9)의 접합부분이 소정 부분 노출되도록 절연막(13)을 식각하여 콘택홀을 형성한다. 그리고, 상기 콘택홀에 매립하도록 절연막(13)을 식각하여 콘택홀을 형성한다. 그리고, 상기 콘택홀에 매립하도록 절연막(13) 상에 금속층을 증착하고 패터닝하여, 제1 n+확산영역(8a)과 콘택하는 제 1 및 제 2 콜렉터/드레인 공통 전극(14a)과, 제2 n+확산영역(8b)과 p+확산영역(9)의 접합부분과 콘택하는 제1 및 제2 소오스 전극(14b)과, 제3 n+확산영역(8c)과 콘택하는 에미터 전극(14c)을 형성한다. 한편, 도 2는 도 1E의 등가 회로도로서, LDMOS 트랜지스터(Q1)의 드레인 단자(D)가 NPN 바이폴라 트랜지스터(Q2)의 콜렉터 단자(C)와 접속되어, 콜렉터/드레인 공통 전극(14a)을 이루고, 소오스 단자(S)는 베이스 단자(B)와 접속되어 소오스전극(14b)을 이룬다. 즉, 게이트, 소오스 및 드레인 단자(G, S, D)를 갖는 LDMOS 트랜지스터(Q1)의 와, 베이스, 콜렉터, 에미터 단자((B,C,E)를 갖는 바이폴라 트랜지스터(Q2)가 결합하여 바이 모스형 전력 소자를 이룬다. 이때, LDMOS 트랜지스터(Q1)는 입력단으로 동작하고, NPN 바이폴라 트랜지스터(Q2)는 출력단으로 동작한다.
따라서, 상기한 바이 모스형 전력 소자는 입력된 LDMOS 트랜지스터(Q1)로 구성되어 입력저항이 크고, 출력되어 NPN 바이폴라 트랜지스터(Q2)로 구성되어, LDMOS 트랜지스터(Q1)의 드레인(D)과 NPN 바이폴라 트랜지스터(Q2)의 콜렉터(C)로 전원전압(VCC)이 인가되면, LDMOS 트랜지스터(Q1)의 소오스 전류는 바이폴라 트랜지스터(Q2)의 베이스 전류 성분이 되므로, LDMOS 트랜지스터(Q1)의 드레인 전류는 NPN 바이폴라 트랜지스터(Q2)의 공통 에미터 전류 이득 만큼 증촉된다.
또한, Bi-MOS트랜지스터의 항복전압은 바이폴라 트랜지스터(Q2)의 베이스 개방 상태의 콜렉터와 에미터간의 항복전압인 BVCED에 의해 결정되므로, p-형 확산영역(6)에 도핑 농도와 깊이를 조절함으로써 원하는 값을 얻을 수 있다.
상기 실시예에 의하면, LDMOS의 게이트를 트렌치 기술로 형성함에 따라 수직 전도가 가능한 구조를 이룸으로써 온저항을 감소시키고 결정 결함이 적은 벌크 방향으로 전류 전도가 가능하게 되어 대전류 구동이 가능할 뿐만 아니라, 칩 면적을 감소시킬 수 있다.
또한, p-형 확산영역 내에 LDMOS의 소오스 전극 및 접지를 형성하며, 다른 모든 전극을 칩 상부에 배치함으로써 CMOS회로와 동일 칩상에 공존시킬 수 있다.
그리고, 바이폴라 트랜지스터의 콜렉터를 매몰층과 연결되도록 깊게 형성함으로써, 콜렉터 직렬 저항을 감소시킬 수 있고, 딥 콜렉터를 양 쪽에 배치함으로써 드레인/켈렉터에 고전압이 인가되는 경우 n+확산영역과 p-에피층 양단의 역방향 바이어스에 의해 자체 격리가 가능할 뿐만 아니라, n+확산영역 형성 후 트렌치 게이트를 형성함으로써 오정렬에 대한 마진이 크기 때문에 수율을 증가시킬 수 있다.
또한, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 요지를 벗어나지 않는 범위내에서 다양하게 변형시켜 실시할 수 있다.
Claims (11)
- 엘디모스 트랜지스터와 바이폴라 트랜지스터가 결합된 바이 모스형 전력 반도체 소자로서,제1 도전형 반도체 기판 상에 형성된 제2 도전형 고농도 매몰층과;상기 매몰층이 형성된 상기 기판 상에 형성된 제 1 도전형 에피층과;상기 매몰층과 연결된 제2 도전형 고농도 딥 콜렉터와;상기 딥 콜렉터로 둘러싸인 상기 에피층 상에 형성된 제2 도전형 웰과;상기 웰 상에 형성되어 상기 엘디모스의 채널영역으로 작용함과 다불어 상기 바이폴라 트랜지스터의 베이스로 작용하는 제1 도전형 저농도 확산영역과;상기 매몰층 상의 소정 부분에서 상기 딥 콜렉터와 웰 및 저농도 확산영역과 접하도록 형성된 트렌치에 매립된 구조를 갖는 제1 및 제2 트렌치형 게이트와;상기 게이트 저부 및 양 측벽에 형성된 게이트 산화막과;상기 저농도 확산영역 상에서 서로 이격되어 형성된 제1 및 제2 필드 산화막과;상기 게이트와 소정 부분 접하면서 상기 필드 산화막과 게이트 사이의 상기 저농도 확산영역 상에 형성된 상기 엘디모스의 제2 도전형 제1 및 제2 소오스 영역과;상기 저농도 확산영역 상에 형성되고 상기 필드 산화막 및 소오스 영역과 접하는 상기 트랜지스터의 제1 도전형 제1 및 제2 베이스 접합영역과;상기 필드 산화막 사이의 저농도 확산영역 상에 형성된 상기 바이폴라 트랜지스터의 제2 도전형 에미터 영역과;상기 딥콜렉터와 콘택하는 제1 및 제2 콜렉터/드레인 공통전극과;상기 소오스 영역 및 상기 베이스 접합영역의 접합 부분과 콘택하는 제 1 및 제 2소스 전극과;상기 에미터 영역과 콘택하는 에미터 전극과;상기 기판 상에 형성됨과 더불어 상기 콜렉터/드레인 공통전극과, 소오스 전극과, 에미터 전극 및 게이트 사이의 절연을 위한 절연막을 포함하는 것을 특징으로 하는 바이 모스형 전력 반도체 소자.
- 제 1 항에 있어서, 상기 에피층 상에 형성됨과 더불어 상기 딥 콜렉터와 접합된 제2 도전형 고농도 확산영역을 추가로 포함하는 것을 특징으로 하는 바이 모스형 전력 반도체 소자.
- 제 2 항에 있어서, 상기 고농도 확산영역은 상기 콜렉터/드레인 공통전극과 상기 게이트 사이의 최소한의 스페이스를 유지하기 위한 여분의 확산영역으로 작용하는 것을 특징으로 하는 바이 모스형 전력 반도체 소자.
- 제 1 항에 있어서, 상기 트렌치형 게이트에 의해 전류 전도가 수직 방향으로 이루어지는 것을 특징으로 하는 바이 모스형 전력 반도체 소자.
- 제 4 항에 있어서, 상기 트렌치형 게이트는 상기 소오스 전극을 중심으로 좌우 대칭인 것을 특징으로 하는 바이 모스형 전력 반도체 소자.
- 제 1 항에 있어서, 상기 제1 도전형 저농도 확산영역의 불순물 도핑 농도와 접합 깊이에 따라 출력 전류가 조절되는 것을 특징으로 하는 바이 모스형 전력 반도체 소자.
- 엘디모스 트랜지스터와 바이폴라 트랜지스터가 결합된 바이 모스형 전력 반도체 소자의 제조방법으로서,제2 도전형 매몰층이 형성된 제1 도전형 반도체 기판 상에 제1 도전형 에피층을 형성하는 단계;상기 에피층으로 제2 도전형 고농도 불순물을 주입하여 상기 매몰층과 전기적으로 접합하는 제2 도전형 고농도 딥 콜렉터를 형성하는 단계;상기 딥 콜렉터 영역으로 둘러싸인 상기 에피층에 제2 도전형 불순물을 주입하여 제2 도전형 웰을 형성하는 단계;상기 웰 상에 제1 도전형 저농도 확산영역을 형성하는 단계;상기 저농도 확산영역 상에 소정 간격으로 이격된 제1 및 제2 필드 산화막을 형성하는 단계;상기 제1 및 제2 필드 산화막과 소정 부분 이격된 상기 저농도 확산영역 및 상기 제1 및 제2 필드 산화막 사이의 상기 저농도 확산영역에 제2 도전형 제1 및 제2 고농도 소오스 영역과 에미터 영역을 형성하는 단계;상기 제1 및 제2 필드 산화막과 상기 제1 및 제2 소오스 영역 양 측이 접하도록 상기 저농도 확산영역에 제1 도전형 고농도 제1 및 제2 베이스 접합영역을 형성하는 단계;상기 딥 콜렉터와 상기 소오스 영역을 분리시키면서 상기 매몰층이 노출되도록 소정의 폭으로 상기 소오스 영역에서 상기 저농도 확산영역 및 웰 영역을 식각하여 제1 및 제2 트렌치를 형성하는 단계;상기 제1 및 제1 트렌치에 게이트 절연막을 형성하는 단계;상기 게이트 절연막이 형성된 상기 제1 및 제2 트렌치에 매립하는 게이트를 형성하는 단계;상기 기판 전면에 절연막을 형성하는 단계;상기 딥 콜렉터와 상기 소오스 및 베이스 접합영역의 접합부분 및 에미터 영역이 소정 부분 노출되도록 상기 절연막을 식각하여 콘택홀을 형성하는 단계; 및,상기 콘택홀을 통하여 상기 딥 콜렉터와 상기 소오스 및 베이스 접합영역의 접합부분 및 에미터 영역과 콘택하는 콜렉터/드레인 공통전극과, 소오스 전극과, 에미터 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 바이 모스형 전력 반도체 소자의 제조방법.
- 제 7 항에 상기 소오스 영역을 형성하는 단계에서 상기 에피층 표면에 상기 딥 콜렉터와 접하는 제2 도전형 고농도 확산영역을 추가로 형성하는 것을 특징으로 하는 바이 모스형 전력 반도체 소자의 제조방법.
- 제 8 항에 있어서, 상기 고농도 확산영역은 상기 콜렉터/드레인 공통전극과 상기 게이트 사이의 최소한의 스페이스를 유지하기 위한 여분의 확산영역으로 작용하는 것을 특징으로 하는 바이 모스형 전력 반도체 소자의 제조방법.
- 제 7 항에 있어서, 상기 트렌치형 게이트는 상기 소오스 전극을 중심으로 좌우 대칭으로 형성하는 것을 특징으로 하는 바이 모스형 전력 반도체 소자의 제조방법.
- 제 7 항에 있어서, 상기 제1도전형 저농도 확산영역의 형성시 출력 전류를 감안하여 불순물 도핑 농도와 접합 깊이를 조절하여 형성하는 것을 특징으로 하는 바이 모스형 전력 반도체 소자의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960077716A KR100245303B1 (ko) | 1996-12-30 | 1996-12-30 | 바이 모스형 전력 반도체 소자 및 그의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960077716A KR100245303B1 (ko) | 1996-12-30 | 1996-12-30 | 바이 모스형 전력 반도체 소자 및 그의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980058392A true KR19980058392A (ko) | 1998-10-07 |
| KR100245303B1 KR100245303B1 (ko) | 2000-02-15 |
Family
ID=19492660
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960077716A KR100245303B1 (ko) | 1996-12-30 | 1996-12-30 | 바이 모스형 전력 반도체 소자 및 그의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100245303B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100454075B1 (ko) * | 2002-06-11 | 2004-10-26 | 동부전자 주식회사 | 반도체 소자의 바이폴라 트랜지스터 제조 방법 |
| KR100843532B1 (ko) * | 2004-03-29 | 2008-07-04 | 신덴겐코교 가부시키가이샤 | 반도체 장치 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107920508B (zh) | 2015-10-14 | 2020-11-13 | 组合化学工业株式会社 | 粒状农药组合物及其制造方法 |
-
1996
- 1996-12-30 KR KR1019960077716A patent/KR100245303B1/ko active IP Right Grant
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100454075B1 (ko) * | 2002-06-11 | 2004-10-26 | 동부전자 주식회사 | 반도체 소자의 바이폴라 트랜지스터 제조 방법 |
| KR100843532B1 (ko) * | 2004-03-29 | 2008-07-04 | 신덴겐코교 가부시키가이샤 | 반도체 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100245303B1 (ko) | 2000-02-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5430316A (en) | VDMOS transistor with improved breakdown characteristics | |
| KR100859701B1 (ko) | 고전압 수평형 디모스 트랜지스터 및 그 제조 방법 | |
| KR100697149B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US7649225B2 (en) | Asymmetric hetero-doped high-voltage MOSFET (AH2MOS) | |
| KR100301918B1 (ko) | 고전압전력트랜지스터및그제조방법 | |
| KR910002037B1 (ko) | 반도체장치 및 그 제조방법 | |
| KR100560185B1 (ko) | 반도체 장치 및 휴대 전자 기기 | |
| US4914051A (en) | Method for making a vertical power DMOS transistor with small signal bipolar transistors | |
| US6570229B1 (en) | Semiconductor device | |
| US5970329A (en) | Method of forming power semiconductor devices having insulated gate electrodes | |
| JPH07193154A (ja) | 半導体集積デバイス | |
| US5191401A (en) | MOS transistor with high breakdown voltage | |
| JPH09139438A (ja) | 半導体装置およびその製造方法 | |
| US6307224B1 (en) | Double diffused mosfet | |
| KR100390614B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| KR20010104691A (ko) | 비대칭 전계 효과 트랜지스터를 포함하는 반도체 소자제조 방법 | |
| KR20000014215A (ko) | 높은 신뢰도의 횡형 디모스 트랜지스터 및 그제조방법 | |
| KR0182030B1 (ko) | 바이시모스 트랜지스터 및 그 제조 방법 | |
| KR100374280B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US6525392B1 (en) | Semiconductor power device with insulated circuit | |
| JPH10321853A (ja) | 高耐圧半導体装置 | |
| KR100245303B1 (ko) | 바이 모스형 전력 반도체 소자 및 그의 제조방법 | |
| EP0386779B1 (en) | MOS field-effect transistor having a high breakdown voltage | |
| JP3468621B2 (ja) | 半導体装置およびその製法 | |
| KR100482950B1 (ko) | 반도체소자 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20131017 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20141020 Year of fee payment: 16 |
|
| FPAY | Annual fee payment |
Payment date: 20151019 Year of fee payment: 17 |