CN108039360B - 采用用于边缘终端元件的凹处的边缘终端结构 - Google Patents

采用用于边缘终端元件的凹处的边缘终端结构 Download PDF

Info

Publication number
CN108039360B
CN108039360B CN201711040565.2A CN201711040565A CN108039360B CN 108039360 B CN108039360 B CN 108039360B CN 201711040565 A CN201711040565 A CN 201711040565A CN 108039360 B CN108039360 B CN 108039360B
Authority
CN
China
Prior art keywords
semiconductor device
drift layer
schottky
layer
doped
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711040565.2A
Other languages
English (en)
Other versions
CN108039360A (zh
Inventor
J.P.亨宁
Q.张
S-H.刘
A.K.阿加瓦尔
J.W.帕尔莫尔
S.艾伦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wolfspeed Inc
Original Assignee
Cree Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cree Inc filed Critical Cree Inc
Publication of CN108039360A publication Critical patent/CN108039360A/zh
Application granted granted Critical
Publication of CN108039360B publication Critical patent/CN108039360B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本申请涉及采用用于边缘终端元件的凹处的边缘终端结构。一种边缘终端结构的元件（诸如多个同心保护环）是漂移层中的有效掺杂区域。为了增大这些掺杂区域的深度，单独凹处可以被形成其中将形成所述边缘终端结构的元件的漂移层的表面中。一旦所述凹处被形成在所述漂移层中，在所述凹处附近和底部处的这些区域被掺杂以形成相应的边缘终端元件。

Description

采用用于边缘终端元件的凹处的边缘终端结构
本申请是国家申请号为201280044076.3的发明专利申请的分案申请，该发明专利申请的申请日为2012年9月7日，发明名称为“采用用于边缘终端元件的凹处的边缘终端结构”。
对相关申请的交叉引用
本申请与同此同时提交的题为“SCHOTTKY DIODE”的美国实用新型专利申请号相关；并且与同此同时提交的题为“SCHOTTKY DIODE EMPLOYING RECESSES FOR ELEMENTS OFJUNCTION BARRIER ARRAY”的美国实用新型专利申请号相关，其公开通过引用以其全部被结合于此。
技术领域
本公开涉及半导体设备。
背景技术
肖特基二极管利用金属-半导体结，其提供肖特基势垒并且被创建在金属层和掺杂的半导体层之间。对于具有N型半导体层的肖特基二极管，金属层充当正极，并且N型半导体层充当负极。通常，肖特基二极管通过容易地在正向偏置方向上通过电流和在反向偏置方向上阻断电流而像传统p-n二极管一样起作用。在金属-半导体结处所提供的肖特基势垒提供优于p-n二极管的两个独特优点。首先，所述肖特基势垒与较低势垒高度相关联，所述较低势垒高度与较低正向电压降相互关联。因而，需要较小的正向电压来导通设备以及允许电流在正向偏置方向上流动。其次，所述肖特基势垒通常具有比可比的p-n二极管更小的电容。所述更低电容转化成比p-n二极管更高的开关速度。肖特基二极管是多数载流子设备并且不显出导致开关损耗的少数载流子行为。
不幸地，肖特基二极管传统上一直遭受相对低的反向偏置额定电压和高反向偏置漏电流。近年来，北卡罗莱纳、达勒姆的Cree公司已经引入一系列由碳化硅衬底和外延层所形成的肖特基二极管。这些设备已经并且继续通过增大反向偏置额定电压、降低反向偏置漏电流和增大正向偏置电流操控来推进本领域的发展状况。然而，仍然有进一步改进肖特基设备性能以及减少这些设备的成本的需要。
发明内容
本公开一般地涉及采用基本上与活性区域相邻的边缘终端结构的半导体设备，诸如肖特基二极管、绝缘栅双极晶体管、栅极关断晶体管等等。所述半导体设备具有衬底和在所述衬底之上所提供的漂移层。所述漂移层包括活性区域。在肖特基二极管示例中，肖特基层被提供在所述漂移层的一部分之上以形成活性区域。
所述漂移层具有与所述活性区域相关联的第一表面并且提供边缘终端区域。所述边缘终端区域基本上与所述活性区域横向相邻，并且在某些实施例中可以完全或基本上围绕所述活性区域。所述漂移层掺杂有第一电导率类型的掺杂材料，并且所述边缘终端区域可以包括从所述第一表面延伸到所述漂移层中的边缘终端凹处。所述边缘终端结构的元件可以被形成在所述边缘终端凹处的底面中。
所述边缘终端结构的元件（诸如多个同心保护环）是漂移层中的有效掺杂区域。为了增大这些掺杂区域的深度，单独凹处可以被形成其中将形成所述边缘终端结构的元件的漂移层的表面中。一旦所述凹处被形成在所述漂移层中，在所述凹处附近和底部处的这些区域被掺杂以形成相应的边缘终端元件。
还在其它实施例中，在正好在所述肖特基层和台面保护环下方的漂移层中可以提供结势垒阵列，所述台面保护环可以被提供在所有或一部分活性区域附近的漂移层中。如同边缘终端元件一样，所述台面保护环和结势垒阵列的元件通常是漂移层中的掺杂区域。为了增大这些掺杂区域的深度，单独凹处可以被形成在其中将形成所述台面保护环和结势垒阵列的元件的漂移层的表面中。一旦凹处被形成在所述漂移层中，在所述凹处附近和底部处的这些区域被掺杂以形成所述台面保护环和结势垒阵列的相应元件。
用于肖特基层的金属和用于漂移层的半导体材料可以被选择以在所述漂移层和所述肖特基层之间提供低势垒高度的肖特基结。在一个实施例中，所述肖特基层由钽（Ta）形成并且所述漂移层由碳化硅形成。因而，所述肖特基结的势垒高度可以小于0.9电子伏特。其它材料也适合于形成所述肖特基层和所述漂移层。
在另一个实施例中，由于包括漂移层和肖特基层的上部外延结构被形成在衬底的顶面上，所以所述衬底是相对厚的。在所有或至少一部分上部外延结构被形成之后，衬底的底部被移除以有效地使所述衬底“变薄”。因而，作为结果的肖特基二极管具有变薄的衬底，其中在所述变薄衬底的底部上可以形成负极接触。在所述肖特基层之上形成正极接触。
附图说明
被结合在本说明书中并且形成本说明书的一部分的附图，并且与用来解释本公开的原理的描述一起说明本公开的若干方面。
图1是根据本公开的一个实施例的肖特基二极管的横截面视图。
图2是根据本公开的一个实施例的没有肖特基层和正极接触的肖特基二极管的顶视图。
图3是根据本公开的第二实施例的没有肖特基层和正极接触的肖特基二极管的顶视图。
图4是根据本公开的第三实施例的没有肖特基层和正极接触的肖特基二极管的顶视图。
图5是根据本公开的第四实施例的没有肖特基层和正极接触的肖特基二极管的顶视图。
图6是根据本公开的一个实施例的具有均匀JB阵列的肖特基二极管的部分横截面视图。
图7是根据本公开的另一个实施例的具有非均匀JB阵列的肖特基二极管的部分横截面视图。
图8是根据本公开的一个实施例的为了JB元件、保护环和台面保护环中的每一个而在漂移层中采用凹处的肖特基二级管的部分横截面视图。
图9是根据本公开的另一个实施例的为了JB元件、保护环和台面保护环中的每一个而在漂移层中采用凹处的肖特基二级管的部分横截面视图。
图10直至25说明用于制造根据在图1中所说明的实施例的肖特基二极管的选择处理步骤。
具体实施方式
以下所阐明的实施例表示使得本领域技术人员能够实行本公开的必要信息并且说明实行本公开的最佳方式。在鉴于附图来阅读以下描述时，本领域技术人员将理解本公开的概念并且将认识到没有在此处特别提出的这些概念的应用。应当被理解的是，这些概念和应用落在本公开和所附权利要求的范围内。
将被理解的是，当诸如层、区域或衬底的元件被称作“在另一个元件上”或延伸“到另一个元件上”时，其可以是直接在所述另一个元件上或直接延伸到所述另一个元件上或也可以存在中间元件。相反地，当元件被称作“直接在另一个元件上”或“直接延伸到另一个元件上”时，不存在中间元件。也将被理解的是，当元件被称作被“连接”或“耦合”到另一个元件时，其可以被直接连接或耦合到所述另一个元件或可以存在中间元件。相反地，当元件被称作被“直接连接”或“直接耦合”到另一个元件时，不存在中间元件。
在此处可以使用诸如“下方”或“上方”或“上部”或“下部”或“水平”或“竖直”之类的相对术语，用以描述如在图中所说明的一个元件、层或区域与另一个元件、层或区域的关系。将被理解的是，这些术语和以上所讨论的那些术语意图包括除在图中所描绘的定向之外的不同的设备定向。
最初，与图1相关联地提供示范性肖特基二极管10的总体结构的概观。接着所述结构概观的是肖特基二极管10的各种结构和功能方面的细节以及用于制备图1的肖特基二极管10的示范性过程。特别地，此处所描述的实施例将各种半导体层或其中的元件参考为掺杂有N型或P型掺杂材料。掺杂有N型或P型材料指示所述层或元件分别具有N型或P型电导率。N型材料具有带负电荷的电子的多数平衡浓度，并且P型材料具有带正电荷的空穴的多数平衡浓度。用于各种层或元件的掺杂浓度可以被定义为是轻、正常或重掺杂。这些术语是相对术语，其意图将用于一个层或元件的掺杂浓度与另一个层或元件联系起来。
此外，以下描述集中讨论在肖特基二极管中所使用的N型衬底和漂移层；然而，此处所提供的概念同等地适用于具有P型衬底和漂移层的肖特基二极管。因而，用于所公开的实施例中的各层或元件的掺杂电荷可以被倒置以创建具有P型衬底和漂移层的肖特基二极管。此外，可以使用任何可用技术而由一个或多个外延层形成此处所描述的任何层，并且在不一定偏离本公开的概念的情况下，可以在此处所描述的那些层之间增加未被描述的附加层。
如所说明的，肖特基二极管10被形成在衬底12上并且具有居于边缘终端区域16内的活性区域14，所述边缘终端区域16可以但不需要完全或基本上围绕所述活性区域14。沿着衬底12的底侧，负极接触18被形成并且可以在活性区域14和边缘终端区域16这两者下方延伸。在衬底12和负极接触18之间可以提供负极欧姆层12，用以促进在其之间的低阻抗耦合。漂移层22沿衬底12的顶侧延伸。所述漂移层22、负极接触18和负极欧姆层20可以沿所述活性区域14和所述边缘终端区域16这两者延伸。
在活性区域14中，肖特基层24居于漂移层22的顶面之上，并且正极接触26居于肖特基层24之上。如所描绘的，可以在肖特基层24和正极接触26之间提供势垒层28，用以防止来自肖特基层24和正极接触26中之一的材料扩散到另一个中。特别地，活性区域14基本上对应于其中肖特基二极管10的肖特基层24居于漂移层22之上的区域。只为了说明，假定衬底12和漂移层22是碳化硅（SiC）。此外在以下讨论用于这些和其它层的其它材料。
在所说明的实施例中，衬底12被重掺杂并且漂移层22被相对轻掺杂有N型材料。漂移层22可以被基本上均匀地掺杂或以梯度方式掺杂。例如，漂移层22的掺杂浓度可以从在衬底12近旁是相对更重掺杂过渡到在邻近肖特基层24的漂移层22的顶面近旁是更轻掺杂。此外在以下提供掺杂细节。
在肖特基层24之下，沿漂移层22的顶面提供多个结势垒（JB）元件30。掺杂在具有P型材料的漂移层22中的选择区域形成这些JB元件30。因而，每个JB元件30从漂移层22的顶面延伸到漂移层22中。JB元件30一起形成JB阵列。JB元件30可以采取各种形状，如在图2直至5中所说明的。如在图2中所说明的，每个JB元件30是基本上跨活性区域14而延伸的单一、长的细长条，其中JB阵列是多个平行JB元件30。在图3中，每个JB元件30是短的细长短划线（dash），其中所述JB阵列具有多个短划线的平行排（row）短划线，所述多个短划线被线性排成一直线以跨所述活性区域14而延伸。在图4中，JB元件30包括多个细长条（30＇）和多个岛（30＂）。如此外在以下所描述的，所述细长条和所述岛可以具有基本上相同或基本上不同的掺杂浓度。在图5中，JB元件30包括较小圆形岛的阵列，其中利用较小圆形岛的阵列将多个较大矩形岛均匀地分散开。JB元件30和由其所形成的最终JB阵列的其它形状和配置将由本领域技术人员在阅读此处所提供的公开之后意识到。
继续参考与图2直至5相关联的图1，边缘终端区域16包括在漂移层22的顶面中所形成的并且基本上围绕活性区域14的凹槽。该凹槽被称作边缘终端凹处32。所述边缘终端凹处32的存在提供台面，所述台面由漂移层22中的边缘终端凹处32围绕。在选择的实施例中，在边缘终端凹处32的表面和台面的底面之间的距离在大约0.2和0.5微米之间并且可能是大约0.3微米。
在居于边缘终端凹处32的底面下方的一部分漂移层22中形成至少一个凹井（recess well）34。通过利用P型材料来轻掺杂居于边缘终端凹处32的底面下方的一部分漂移层22来形成所述凹井34。因而，所述凹井34是在漂移层22内的轻掺杂P型区域。沿着边缘终端凹处32的底面和在凹井34内，形成多个同心保护环36。通过利用P型掺杂材料来重掺杂凹井34的对应部分来形成所述保护环36。在选择的实施例中，所述保护环与彼此间隔开并且从边缘终端凹处32的底面延伸到凹井34中。
除了居于边缘终端凹处32中的保护环36之外，可以在由边缘终端凹处32所形成的台面的外围周围提供台面保护环38。通过利用P型材料重掺杂所述台面的顶面的外部来形成所述台面保护环38，使得所述台面保护环38在活性区域14的外围附近形成并且延伸到所述台面中。虽然在图2直至5中被说明为基本上是矩形的，所述边缘终端凹处32、保护环36和台面保护环38可以是任何形状的并且将通常对应于活性区域14的外围的形状，其在所说明的实施例中是矩形。这三个元件中的每一个可以在活性区域14附近提供连续或间断（即虚线、有点线等等）的环路。
在第一实施例中，图6提供活性区域14的一部分的放大视图并且被用于帮助识别在肖特基二极管10的操作期间起作用的各种p-n结。对于该实施例，假定JB元件是细长条（如在图2中所说明的）。在存在JB元件30的情况下，在活性区域14附近有至少两种类型的结。第一个被称作肖特基结J1，并且是在肖特基层24和漂移层22的顶面的不具有JB元件30的那些部分之间的任何金属-半导体（m-s）结。换句话说，肖特基结J1是在肖特基层24和漂移层的顶面的在两个相邻JB元件30或JB元件30和台面保护环38（未示出）之间的那些部分之间的结。第二个被称作JB结J2，并且是在JB元件30和漂移层22之间的任何p-n结。
由于肖特基二极管10被正向偏置，所以肖特基结J1在JB结J2导通之前导通。在低正向电压处，肖特基二极管10中的电流输送由在肖特基结J1两端所注入的多数载流子（电子）支配。因而，肖特基二极管10像传统肖特基二极管一样起作用。在该配置中，有很少的或没有少数载流子注入，并且因而没有少数电荷。结果，肖特基二极管10能够在正常操作电压处有快速开关速度。
当肖特基二极管10被反向偏置时，相邻于JB结J2而形成的耗尽区域扩展，用以阻断通过肖特基二极管10的反向电流。结果，所扩展的耗尽区域发挥作用，用以既保护肖特基结J1，又限制肖特基二极管10中的反向漏电流。在JB元件30的情况下，肖特基二极管10像PIN二极管一样工作。
在另一个实施例中，图7提供活性区域14的一部分的放大视图并且被用于帮助识别在肖特基二极管10的操作期间起作用的各种p-n结。对于该实施例，假定有两种类型的JB元件30：成条的较低掺杂JB元件30 ＇和岛状的较高掺杂JB元件30＂（如在图4中所说明的）。再次，肖特基结J1是在肖特基层24和在漂移层的顶面的在两个相邻JB元件30或JB元件30和台面保护环38（未示出）之间的那些部分之间的任何金属-半导体结。初级JB结J2是在条JB元件30＇和漂移层22之间的任何p-n结。二级JB结J3是在岛JB元件30＂和漂移层22之间的任何p-n结。在该实施例中，假定条JB元件30＇以相同于或低于岛JB元件30＂的浓度掺杂有P型材料。
肖特基二极管10的活性区域14的由较低掺杂JB元件30＇和较高掺杂JB元件30＂所占据的表面面积与活性区域14的总表面面积的比可以影响肖特基二极管10的反向漏电流和正向电压降这两者。例如，如果由较低和较高掺杂JB元件30＇、30＂所占据的面积相对于活性区域14的总面积被增大，则反向漏电流可以被减小，但是肖特基二极管10的正向电压降可能增大。因而，对活性区域14的由较低和较高掺杂JB元件30＇和30＂所占据的表面面积的比的选择可以带来在反向漏电流和正向电压降之间的权衡。在一些实施例中，活性区域14的由较低和较高掺杂JB元件30＇、30＂所占据的表面面积与活性区域14的总表面面积的比可以在大约2%和40%之间。
由于肖特基二极管10被正向偏置超过第一阈，肖特基结J1在初级JB结J2和次级JB结J3之前导通，并且所述肖特基二极管10在低正向偏置电压处显出传统肖特基二极管行为。在低正向偏置电压处，肖特基二极管10的操作由多数载流子在肖特基结J1两端的注入所支配。由于在正常操作条件下缺乏少数载流子注入，肖特基二极管10可以具有非常快的开关能力，其通常是肖特基二极管的特性。
如所指示的，对于肖特基结J1的导通电压低于对于初级和次级JB结J2、J3的导通电压。所述较低和较高掺杂JB元件30＇、30＂可以被设计使得如果正向偏置电压继续增大超过第二阈，则二级JB结J3将开始导电。如果正向偏置电压增大超过第二阈，诸如在通过肖特基二极管10的电流浪涌的情况下，则二级JB结J3将开始导电。一旦二级JB结J3开始导电，则肖特基二极管10的操作由少数载流子在二级结J3两端的注入和重组所支配。在这种情况下，肖特基二极管10的导通电阻可以减小，其对于给定电流级又可以减小由肖特基二极管10所耗散的功率量，并且可以帮助防止热逸散。
在反向偏置条件下，由初级和次级JB结J2和J3所形成的耗尽区域可以扩展以阻断通过肖特基二极管10的反向电流，因而保护肖特基结J1并且限制在肖特基二极管10中的反向漏电流。再次，当被反向偏置时，肖特基二极管10可以基本上像PIN二极管一样发挥作用。
特别地，根据本发明的一些实施例的肖特基二极管10的电压阻断能力由较低掺杂JB元件30＇的厚度和掺杂所确定。当充分大的反向电压被施加到肖特基二极管10时，较低掺杂JB元件30＇中的耗尽区域将穿通到与漂移层22相关联的耗尽区域。结果，大的反向电流被准许流经肖特基二极管10。由于较低掺杂JB元件30＇跨活性区域14而被分布，该反向击穿可以被均匀地分布和控制，使得其不损坏肖特基二极管10。基本上，肖特基二极管10的击穿被定位于较低掺杂JB元件30＇的穿通，所述穿通导致跨活性区域14而被均匀分布的击穿电流。结果，肖特基二极管10的击穿特性可以被控制，使得大的反向电流可以在不损坏或破坏肖特基二极管10的情况下被耗散。在一些实施例中，较低掺杂JB元件30＇的掺杂可以被选择，使得穿通电压稍小于另外可以由肖特基二极管10的边缘终端所支持的最大反向电压。
在图1中所示出的边缘终端区域16的设计此外增强肖特基二极管10的正向和反向电流和电压特性这两者。特别地，尤其当反向电压增大时，电场倾向于在肖特基层24的外围附近构建。当电场增大时，反向漏电流增大，反向击穿电压减小，并且当超过击穿电压时控制雪崩电流的能力被减小。这些特性中的每一个与提供具有低反向漏电流、高反向击穿电压和被控制的雪崩电流的肖特基二极管10的需要背道而驰。
幸运地，在肖特基层24或活性区域14周围提供保护环36通常倾向于减小电场在肖特基层24外围附近的积聚（buildup）。在选择的实施例中，诸如在图1中所示出的，在居于边缘终端凹处32的底部处的掺杂凹井34中提供保护环36已经被证明比仅仅在漂移层22的顶面中和在提供JB元件30的相同平面中提供保护环36多得多地减小这些电场的积聚。使用台面保护环38甚至提供进一步的灭磁（field suppression）。虽然没有特别说明，台面保护环38可以包裹于在漂移层22中所形成的台面的边缘之上并且延伸到边缘终端凹处32中。在这样的实施例中，所述台面保护环38可以或可以不与另一个保护环36组合，其通常与彼此间隔开。
因此，边缘终端区域16和JB元件30的设计在确定肖特基二极管10的正向和反向电流和电压特性中起重要作用。如以下进一步详细描述的，使用离子植入来形成JB元件30、保护环36、台面保护环38和凹井34，其中适当掺杂材料的离子被植入到漂移层22的暴露顶面中。申请者已经发现，使用更深的掺杂区域来形成所述JB元件30、保护环36、台面保护环38和甚至凹井34已经被证明在肖特基层24附近提供极好的电场抑制以及甚至进一步被改进的电流和电压特性。不幸地，当漂移层22由某种程度上抗离子植入的材料、诸如SiC形成时，创建以相对均匀和经控制的方式被掺杂的相对深的掺杂区域是有挑战性的。
参考图8，根据可替换实施例说明了肖特基二极管10的漂移层22和肖特基层24。如所说明的，在被蚀刻到漂移层22的顶面中的对应凹处附近的漂移层22中形成JB元件30、保护环36和台面保护环38中的每个。在活性区域14中，多个JB元件凹处40和台面保护环38被蚀刻到漂移层22中。在边缘终端区域16中，边缘终端凹处32被蚀刻在漂移层22中，并且然后，保护环凹处42在边缘终端凹处32的底面中被蚀刻到漂移层22中。如果期望，可以通过选择性掺杂边缘终端凹处32来形成凹井34。一旦形成JB元件凹处40、保护环凹处42、台面保护环凹处44和边缘终端凹处32，沿所述凹处的侧部以及在所述凹处底部处的区域被选择性地掺杂以形成杯或沟（trough）状的JB元件30、保护环36和台面保护环38。通过将凹处蚀刻到漂移层22中，可以往漂移层22中更深地形成相应的JB元件30、保护环36和台面保护环38。如所注意到的，这对于SiC设备是特别有益的。各种JB元件凹处40、保护环凹处42和台面保护环凹处44的深度和宽度可以是相同或不同的。当描述特定凹处的宽度时，所述宽度指的是具有宽度、长度和深度的凹处的较窄横向尺寸。在一个实施例中，任何凹处的深度至少是0.1微米，并且任何凹处的宽度至少是0.5微米。在另一个实施例中，凹处的深度至少是1.0微米，并且任何凹处的宽度至少是3.0微米。
参考图9，另一个实施例被提供，其采用JB元件凹处40、保护环凹处42和台面保护环凹处44。然而，在该实施例中，没有边缘终端凹处32、台面保护环凹处44或台面保护环38。代替地，在与JB元件凹处40相同的平面上形成保护环凹处42，并且沿这些凹处的侧部和在这些凹处的底部处形成JB元件30和保护环36。在图7和8的实施例的任一个中，凹井34是可选的。
虽然以上实施例的目的在于肖特基二极管10，但边缘终端区域16的所有预期结构和设计，包括凹井34、保护环36和保护环凹处42的结构和设计，同等地适用于在活性区域外围附近遭受不利场效应的其它半导体设备。可以受益于边缘终端区域16的预期结构和设计的示范性设备包括所有类型的场效应晶体管（FET）、绝缘栅双极晶体管（IGBT）和栅极关断晶闸管（GTO）。
影响肖特基二极管10的正向和反向电流和电压特性这两者的另一个特性是与肖特基结（图6和7）相关联的势垒高度，所述肖特基结J1再次是在金属肖特基层24和半导体漂移层22之间的金属-半导体结。当诸如肖特基层24的金属层与诸如漂移层22的半导体层极邻近时，在所述两个层之间产生本地电势垒（native potential barrier）。与肖特基结J1相关联的势垒高度对应于本地电势垒。由于不存在外部电压的施加，该本地电势垒防止大多数电荷载体（电子或空穴）从一层移动到另一层。当施加外部电压时，从半导体层的角度，本地电势垒将有效地增大或减小。特别地，当施加外部电压时，从金属层的角度，电势垒将不改变。
当具有N型漂移层22的肖特基二极管10被正向偏置时，在肖特基层24处施加正电压有效地减小本地电势垒并且使电子从半导体流动跨越金属-半导体结。本地电势垒的大小并且因而势垒高度对用以克服本地电势垒并且使电子从半导体层向金属层流动所必要的电压量产生影响。事实上，当肖特基二极管被正向偏置时，电势垒被减小。当肖特基二极管10被反向偏置时，电势垒被大大增大并且发挥作用以阻断电子流动。
被用以形成肖特基层24的材料很大程度地决定与肖特基结J1相关联的势垒高度。在许多应用中，优选低势垒高度。较低势垒高度允许以下各项中之一。首先，具有较小活性区域14的较低势垒高度设备可以被改进以具有与具有较大活性区域14和较高势垒高度的设备相同的额定正向导通和操作电流和电压。换句话说，具有较小活性区域14的较低势垒高度设备可以在给定电流处与具有较高势垒高度和较大活性区域14的设备支持相同的正向电压。可替换地，当这两个设备具有相同尺寸的活性区域14时，当与较高势垒高度设备操控相同或相似的电流时，较低势垒高度设备可以具有较低正向导通和操作电压。较低势垒高度也降低设备的正向偏置导通电阻，其帮助使得设备更高效并且生成较少热，所述热对于设备可能是破坏性的。与采用SiC漂移层22的肖特基应用中的低势垒高度相关联的示范性金属（包括合金）包括但不限于钽（Ta）、钛（Ti）、铬（Cr）和铝（Al），其中钽与该组的最低势垒高度相关联。所述金属被定义为低势垒高度电缆（cable）金属。虽然势垒高度是用于肖特基层24的材料、用于漂移层22的材料、并且可能地漂移层22中的掺杂程度的函数，但利用某些实施例可以实现的示范性势垒高度小于1.2电子伏特（eV）、小于1.1eV、小于1.0eV、小于0.9eV并且小于大约0.8eV。
现在转到图10-24，提供了用于制造诸如在图1中所说明的那个之类的肖特基二极管10的示范性过程。在该示例中，假定JB元件30是细长条，如在图2中所说明的。贯穿所述过程的描述，概述了示范性材料、掺杂类型、掺杂级、结构尺寸和所选择的可替换方案。这些方面仅仅是说明性的，并且此处所公开的概念和随后的权利要求不被限制于这些方面。
如在图10中所示出的，所述过程通过提供N掺杂、单晶、4H SiC衬底12而开始。衬底12可以具有各种晶体多型，诸如2H、4H、6H、3C等等。所述衬底也可以由诸如氮化镓（GaN）、砷化镓（GaAs）、硅（Si）、锗（Ge）、SiGe等等的其它材料系统形成。N掺杂的SiC衬底12的电阻率在一个实施例中在大约10毫欧-厘米和30毫欧-厘米之间。初始衬底12可以具有在大约200微米和500微米之间的厚度。
漂移层22可以在衬底12之上逐渐形成并且在原处被掺杂，其中漂移层22在其逐渐形成时被掺杂有N型掺杂材料，如在图11中所示出的。特别地，在形成漂移层22之前，可以在衬底12上形成一个或多个缓冲层（未示出）。所述缓冲层可以被用作成核层并且相对重地掺杂有N型掺杂材料。所述缓冲层在某些实施例中可以在从0.5至5微米的范围内变化。
漂移层22可以贯穿地被相对均匀地掺杂或可以贯穿其全部或一部分而采用梯度掺杂。对于均匀掺杂的漂移层22，掺杂浓度在一个实施例中可以在大约2×1015cm-3和1×1016cm-3之间。在梯度掺杂的情况下，掺杂浓度在衬底12近旁的漂移层22的底部处最高并且在肖特基层24近旁的漂移层22的顶部处最低。所述掺杂浓度通常以逐步或连续方式从在漂移层22的底部处或底部近旁的点至在其顶部处或顶部近旁的点减小。在采用梯度掺杂的一个实施例中，漂移层22的较低部分可以以大约1×1015cm-3的浓度被掺杂并且漂移层22的较高部分可以以大约5×1016cm-3的浓度被掺杂。在采用梯度掺杂的另一个实施例中，漂移层22的较低部分可以以大约5×1015cm-3的浓度被掺杂并且漂移层22的较高部分可以以大约1×1016cm-3的浓度被掺杂。
在选择的实施例中，取决于所期望的反向击穿电压，漂移层22可以在四和十微米厚之间。在一个实施例中，漂移层22是大约每100伏特的所期望反向击穿电压一微米厚。例如，具有600伏特的反向击穿电压的肖特基二极管10可以有具有大约六微米的厚度的漂移层22。
一旦漂移层22被形成，则顶面被蚀刻以创建边缘终端凹处32，如在图12中所示出的。基于所期望的设备特性，边缘终端凹处32将在深度和宽度上变化。在具有600V的反向击穿电压和可以操控持续的50A正向电流的肖特基二极管10的一个实施例中，边缘终端凹处32具有在大约0.2和0.5微米之间的深度和在大约10和120之间的宽度，其将最终取决于在所述设备中采用了多少保护环36。
其次，通过利用P型材料选择性地植入居于边缘终端凹处32的底部处的一部分漂移层22来形成凹井34，如在图13中所示出的。例如，具有600伏特的反向击穿电压并且能够操控持续的50A正向电流的肖特基二极管10可以具有以在大约5×1016cm-3和2×1017cm-3之间的浓度被轻掺杂的凹井34。凹井34可以是在大约0.1和0.5微米深之间并且具有基本上对应于边缘终端凹处32的宽度的宽度。
一旦凹井34被形成，则通过利用P型材料选择性地植入漂移层22的顶面的对应部分（包括边缘终端凹处32的底面）来形成JB元件30、台面保护环38和保护环36，如在图14中所示出的。JB元件30、台面保护环38和保护环36是相对重掺杂的并且可以使用相同离子植入过程而被同时形成。在一个实施例中，具有600伏特的反向击穿电压和能够操控持续的50A正向电流的肖特基二极管10可以具有都以在大约5×1017cm-3和5×1019cm-3之间的浓度被掺杂的JB元件30、台面保护环38和保护环36。在其它实施例中，这些元件可以使用相同或不同的离子植入过程、以不同浓度被掺杂。例如，当JB元件30的JB阵列包括如在图4和5中所提供的不同形状或尺寸时，或在不同JB元件30具有不同深度的地方。在相邻JB元件30之间、在台面保护环38和JB元件30之间和在相邻保护环36之间的深度和间隔可以基于所期望的设备特性而变化。例如，这些元件的深度可以在从0.2到大于1.5微米的范围内变化，并且相应元件可以与彼此间隔开大约一和四微米之间。
对于像在图8和9中所说明的那些、采用JB元件凹处或台面保护环凹处44或保护环凹处42的实施例，相应JB元件30、台面保护环38和保护环36更容易往漂移层22中更深地形成。对于由SiC所形成的漂移层22，相应凹处的深度可以在大约0.1和1.0微米之间并且具有在大约1.0和5.0微米之间的宽度。因而，JB元件30、台面保护环38和保护环36的总深度可以容易地延伸至如从漂移层22的顶面所测量的在0.5和1.5之间的深度。
如在图15中所说明的，在漂移层22的顶面（包括边缘终端凹处32的底面）之上形成热氧化物层46。对于SiC漂移层22，氧化物是二氧化硅（SiO2）。热氧化物层46可以充当钝化层，所述钝化层为漂移层22和其中所形成的各种元件的保护或性能给予帮助。其次，如在图16中所示出的，与活性区域14相关联的热氧化物层46的部分被移除以形成其中将形成肖特基层24的肖特基凹处48。
一旦肖特基凹处48被形成，则在由肖特基凹处48所暴露的部分漂移层22之上形成肖特基层24，如在图17中所说明的。肖特基层24的厚度将基于所期望的设备特性和用以形成肖特基层24的金属而变化，并且将通常在大约100和4500埃之间。对于参考的600V设备，由钽（Ta）所形成的肖特基层24可以在大约200和1200埃之间；由钛（Ti）所形成的肖特基层24可以在大约500和2500埃之间；并且由铝（Al）所形成的肖特基层24可以在大约3500和4500埃之间。如以上所注意到的，特别是当连同SiC一起使用以形成肖特基结时，钽（Ta）与非常低的势垒高度相关联。钽（Ta）相对于SiC也是非常稳定的。
取决于用于肖特基层24和将被形成的正极接触26的金属，可以在肖特基层24之上形成一个或多个势垒层28，如在图18中所示出的。所述势垒层28可以由钛钨合金（TiW）、钛镍合金（TiN）、钽（Ta）和任何其它合适材料形成并且在选择的实施例中可以在大约75和400埃厚之间。所述势垒层28帮助防止在用以形成肖特基层24和将被形成的正极接触26的金属之间的扩散。特别地，在其中肖特基层24是钽（Ta）并且将被形成的正极接触26由铝（Al）形成的某些实施例中不使用所述势垒层28。所述势垒层28通常在其中肖特基层是钛（Ti）并且将被形成的正极接触26由铝（Al）形成的实施例中是有益的。
其次，在肖特基层24或（如果存在）势垒层28之上形成正极接触26，如在图19中所示出的。正极接触26通常相对厚、由金属形成，并且充当用于肖特基二极管10的正极的接合焊盘。所述正极接触26可以由铝（Al）、金（Au）、银（Ag）等等形成。
然后至少在正极接触26和热氧化物层46的暴露表面之上形成密封层50，如在图20中所说明的。所述密封层50可以是诸如氮化硅（SiN）的氮化物并且充当保形涂层以保护下面的层不受不利环境条件。为了此外抵抗划痕或类似机械损坏的保护，可以在所述密封层50之上提供聚酰亚胺层52，如在图21中所说明的。所述聚酰亚胺层52的中央部分被移除以在所述密封层50之上提供正极开口54。在该示例中，所述聚酰亚胺层52被用作蚀刻掩模，所述蚀刻掩模具有以正极接触26为中心的正极开口54。其次，由正极开口54所暴露的密封层50的部分被移除以暴露正极接触26的顶面，如在图22中所说明的。最终，接合线等等可以通过密封层50中的正极开口54而被焊接或用别的方式连接到正极接触26的顶面。
在该点上，处理从肖特基二极管10的前侧（顶部）转换到肖特基二极管10的后侧（底部）。如在图23中所说明的，基本上通过经由磨削、蚀刻或类似的过程移除衬底12的底部来使衬底12变薄。对于600V参考肖特基二极管10，衬底12在第一实施例中可以被变薄至在大约50和200微米之间的厚度，并且在第二实施例中在大约75和125微米之间。使衬底12变薄或另外采用薄衬底12减小在肖特基二极管10的正极和负极之间的总的电和热阻并且允许设备操控更高的电流密度而没有过热。
最后，利用诸如镍（Ni）、硅化镍（NiSi）和铝化镍（NiAl）之类的欧姆金属在变薄的衬底12的底部上形成负极欧姆层20，如在图24中所说明的。在采用聚酰亚胺层52的实施例中，所述负极欧姆层20可以被激光退火，而不是以高温烘烤整个设备以使所述欧姆金属退火。激光退火允许欧姆金属被充分加热用于退火，但是不将设备的其余部分加热至将会另外损坏或破坏聚酰亚胺层52的温度。一旦负极欧姆层20被形成并且被退火，则在所述负极欧姆层20之上形成负极接触18以提供用于肖特基二极管10的焊接或类似的接口，如在图25中所说明的。
利用此处所公开的概念，非常高性能的肖特基二极管10可以被设计用于需要各种操作参数的各种应用。与DC正向偏置电流相关联的电流密度在某些实施例中可以超过440安培/厘米，并且在其它实施例中可以超过500安培/厘米。此外，肖特基二极管10在各种实施例中可以被构造以具有大于0.275、0.3、0.325、0.35、0.375和0.4安培/皮可法拉（A/pF）的DC正向偏置电流密度与反向偏置正极负极电容的比，其中当肖特基二极管被反向偏置到活性区域基本上被全耗尽的点时，所述反向偏置正极负极电压被确定。
本领域技术人员将意识到对本公开的实施例的改进和修改。所有这样的改进和修改被认为是在此处所公开的概念和随后的权利要求的范围内。

Claims (24)

1.一种半导体设备，包括：
漂移层，其具有在活性区域中具有多个结势垒元件凹处的第一表面，所述漂移层掺杂有第一导电率类型的掺杂材料，并且具有基本上与所述活性区域横向相邻的边缘终端区域，其中所述边缘终端区域包括多个保护环；
在所述第一表面的活性区域之上的用以形成肖特基结的肖特基层；
多个第一掺杂区域，其延伸到在所述多个结势垒元件凹处中对应数个结势垒元件凹处附近的漂移层中，其中所述多个第一掺杂区域掺杂有第二电导率类型的掺杂材料，所述第二电导率类型与所述第一电导率类型相反，并且在所述肖特基结下方的漂移层中形成结势垒元件阵列；和
在所述边缘终端区域的所述漂移层中形成的阱，所述阱具有所述多个保护环，并掺杂有所述第二导电率类型的掺杂材料，所述多个保护环在所述阱中形成，其中所述多个保护环与所述结势垒元件凹处共面。
2.根据权利要求1所述的半导体设备，其中所述多个结势垒元件凹处中的每一个具有底部和至少一个侧部，并且所述多个第一掺杂区域中的每一个延伸到在所述多个结势垒元件凹处中对应一个的底部和至少一个侧部附近的漂移层中。
3.根据权利要求1所述的半导体设备，其中所述结势垒元件阵列中的结势垒元件在所述漂移层内彼此分离。
4.根据权利要求1所述的半导体设备，其中所述多个结势垒元件凹处中的至少一个的深度为至少0.1微米。
5.根据权利要求4所述的半导体设备，其中所述多个结势垒元件凹处中的至少一个的宽度为至少0.5微米。
6.根据权利要求1所述的半导体设备，其中所述多个结势垒元件凹处中的至少一个的宽度为至少0.5微米。
7.根据权利要求1所述的半导体设备，其中所述多个保护环中的至少一些是延伸到所述漂移层中的第二掺杂区域，并且所述第二掺杂区域掺杂有所述第二导电率类型的掺杂材料。
8.根据权利要求7所述的半导体设备，其中所述多个保护环中的保护环在所述漂移层内彼此分离。
9.根据权利要求1所述的半导体设备，其中所述肖特基层由具有低势垒高度能力的金属形成。
10.根据权利要求9所述的半导体设备，其中所述肖特基层的具有低势垒高度能力的金属包括钽。
11.根据权利要求9所述的半导体设备，其中所述肖特基层的具有低势垒高度能力的金属包括由钛、铬和铝构成的组中至少之一。
12.根据权利要求9所述的半导体设备，其中所述肖特基层的具有低势垒高度能力的金属基本上由钽构成。
13.根据权利要求1所述的半导体设备，其中所述肖特基结具有小于0.9电子伏特的势垒高度。
14.根据权利要求1所述的半导体设备，其中所述漂移层形成在变薄的衬底上，所述变薄的衬底是在形成所述漂移层之后被变薄的，并且在所述变薄的衬底的底面上形成负极接触。
15.根据权利要求1所述的半导体设备，其中所述漂移层主要地以梯度方式掺杂有第一电导率类型的掺杂材料，其中所述漂移层在所述漂移层的第一表面近旁具有较低掺杂浓度并且在其第二表面近旁意图较高的掺杂浓度，所述第二表面基本上与所述第一表面相对。
16.根据权利要求1所述的半导体设备，其中所述漂移层包括碳化硅。
17.根据权利要求1所述的半导体设备，其中所述漂移层和所述肖特基层是肖特基二极管的一部分。
18.根据权利要求17所述的半导体设备，其中所述半导体设备当被正向偏置时，支持至少440安培/厘米的DC电流密度。
19.根据权利要求17所述的半导体设备，其中所述半导体设备当被正向偏置时，支持至少500安培/厘米的DC电流密度。
20.根据权利要求17所述的半导体设备，其中DC正向偏置电流密度与反向偏置正极负极电容的比至少是0.275安培/皮可法拉（A/pF），其中当所述肖特基二极管被反向偏置到所述活性区域基本上被全耗尽的点时，反向偏置正极负极电压被确定。
21.根据权利要求17所述的半导体设备，其中DC正向偏置电流密度与反向偏置正极负极电容的比至少是0.3安培/皮可法拉（A/pF），其中当所述肖特基二极管被反向偏置到所述活性区域基本上被全耗尽的点时，反向偏置正极负极电压被确定。
22.根据权利要求17所述的半导体设备，其中DC正向偏置电流密度与反向偏置正极负极电容的比至少是0.35安培/皮可法拉（A/pF），其中当所述肖特基二极管被反向偏置到所述活性区域基本上被全耗尽的点时，反向偏置正极负极电压被确定。
23.根据权利要求1所述的半导体设备，其中所述漂移层和所述肖特基层是碳化硅肖特基二极管的一部分。
24.根据权利要求1所述的半导体设备，其中所述肖特基层设置在所述多个结势垒元件凹处的至少一个凹处内。
CN201711040565.2A 2011-09-11 2012-09-07 采用用于边缘终端元件的凹处的边缘终端结构 Active CN108039360B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/229750 2011-09-11
US13/229,750 US8618582B2 (en) 2011-09-11 2011-09-11 Edge termination structure employing recesses for edge termination elements
CN201280044076.3A CN103765598B (zh) 2011-09-11 2012-09-07 采用用于边缘终端元件的凹处的边缘终端结构

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201280044076.3A Division CN103765598B (zh) 2011-09-11 2012-09-07 采用用于边缘终端元件的凹处的边缘终端结构

Publications (2)

Publication Number Publication Date
CN108039360A CN108039360A (zh) 2018-05-15
CN108039360B true CN108039360B (zh) 2021-04-30

Family

ID=46934707

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201711040565.2A Active CN108039360B (zh) 2011-09-11 2012-09-07 采用用于边缘终端元件的凹处的边缘终端结构
CN201280044076.3A Active CN103765598B (zh) 2011-09-11 2012-09-07 采用用于边缘终端元件的凹处的边缘终端结构

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201280044076.3A Active CN103765598B (zh) 2011-09-11 2012-09-07 采用用于边缘终端元件的凹处的边缘终端结构

Country Status (7)

Country Link
US (1) US8618582B2 (zh)
EP (2) EP2754180B1 (zh)
JP (1) JP6104250B2 (zh)
KR (2) KR101984713B1 (zh)
CN (2) CN108039360B (zh)
TW (1) TWI620332B (zh)
WO (2) WO2013036724A1 (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9117739B2 (en) 2010-03-08 2015-08-25 Cree, Inc. Semiconductor devices with heterojunction barrier regions and methods of fabricating same
US8680587B2 (en) 2011-09-11 2014-03-25 Cree, Inc. Schottky diode
EP2783396B1 (en) * 2011-11-23 2017-01-11 Imec Method for forming metal silicide layers
JPWO2013183677A1 (ja) * 2012-06-06 2016-02-01 ローム株式会社 半導体装置およびその製造方法
US9991399B2 (en) * 2012-10-04 2018-06-05 Cree, Inc. Passivation structure for semiconductor devices
JP2014107499A (ja) * 2012-11-29 2014-06-09 Sumitomo Electric Ind Ltd 炭化珪素半導体装置およびその製造方法
JP2015032627A (ja) * 2013-07-31 2015-02-16 株式会社東芝 半導体装置
US20160020279A1 (en) 2014-07-18 2016-01-21 International Rectifier Corporation Edge Termination Using Guard Rings Between Recessed Field Oxide Regions
KR101680147B1 (ko) 2015-03-09 2016-11-29 퍼스트 실리콘 주식회사 고내압 고속 스위칭 다이오드
WO2016185526A1 (ja) * 2015-05-15 2016-11-24 株式会社日立製作所 パワー半導体素子およびそれを用いるパワー半導体モジュール
JP6488204B2 (ja) * 2015-07-07 2019-03-20 株式会社豊田中央研究所 半導体装置の製造方法
CN106206395A (zh) * 2016-08-01 2016-12-07 上海华虹宏力半导体制造有限公司 改善igbt背面应力的方法
JP6673174B2 (ja) * 2016-12-12 2020-03-25 株式会社デンソー 炭化珪素半導体装置およびその製造方法
KR102238755B1 (ko) * 2017-07-07 2021-04-12 한국전자통신연구원 전력 반도체 소자의 제조 방법
CN108336129B (zh) * 2018-01-12 2021-09-21 中国科学院微电子研究所 超级结肖特基二极管与其制作方法
DE102018115637A1 (de) * 2018-06-28 2020-01-02 Infineon Technologies Ag Leistungshalbleiterbauelement
CN110459592B (zh) * 2019-07-11 2024-07-26 瑞能半导体科技股份有限公司 半导体器件及其制造方法
TWI755734B (zh) * 2020-05-19 2022-02-21 力晶積成電子製造股份有限公司 半導體元件及其製造方法
WO2022055632A2 (en) * 2020-07-31 2022-03-17 The Board Of Trustees Of The University Of Illinois Low-leakage schottky diodes and method of making a power semiconductor device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003068760A (ja) * 2001-08-29 2003-03-07 Denso Corp 炭化珪素半導体装置およびその製造方法
CN101097947A (zh) * 2006-06-30 2008-01-02 株式会社东芝 半导体器件

Family Cites Families (274)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3439189A (en) 1965-12-28 1969-04-15 Teletype Corp Gated switching circuit comprising parallel combination of latching and shunt switches series-connected with input-output control means
US3629011A (en) 1967-09-11 1971-12-21 Matsushita Electric Ind Co Ltd Method for diffusing an impurity substance into silicon carbide
US3924024A (en) 1973-04-02 1975-12-02 Ncr Co Process for fabricating MNOS non-volatile memories
FR2347780A1 (fr) 1976-07-21 1977-11-04 Bicosa Recherches Perfectionnements apportes a un element bistable et circuit interrupteur comportant un tel element bistable
US4242690A (en) 1978-06-06 1980-12-30 General Electric Company High breakdown voltage semiconductor device
US4466172A (en) 1979-01-08 1984-08-21 American Microsystems, Inc. Method for fabricating MOS device with self-aligned contacts
JPS59104165A (ja) 1982-12-06 1984-06-15 Mitsubishi Electric Corp 電力用トランジスタ
US4570328A (en) 1983-03-07 1986-02-18 Motorola, Inc. Method of producing titanium nitride MOS device gate electrode
US4641174A (en) 1983-08-08 1987-02-03 General Electric Company Pinch rectifier
US4581542A (en) 1983-11-14 1986-04-08 General Electric Company Driver circuits for emitter switch gate turn-off SCR devices
US4644637A (en) 1983-12-30 1987-02-24 General Electric Company Method of making an insulated-gate semiconductor device with improved shorting region
EP0176778B1 (de) 1984-09-28 1991-01-16 Siemens Aktiengesellschaft Verfahren zum Herstellen eines pn-Übergangs mit hoher Durchbruchsspannung
JPS61191071A (ja) 1985-02-20 1986-08-25 Toshiba Corp 伝導度変調型半導体装置及びその製造方法
JP2633536B2 (ja) 1986-11-05 1997-07-23 株式会社東芝 接合型半導体基板の製造方法
US5041881A (en) 1987-05-18 1991-08-20 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Whiskerless Schottky diode
US4811065A (en) 1987-06-11 1989-03-07 Siliconix Incorporated Power DMOS transistor with high speed body diode
JPS6449273A (en) 1987-08-19 1989-02-23 Mitsubishi Electric Corp Semiconductor device and its manufacture
US5011549A (en) 1987-10-26 1991-04-30 North Carolina State University Homoepitaxial growth of Alpha-SiC thin films and semiconductor devices fabricated thereon
US4866005A (en) 1987-10-26 1989-09-12 North Carolina State University Sublimation of silicon carbide to produce large, device quality single crystals of silicon carbide
US4945394A (en) 1987-10-26 1990-07-31 North Carolina State University Bipolar junction transistor on silicon carbide
US4875083A (en) 1987-10-26 1989-10-17 North Carolina State University Metal-insulator-semiconductor capacitor formed on silicon carbide
JP2667477B2 (ja) 1988-12-02 1997-10-27 株式会社東芝 ショットキーバリアダイオード
JPH02275675A (ja) 1988-12-29 1990-11-09 Fuji Electric Co Ltd Ｍｏｓ型半導体装置
CA2008176A1 (en) 1989-01-25 1990-07-25 John W. Palmour Silicon carbide schottky diode and method of making same
DE59010606D1 (de) 1989-03-29 1997-01-30 Siemens Ag Verfahren zur Herstellung eines planaren pn-Übergangs hoher Spannungsfestigkeit
US5111253A (en) 1989-05-09 1992-05-05 General Electric Company Multicellular FET having a Schottky diode merged therewith
US4927772A (en) 1989-05-30 1990-05-22 General Electric Company Method of making high breakdown voltage semiconductor device
JPH0766971B2 (ja) 1989-06-07 1995-07-19 シャープ株式会社 炭化珪素半導体装置
US5028977A (en) 1989-06-16 1991-07-02 Massachusetts Institute Of Technology Merged bipolar and insulated gate transistors
JP2623850B2 (ja) 1989-08-25 1997-06-25 富士電機株式会社 伝導度変調型ｍｏｓｆｅｔ
US4946547A (en) 1989-10-13 1990-08-07 Cree Research, Inc. Method of preparing silicon carbide surfaces for crystal growth
US5166760A (en) 1990-02-28 1992-11-24 Hitachi, Ltd. Semiconductor Schottky barrier device with pn junctions
US5210051A (en) 1990-03-27 1993-05-11 Cree Research, Inc. High efficiency light emitting diodes from bipolar gallium nitride
JP2542448B2 (ja) 1990-05-24 1996-10-09 シャープ株式会社 電界効果トランジスタおよびその製造方法
US5292501A (en) 1990-06-25 1994-03-08 Degenhardt Charles R Use of a carboxy-substituted polymer to inhibit plaque formation without tooth staining
US5200022A (en) 1990-10-03 1993-04-06 Cree Research, Inc. Method of improving mechanically prepared substrate surfaces of alpha silicon carbide for deposition of beta silicon carbide thereon and resulting product
JPH04302172A (ja) 1991-03-29 1992-10-26 Kobe Steel Ltd ダイヤモンドショットキーダイオード
US5345100A (en) 1991-03-29 1994-09-06 Shindengen Electric Manufacturing Co., Ltd. Semiconductor rectifier having high breakdown voltage and high speed operation
US5262669A (en) 1991-04-19 1993-11-16 Shindengen Electric Manufacturing Co., Ltd. Semiconductor rectifier having high breakdown voltage and high speed operation
US5192987A (en) 1991-05-17 1993-03-09 Apa Optics, Inc. High electron mobility transistor with GaN/Alx Ga1-x N heterojunctions
US5270554A (en) 1991-06-14 1993-12-14 Cree Research, Inc. High power high frequency metal-semiconductor field-effect transistor formed in silicon carbide
US5155289A (en) 1991-07-01 1992-10-13 General Atomics High-voltage solid-state switching devices
US5170455A (en) 1991-10-30 1992-12-08 At&T Bell Laboratories Optical connective device
US5242841A (en) 1992-03-25 1993-09-07 Texas Instruments Incorporated Method of making LDMOS transistor with self-aligned source/backgate and photo-aligned gate
US6344663B1 (en) 1992-06-05 2002-02-05 Cree, Inc. Silicon carbide CMOS devices
US5459107A (en) 1992-06-05 1995-10-17 Cree Research, Inc. Method of obtaining high quality silicon dioxide passivation on silicon carbide and resulting passivated structures
US5629531A (en) 1992-06-05 1997-05-13 Cree Research, Inc. Method of obtaining high quality silicon dioxide passivation on silicon carbide and resulting passivated structures
US5726463A (en) 1992-08-07 1998-03-10 General Electric Company Silicon carbide MOSFET having self-aligned gate structure
US5587870A (en) 1992-09-17 1996-12-24 Research Foundation Of State University Of New York Nanocrystalline layer thin film capacitors
JP3146694B2 (ja) 1992-11-12 2001-03-19 富士電機株式会社 炭化けい素ｍｏｓｆｅｔおよび炭化けい素ｍｏｓｆｅｔの製造方法
US5506421A (en) 1992-11-24 1996-04-09 Cree Research, Inc. Power MOSFET in silicon carbide
KR100305123B1 (ko) 1992-12-11 2001-11-22 비센트 비.인그라시아, 알크 엠 아헨 정적랜덤액세스메모리셀및이를포함하는반도체장치
US5342803A (en) 1993-02-03 1994-08-30 Rohm, Co., Ltd. Method for isolating circuit elements for semiconductor device
JP3117831B2 (ja) 1993-02-17 2000-12-18 シャープ株式会社 半導体装置
JPH0799312A (ja) 1993-02-22 1995-04-11 Texas Instr Inc <Ti> 半導体装置とその製法
JP2811526B2 (ja) 1993-04-19 1998-10-15 東洋電機製造株式会社 静電誘導ショットキー短絡構造を有する静電誘導型半導体素子
US6097046A (en) 1993-04-30 2000-08-01 Texas Instruments Incorporated Vertical field effect transistor and diode
US5371383A (en) 1993-05-14 1994-12-06 Kobe Steel Usa Inc. Highly oriented diamond film field-effect transistor
US5539217A (en) 1993-08-09 1996-07-23 Cree Research, Inc. Silicon carbide thyristor
US5479316A (en) 1993-08-24 1995-12-26 Analog Devices, Inc. Integrated circuit metal-oxide-metal capacitor and method of making same
JPH07122749A (ja) 1993-09-01 1995-05-12 Toshiba Corp 半導体装置及びその製造方法
US5510630A (en) 1993-10-18 1996-04-23 Westinghouse Electric Corporation Non-volatile random access memory cell constructed of silicon carbide
US5393993A (en) 1993-12-13 1995-02-28 Cree Research, Inc. Buffer structure between silicon carbide and gallium nitride and resulting semiconductor devices
US5396085A (en) 1993-12-28 1995-03-07 North Carolina State University Silicon carbide switching device with rectifying-gate
US5385855A (en) 1994-02-24 1995-01-31 General Electric Company Fabrication of silicon carbide integrated circuits
US5399887A (en) 1994-05-03 1995-03-21 Motorola, Inc. Modulation doped field effect transistor
US5488236A (en) 1994-05-26 1996-01-30 North Carolina State University Latch-up resistant bipolar transistor with trench IGFET and buried collector
CN1040814C (zh) 1994-07-20 1998-11-18 电子科技大学 一种用于半导体器件的表面耐压区
US5523589A (en) 1994-09-20 1996-06-04 Cree Research, Inc. Vertical geometry light emitting diode with group III nitride active layer and extended lifetime
JPH0897441A (ja) 1994-09-26 1996-04-12 Fuji Electric Co Ltd 炭化けい素ショットキーダイオードの製造方法
JPH08213607A (ja) 1995-02-08 1996-08-20 Ngk Insulators Ltd 半導体装置およびその製造方法
US5510281A (en) 1995-03-20 1996-04-23 General Electric Company Method of fabricating a self-aligned DMOS transistor device using SiC and spacers
DE69512021T2 (de) 1995-03-31 2000-05-04 Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno, Catania DMOS-Anordnung-Struktur und Verfahren zur Herstellung
SE9501310D0 (sv) 1995-04-10 1995-04-10 Abb Research Ltd A method for introduction of an impurity dopant in SiC, a semiconductor device formed by the mehtod and a use of a highly doped amorphous layer as a source for dopant diffusion into SiC
US6057352A (en) 1995-05-17 2000-05-02 E. I. Du Pont De Nemours And Company Fungicidal cyclic amides
US5734180A (en) 1995-06-02 1998-03-31 Texas Instruments Incorporated High-performance high-voltage device structures
US6693310B1 (en) 1995-07-19 2004-02-17 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and manufacturing method thereof
DE19530525A1 (de) 1995-08-19 1997-02-20 Daimler Benz Ag Schaltkreis mit monolithisch integrierter PIN-/Schottky-Diodenanordnung
US5967795A (en) 1995-08-30 1999-10-19 Asea Brown Boveri Ab SiC semiconductor device comprising a pn junction with a voltage absorbing edge
US6573534B1 (en) 1995-09-06 2003-06-03 Denso Corporation Silicon carbide semiconductor device
DE19636302C2 (de) 1995-09-06 1998-08-20 Denso Corp Siliziumkarbidhalbleitervorrichtung und Verfahren zur Herstellung
JP4001960B2 (ja) 1995-11-03 2007-10-31 フリースケール セミコンダクター インコーポレイテッド 窒化酸化物誘電体層を有する半導体素子の製造方法
US5972801A (en) 1995-11-08 1999-10-26 Cree Research, Inc. Process for reducing defects in oxide layers on silicon carbide
US6136728A (en) 1996-01-05 2000-10-24 Yale University Water vapor annealing process
US6133587A (en) 1996-01-23 2000-10-17 Denso Corporation Silicon carbide semiconductor device and process for manufacturing same
SE9601174D0 (sv) 1996-03-27 1996-03-27 Abb Research Ltd A method for producing a semiconductor device having a semiconductor layer of SiC and such a device
US5877045A (en) 1996-04-10 1999-03-02 Lsi Logic Corporation Method of forming a planar surface during multi-layer interconnect formation by a laser-assisted dielectric deposition
US5612567A (en) * 1996-05-13 1997-03-18 North Carolina State University Schottky barrier rectifiers and methods of forming same
US5719409A (en) 1996-06-06 1998-02-17 Cree Research, Inc. Silicon carbide metal-insulator semiconductor field effect transistor
US5763905A (en) 1996-07-09 1998-06-09 Abb Research Ltd. Semiconductor device having a passivation layer
SE9602745D0 (sv) 1996-07-11 1996-07-11 Abb Research Ltd A method for producing a channel region layer in a SiC-layer for a voltage controlled semiconductor device
US6002159A (en) 1996-07-16 1999-12-14 Abb Research Ltd. SiC semiconductor device comprising a pn junction with a voltage absorbing edge
US5917203A (en) 1996-07-29 1999-06-29 Motorola, Inc. Lateral gate vertical drift region transistor
SE9602993D0 (sv) 1996-08-16 1996-08-16 Abb Research Ltd A bipolar semiconductor device having semiconductor layers of SiC and a method for producing a semiconductor device of SiC
DE19633184B4 (de) 1996-08-17 2006-10-05 Daimlerchrysler Ag Verfahren zur Herstellung eines Halbleiterbauelements mit durch Ionenimplantation eingebrachten Fremdatomen
DE19633183A1 (de) 1996-08-17 1998-02-19 Daimler Benz Ag Halbleiterbauelement mit durch Ionenimplantation eingebrachten Fremdatomen und Verfahren zu dessen Herstellung
US5939763A (en) 1996-09-05 1999-08-17 Advanced Micro Devices, Inc. Ultrathin oxynitride structure and process for VLSI applications
EP1895595B8 (en) 1996-10-18 2013-11-06 Hitachi, Ltd. Semiconductor device and electric power conversion apparatus therewith
US6028012A (en) 1996-12-04 2000-02-22 Yale University Process for forming a gate-quality insulating layer on a silicon carbide substrate
US5837572A (en) 1997-01-10 1998-11-17 Advanced Micro Devices, Inc. CMOS integrated circuit formed by using removable spacers to produce asymmetrical NMOS junctions before asymmetrical PMOS junctions for optimizing thermal diffusivity of dopants implanted therein
SE9700141D0 (sv) 1997-01-20 1997-01-20 Abb Research Ltd A schottky diode of SiC and a method for production thereof
SE9700156D0 (sv) 1997-01-21 1997-01-21 Abb Research Ltd Junction termination for Si C Schottky diode
US6180958B1 (en) 1997-02-07 2001-01-30 James Albert Cooper, Jr. Structure for increasing the maximum voltage of silicon carbide power transistors
DE19809554B4 (de) 1997-03-05 2008-04-03 Denso Corp., Kariya Siliziumkarbidhalbleitervorrichtung
EP0865085A1 (en) 1997-03-11 1998-09-16 STMicroelectronics S.r.l. Insulated gate bipolar transistor with high dynamic ruggedness
JPH10284718A (ja) 1997-04-08 1998-10-23 Fuji Electric Co Ltd 絶縁ゲート型サイリスタ
DE19723176C1 (de) 1997-06-03 1998-08-27 Daimler Benz Ag Leistungshalbleiter-Bauelement und Verfahren zu dessen Herstellung
US6121633A (en) 1997-06-12 2000-09-19 Cree Research, Inc. Latch-up free power MOS-bipolar transistor
US5969378A (en) 1997-06-12 1999-10-19 Cree Research, Inc. Latch-up free power UMOS-bipolar transistor
JP3618517B2 (ja) 1997-06-18 2005-02-09 三菱電機株式会社 半導体装置およびその製造方法
US6063698A (en) 1997-06-30 2000-05-16 Motorola, Inc. Method for manufacturing a high dielectric constant gate oxide for use in semiconductor integrated circuits
US5877041A (en) 1997-06-30 1999-03-02 Harris Corporation Self-aligned power field effect transistor in silicon carbide
DE19832329A1 (de) 1997-07-31 1999-02-04 Siemens Ag Verfahren zur Strukturierung von Halbleitern mit hoher Präzision, guter Homogenität und Reproduzierbarkeit
JP3180895B2 (ja) 1997-08-18 2001-06-25 富士電機株式会社 炭化けい素半導体装置の製造方法
EP1010204A1 (de) 1997-08-20 2000-06-21 Siemens Aktiengesellschaft Halbleiterstruktur mit einem alpha-siliziumcarbidbereich sowie verwendung dieser halbleiterstruktur
US6239463B1 (en) 1997-08-28 2001-05-29 Siliconix Incorporated Low resistance power MOSFET or other device containing silicon-germanium layer
EP1018163A1 (de) 1997-09-10 2000-07-12 Infineon Technologies AG Halbleiterbauelement mit einer driftzone
SE9704150D0 (sv) 1997-11-13 1997-11-13 Abb Research Ltd Semiconductor device of SiC with insulating layer a refractory metal nitride layer
JP3085272B2 (ja) 1997-12-19 2000-09-04 富士電機株式会社 炭化けい素半導体装置の熱酸化膜形成方法
JPH11251592A (ja) 1998-01-05 1999-09-07 Denso Corp 炭化珪素半導体装置
JP3216804B2 (ja) 1998-01-06 2001-10-09 富士電機株式会社 炭化けい素縦形ｆｅｔの製造方法および炭化けい素縦形ｆｅｔ
JPH11330468A (ja) 1998-05-20 1999-11-30 Hitachi Ltd 半導体集積回路装置の製造方法および半導体集積回路装置
US6627539B1 (en) 1998-05-29 2003-09-30 Newport Fab, Llc Method of forming dual-damascene interconnect structures employing low-k dielectric materials
US6100169A (en) 1998-06-08 2000-08-08 Cree, Inc. Methods of fabricating silicon carbide power devices by controlled annealing
US6107142A (en) 1998-06-08 2000-08-22 Cree Research, Inc. Self-aligned methods of fabricating silicon carbide power devices by implantation and lateral diffusion
US6316793B1 (en) 1998-06-12 2001-11-13 Cree, Inc. Nitride based transistors on semi-insulating silicon carbide substrates
JP4123636B2 (ja) 1998-06-22 2008-07-23 株式会社デンソー 炭化珪素半導体装置及びその製造方法
US5960289A (en) 1998-06-22 1999-09-28 Motorola, Inc. Method for making a dual-thickness gate oxide layer using a nitride/oxide composite region
JP3959856B2 (ja) 1998-07-31 2007-08-15 株式会社デンソー 炭化珪素半導体装置及びその製造方法
US6221700B1 (en) 1998-07-31 2001-04-24 Denso Corporation Method of manufacturing silicon carbide semiconductor device with high activation rate of impurities
JP2000106371A (ja) 1998-07-31 2000-04-11 Denso Corp 炭化珪素半導体装置の製造方法
US6246076B1 (en) 1998-08-28 2001-06-12 Cree, Inc. Layered dielectric on silicon carbide semiconductor structures
JP3616258B2 (ja) 1998-08-28 2005-02-02 株式会社ルネサステクノロジ ショットキーダイオードおよびそれを用いた電力変換器
US6972436B2 (en) 1998-08-28 2005-12-06 Cree, Inc. High voltage, high temperature capacitor and interconnection structures
SE9802909L (sv) 1998-08-31 1999-10-13 Abb Research Ltd Metod för framställning av en pn-övergång för en halvledaranordning av SiC samt en halvledaranordning av SiC med pn-övergång
JP2000133633A (ja) 1998-09-09 2000-05-12 Texas Instr Inc <Ti> ハ―ドマスクおよびプラズマ活性化エッチャントを使用した材料のエッチング方法
JP3361062B2 (ja) * 1998-09-17 2003-01-07 株式会社東芝 半導体装置
JP4186337B2 (ja) 1998-09-30 2008-11-26 株式会社デンソー 炭化珪素半導体装置及びその製造方法
US6048766A (en) 1998-10-14 2000-04-11 Advanced Micro Devices Flash memory device having high permittivity stacked dielectric and fabrication thereof
US6204203B1 (en) 1998-10-14 2001-03-20 Applied Materials, Inc. Post deposition treatment of dielectric films for interface control
US6239466B1 (en) 1998-12-04 2001-05-29 General Electric Company Insulated gate bipolar transistor for zero-voltage switching
US6190973B1 (en) 1998-12-18 2001-02-20 Zilog Inc. Method of fabricating a high quality thin oxide
WO2000042662A1 (de) 1999-01-12 2000-07-20 eupec Europäische Gesellschaft für Leistungshalbleiter mbH & Co. KG Leistungshalbleiterbauelement mit mesa-randabschluss
US6228720B1 (en) 1999-02-23 2001-05-08 Matsushita Electric Industrial Co., Ltd. Method for making insulated-gate semiconductor element
JP3943749B2 (ja) 1999-02-26 2007-07-11 株式会社日立製作所 ショットキーバリアダイオード
JP2000261006A (ja) * 1999-03-12 2000-09-22 Nippon Inter Electronics Corp ショットキー接合形成用半導体基板、それを使用した半導体素子、およびショットキーバリアダイオード
US6399996B1 (en) 1999-04-01 2002-06-04 Apd Semiconductor, Inc. Schottky diode having increased active surface area and method of fabrication
US6420225B1 (en) 1999-04-01 2002-07-16 Apd Semiconductor, Inc. Method of fabricating power rectifier device
US6448160B1 (en) 1999-04-01 2002-09-10 Apd Semiconductor, Inc. Method of fabricating power rectifier device to vary operating parameters and resulting device
US6238967B1 (en) 1999-04-12 2001-05-29 Motorola, Inc. Method of forming embedded DRAM structure
US6218680B1 (en) 1999-05-18 2001-04-17 Cree, Inc. Semi-insulating silicon carbide without vanadium domination
JP2000349081A (ja) 1999-06-07 2000-12-15 Sony Corp 酸化膜形成方法
US6329675B2 (en) 1999-08-06 2001-12-11 Cree, Inc. Self-aligned bipolar junction silicon carbide transistors
US6365932B1 (en) 1999-08-20 2002-04-02 Denso Corporation Power MOS transistor
JP3630594B2 (ja) 1999-09-14 2005-03-16 株式会社日立製作所 ＳｉＣショットキーダイオード
JP4192353B2 (ja) 1999-09-21 2008-12-10 株式会社デンソー 炭化珪素半導体装置及びその製造方法
JP4160752B2 (ja) 1999-09-22 2008-10-08 サイスド エレクトロニクス デヴェロプメント ゲゼルシャフト ミット ベシュレンクテル ハフツング ウント コンパニ コマンディートゲゼルシャフト 炭化珪素からなる半導体装置とその製造方法
US6373076B1 (en) 1999-12-07 2002-04-16 Philips Electronics North America Corporation Passivated silicon carbide devices with low leakage current and method of fabricating
US6303508B1 (en) 1999-12-16 2001-10-16 Philips Electronics North America Corporation Superior silicon carbide integrated circuits and method of fabricating
US7186609B2 (en) 1999-12-30 2007-03-06 Siliconix Incorporated Method of fabricating trench junction barrier rectifier
US6703642B1 (en) 2000-02-08 2004-03-09 The United States Of America As Represented By The Secretary Of The Army Silicon carbide (SiC) gate turn-off (GTO) thyristor structure for higher turn-off gain and larger voltage blocking when in the off-state
US6475889B1 (en) 2000-04-11 2002-11-05 Cree, Inc. Method of forming vias in silicon carbide and resulting devices and circuits
US7125786B2 (en) 2000-04-11 2006-10-24 Cree, Inc. Method of forming vias in silicon carbide and resulting devices and circuits
US6784486B2 (en) 2000-06-23 2004-08-31 Silicon Semiconductor Corporation Vertical power devices having retrograded-doped transition regions therein
US6429041B1 (en) 2000-07-13 2002-08-06 Cree, Inc. Methods of fabricating silicon carbide inversion channel devices without the need to utilize P-type implantation
DE10036208B4 (de) 2000-07-25 2007-04-19 Siced Electronics Development Gmbh & Co. Kg Halbleiteraufbau mit vergrabenem Inselgebiet und Konaktgebiet
US7067176B2 (en) 2000-10-03 2006-06-27 Cree, Inc. Method of fabricating an oxide layer on a silicon carbide layer utilizing an anneal in a hydrogen environment
US6767843B2 (en) 2000-10-03 2004-07-27 Cree, Inc. Method of N2O growth of an oxide layer on a silicon carbide layer
US6956238B2 (en) 2000-10-03 2005-10-18 Cree, Inc. Silicon carbide power metal-oxide semiconductor field effect transistors having a shorting channel and methods of fabricating silicon carbide metal-oxide semiconductor field effect transistors having a shorting channel
US6610366B2 (en) 2000-10-03 2003-08-26 Cree, Inc. Method of N2O annealing an oxide layer on a silicon carbide layer
US6593620B1 (en) 2000-10-06 2003-07-15 General Semiconductor, Inc. Trench DMOS transistor with embedded trench schottky rectifier
JP3881840B2 (ja) 2000-11-14 2007-02-14 独立行政法人産業技術総合研究所 半導体装置
US6548333B2 (en) 2000-12-01 2003-04-15 Cree, Inc. Aluminum gallium nitride/gallium nitride high electron mobility transistors having a gate contact on a gallium nitride based cap segment
JP3940560B2 (ja) 2001-01-25 2007-07-04 独立行政法人産業技術総合研究所 半導体装置の製造方法
DE10214150B4 (de) 2001-03-30 2009-06-18 Denso Corporation, Kariya Siliziumkarbidhalbleitervorrichtung und Verfahren zur Herstellung derselben
JP4892787B2 (ja) 2001-04-09 2012-03-07 株式会社デンソー ショットキーダイオード及びその製造方法
US6524900B2 (en) 2001-07-25 2003-02-25 Abb Research, Ltd Method concerning a junction barrier Schottky diode, such a diode and use thereof
US20030025175A1 (en) 2001-07-27 2003-02-06 Sanyo Electric Company, Ltd. Schottky barrier diode
JP4026339B2 (ja) 2001-09-06 2007-12-26 豊田合成株式会社 ＳｉＣ用電極及びその製造方法
JP4064085B2 (ja) 2001-10-18 2008-03-19 三菱電機株式会社 半導体装置及びその製造方法
JP3559971B2 (ja) 2001-12-11 2004-09-02 日産自動車株式会社 炭化珪素半導体装置およびその製造方法
JP4044332B2 (ja) * 2001-12-26 2008-02-06 関西電力株式会社 高耐電圧半導体装置
US7183575B2 (en) 2002-02-19 2007-02-27 Nissan Motor Co., Ltd. High reverse voltage silicon carbide diode and method of manufacturing the same high reverse voltage silicon carbide diode
US6855970B2 (en) 2002-03-25 2005-02-15 Kabushiki Kaisha Toshiba High-breakdown-voltage semiconductor device
DE10394372B4 (de) 2002-06-28 2011-07-28 National Institute Of Advanced Industrial Science And Technology Verfahren zur Herstellung einer Halbleitervorrichtung
JP4319810B2 (ja) * 2002-07-16 2009-08-26 日本インター株式会社 半導体装置及びその製造方法
JP4086602B2 (ja) 2002-09-17 2008-05-14 株式会社日立製作所 多気筒エンジンの制御装置及び制御方法
US7217950B2 (en) 2002-10-11 2007-05-15 Nissan Motor Co., Ltd. Insulated gate tunnel-injection device having heterojunction and method for manufacturing the same
US7132321B2 (en) 2002-10-24 2006-11-07 The United States Of America As Represented By The Secretary Of The Navy Vertical conducting power semiconductor devices implemented by deep etch
DE10259373B4 (de) 2002-12-18 2012-03-22 Infineon Technologies Ag Überstromfeste Schottkydiode mit niedrigem Sperrstrom
US7221010B2 (en) 2002-12-20 2007-05-22 Cree, Inc. Vertical JFET limited silicon carbide power metal-oxide semiconductor field effect transistors
US7026650B2 (en) 2003-01-15 2006-04-11 Cree, Inc. Multiple floating guard ring edge termination for silicon carbide devices
JP2004247545A (ja) 2003-02-14 2004-09-02 Nissan Motor Co Ltd 半導体装置及びその製造方法
US7217954B2 (en) 2003-03-18 2007-05-15 Matsushita Electric Industrial Co., Ltd. Silicon carbide semiconductor device and method for fabricating the same
KR100900562B1 (ko) 2003-03-24 2009-06-02 페어차일드코리아반도체 주식회사 향상된 ｕｉｓ 내성을 갖는 모스 게이트형 트랜지스터
US7074643B2 (en) 2003-04-24 2006-07-11 Cree, Inc. Silicon carbide power devices with self-aligned source and well regions and methods of fabricating same
US6979863B2 (en) 2003-04-24 2005-12-27 Cree, Inc. Silicon carbide MOSFETs with integrated antiparallel junction barrier Schottky free wheeling diodes and methods of fabricating the same
US20050012143A1 (en) 2003-06-24 2005-01-20 Hideaki Tanaka Semiconductor device and method of manufacturing the same
US20050104072A1 (en) 2003-08-14 2005-05-19 Slater David B.Jr. Localized annealing of metal-silicon carbide ohmic contacts and devices so formed
US7973381B2 (en) 2003-09-08 2011-07-05 International Rectifier Corporation Thick field oxide termination for trench schottky device
US7018554B2 (en) 2003-09-22 2006-03-28 Cree, Inc. Method to reduce stacking fault nucleation sites and reduce forward voltage drift in bipolar devices
CA2545628A1 (en) 2003-11-12 2005-05-26 Cree, Inc. Methods of processing semiconductor wafer backsides having light emitting devices (leds) thereon and leds so formed
JP2005167035A (ja) 2003-12-03 2005-06-23 Kansai Electric Power Co Inc:The 炭化珪素半導体素子およびその製造方法
US7005333B2 (en) 2003-12-30 2006-02-28 Infineon Technologies Ag Transistor with silicon and carbon layer in the channel region
US7407837B2 (en) 2004-01-27 2008-08-05 Fuji Electric Holdings Co., Ltd. Method of manufacturing silicon carbide semiconductor device
JP2005303027A (ja) 2004-04-13 2005-10-27 Nissan Motor Co Ltd 半導体装置
DE102005017814B4 (de) 2004-04-19 2016-08-11 Denso Corporation Siliziumkarbid-Halbleiterbauelement und Verfahren zu dessen Herstellung
US7071518B2 (en) 2004-05-28 2006-07-04 Freescale Semiconductor, Inc. Schottky device
US7118970B2 (en) 2004-06-22 2006-10-10 Cree, Inc. Methods of fabricating silicon carbide devices with hybrid well regions
EP1619276B1 (en) 2004-07-19 2017-01-11 Norstel AB Homoepitaxial growth of SiC on low off-axis SiC wafers
US20060211210A1 (en) 2004-08-27 2006-09-21 Rensselaer Polytechnic Institute Material for selective deposition and etching
JP4777630B2 (ja) 2004-09-21 2011-09-21 株式会社日立製作所 半導体装置
JP3914226B2 (ja) 2004-09-29 2007-05-16 株式会社東芝 高耐圧半導体装置
JP4954463B2 (ja) 2004-10-22 2012-06-13 三菱電機株式会社 ショットキーバリアダイオード
JP4899405B2 (ja) 2004-11-08 2012-03-21 株式会社デンソー 炭化珪素半導体装置およびその製造方法
US7304363B1 (en) 2004-11-26 2007-12-04 United States Of America As Represented By The Secretary Of The Army Interacting current spreader and junction extender to increase the voltage blocked in the off state of a high power semiconductor device
US7544963B2 (en) 2005-04-29 2009-06-09 Cree, Inc. Binary group III-nitride based high electron mobility transistors
US7615774B2 (en) 2005-04-29 2009-11-10 Cree.Inc. Aluminum free group III-nitride based high electron mobility transistors
US8901699B2 (en) 2005-05-11 2014-12-02 Cree, Inc. Silicon carbide junction barrier Schottky diodes with suppressed minority carrier injection
US7679223B2 (en) 2005-05-13 2010-03-16 Cree, Inc. Optically triggered wide bandgap bipolar power switching devices and circuits
US7414268B2 (en) 2005-05-18 2008-08-19 Cree, Inc. High voltage silicon carbide MOS-bipolar devices having bi-directional blocking capabilities
JP4942134B2 (ja) 2005-05-20 2012-05-30 日産自動車株式会社 炭化珪素半導体装置の製造方法
US7528040B2 (en) 2005-05-24 2009-05-05 Cree, Inc. Methods of fabricating silicon carbide devices having smooth channels
US20060267021A1 (en) 2005-05-27 2006-11-30 General Electric Company Power devices and methods of manufacture
JP4777699B2 (ja) 2005-06-13 2011-09-21 本田技研工業株式会社 バイポーラ型半導体装置およびその製造方法
US7548112B2 (en) 2005-07-21 2009-06-16 Cree, Inc. Switch mode power amplifier using MIS-HEMT with field plate extension
KR20130086057A (ko) 2005-09-16 2013-07-30 크리 인코포레이티드 실리콘 카바이드 전력 소자들을 그 상에 가지는 반도체 웨이퍼들의 가공방법들
US7304334B2 (en) 2005-09-16 2007-12-04 Cree, Inc. Silicon carbide bipolar junction transistors having epitaxial base regions and multilayer emitters and methods of fabricating the same
JP2007103784A (ja) 2005-10-06 2007-04-19 Matsushita Electric Ind Co Ltd ヘテロ接合バイポーラトランジスタ
US7345310B2 (en) 2005-12-22 2008-03-18 Cree, Inc. Silicon carbide bipolar junction transistors having a silicon carbide passivation layer on the base region thereof
US7592211B2 (en) 2006-01-17 2009-09-22 Cree, Inc. Methods of fabricating transistors including supported gate electrodes
JP2007220889A (ja) 2006-02-16 2007-08-30 Central Res Inst Of Electric Power Ind ショットキー接合型半導体素子およびその製造方法
US20070228505A1 (en) * 2006-04-04 2007-10-04 Mazzola Michael S Junction barrier schottky rectifiers having epitaxially grown p+-n junctions and methods of making
JP5560519B2 (ja) 2006-04-11 2014-07-30 日産自動車株式会社 半導体装置及びその製造方法
JP2007287782A (ja) 2006-04-13 2007-11-01 Hitachi Ltd メサ型バイポーラトランジスタ
US7372087B2 (en) 2006-06-01 2008-05-13 Northrop Grumman Corporation Semiconductor structure for use in a static induction transistor having improved gate-to-drain breakdown voltage
JP5306193B2 (ja) 2006-06-29 2013-10-02 クリー インコーポレイテッド ｐ型チャネルを含む炭化シリコンスイッチングデバイスおよびその形成方法
JP4921880B2 (ja) * 2006-07-28 2012-04-25 株式会社東芝 高耐圧半導体装置
US7728402B2 (en) 2006-08-01 2010-06-01 Cree, Inc. Semiconductor devices including schottky diodes with controlled breakdown
EP2052414B1 (en) 2006-08-17 2016-03-30 Cree, Inc. High power insulated gate bipolar transistors
US7595241B2 (en) 2006-08-23 2009-09-29 General Electric Company Method for fabricating silicon carbide vertical MOSFET devices
JP2008147362A (ja) * 2006-12-08 2008-06-26 Toyota Central R&D Labs Inc 半導体装置
US8384181B2 (en) 2007-02-09 2013-02-26 Cree, Inc. Schottky diode structure with silicon mesa and junction barrier Schottky wells
US8835987B2 (en) 2007-02-27 2014-09-16 Cree, Inc. Insulated gate bipolar transistors including current suppressing layers
JP4450241B2 (ja) 2007-03-20 2010-04-14 株式会社デンソー 炭化珪素半導体装置の製造方法
JP4620075B2 (ja) 2007-04-03 2011-01-26 株式会社東芝 電力用半導体素子
JP4356767B2 (ja) 2007-05-10 2009-11-04 株式会社デンソー ジャンクションバリアショットキーダイオードを備えた炭化珪素半導体装置
JP4375439B2 (ja) * 2007-05-30 2009-12-02 株式会社デンソー ジャンクションバリアショットキーダイオードを備えた炭化珪素半導体装置
US8866150B2 (en) 2007-05-31 2014-10-21 Cree, Inc. Silicon carbide power devices including P-type epitaxial layers and direct ohmic contacts
JP4539684B2 (ja) 2007-06-21 2010-09-08 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP4333782B2 (ja) 2007-07-05 2009-09-16 株式会社デンソー ジャンクションバリアショットキーダイオードを備えた炭化珪素半導体装置
US7687825B2 (en) 2007-09-18 2010-03-30 Cree, Inc. Insulated gate bipolar conduction transistors (IBCTS) and related methods of fabrication
US8492771B2 (en) 2007-09-27 2013-07-23 Infineon Technologies Austria Ag Heterojunction semiconductor device and method
EP2208230B1 (en) 2007-11-09 2015-10-21 Cree, Inc. Power semiconductor devices with mesa structures and buffer layers including mesa steps
JP2009141062A (ja) 2007-12-05 2009-06-25 Panasonic Corp 半導体装置及びその製造方法
US7989882B2 (en) 2007-12-07 2011-08-02 Cree, Inc. Transistor with A-face conductive channel and trench protecting well region
US9640609B2 (en) 2008-02-26 2017-05-02 Cree, Inc. Double guard ring edge termination for silicon carbide devices
JP5361861B2 (ja) 2008-03-17 2013-12-04 三菱電機株式会社 半導体装置
US7851881B1 (en) 2008-03-21 2010-12-14 Microsemi Corporation Schottky barrier diode (SBD) and its off-shoot merged PN/Schottky diode or junction barrier Schottky (JBS) diode
US7842590B2 (en) 2008-04-28 2010-11-30 Infineon Technologies Austria Ag Method for manufacturing a semiconductor substrate including laser annealing
JP5415018B2 (ja) * 2008-05-13 2014-02-12 新電元工業株式会社 半導体装置
US8232558B2 (en) * 2008-05-21 2012-07-31 Cree, Inc. Junction barrier Schottky diodes with current surge capability
US8097919B2 (en) 2008-08-11 2012-01-17 Cree, Inc. Mesa termination structures for power semiconductor devices including mesa step buffers
US8536582B2 (en) 2008-12-01 2013-09-17 Cree, Inc. Stable power devices on low-angle off-cut silicon carbide crystals
US8497552B2 (en) 2008-12-01 2013-07-30 Cree, Inc. Semiconductor devices with current shifting regions and related methods
US8288220B2 (en) 2009-03-27 2012-10-16 Cree, Inc. Methods of forming semiconductor devices including epitaxial layers and related structures
US20100277839A1 (en) 2009-04-29 2010-11-04 Agilent Technologies, Inc. Overpower protection circuit
JP5600411B2 (ja) * 2009-10-28 2014-10-01 三菱電機株式会社 炭化珪素半導体装置
US8372738B2 (en) * 2009-10-30 2013-02-12 Alpha & Omega Semiconductor, Inc. Method for manufacturing a gallium nitride based semiconductor device with improved termination scheme
JP2011171551A (ja) 2010-02-19 2011-09-01 Toyota Motor Corp 半導体装置の製造方法
US8704292B2 (en) 2010-02-23 2014-04-22 Donald R. Disney Vertical capacitive depletion field effect transistor
US9117739B2 (en) 2010-03-08 2015-08-25 Cree, Inc. Semiconductor devices with heterojunction barrier regions and methods of fabricating same
US9318623B2 (en) 2011-04-05 2016-04-19 Cree, Inc. Recessed termination structures and methods of fabricating electronic devices including recessed termination structures
US9142662B2 (en) 2011-05-06 2015-09-22 Cree, Inc. Field effect transistor devices with low source resistance

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003068760A (ja) * 2001-08-29 2003-03-07 Denso Corp 炭化珪素半導体装置およびその製造方法
CN101097947A (zh) * 2006-06-30 2008-01-02 株式会社东芝 半导体器件

Also Published As

Publication number Publication date
CN103765598B (zh) 2017-11-17
EP2754179B1 (en) 2017-04-12
KR20140060352A (ko) 2014-05-19
EP2754180B1 (en) 2017-05-03
WO2013036723A1 (en) 2013-03-14
EP2754180A1 (en) 2014-07-16
KR20140085446A (ko) 2014-07-07
JP6104250B2 (ja) 2017-03-29
US20130062619A1 (en) 2013-03-14
EP2754179A1 (en) 2014-07-16
CN103765598A (zh) 2014-04-30
US8618582B2 (en) 2013-12-31
TW201318176A (zh) 2013-05-01
KR101984662B1 (ko) 2019-05-31
WO2013036724A1 (en) 2013-03-14
CN108039360A (zh) 2018-05-15
KR101984713B1 (ko) 2019-05-31
TWI620332B (zh) 2018-04-01
JP2014530485A (ja) 2014-11-17

Similar Documents

Publication Publication Date Title
CN108039360B (zh) 采用用于边缘终端元件的凹处的边缘终端结构
US9865750B2 (en) Schottky diode
US8664665B2 (en) Schottky diode employing recesses for elements of junction barrier array
US9831355B2 (en) Schottky structure employing central implants between junction barrier elements
US9991399B2 (en) Passivation structure for semiconductor devices

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant