KR101984662B1 - 에지 종단 요소들을 위한 오목부를 채용하는 에지 종단 구조 - Google Patents

에지 종단 요소들을 위한 오목부를 채용하는 에지 종단 구조 Download PDF

Info

Publication number
KR101984662B1
KR101984662B1 KR1020147009277A KR20147009277A KR101984662B1 KR 101984662 B1 KR101984662 B1 KR 101984662B1 KR 1020147009277 A KR1020147009277 A KR 1020147009277A KR 20147009277 A KR20147009277 A KR 20147009277A KR 101984662 B1 KR101984662 B1 KR 101984662B1
Authority
KR
South Korea
Prior art keywords
edge termination
drift layer
schottky
layer
elements
Prior art date
Application number
KR1020147009277A
Other languages
English (en)
Other versions
KR20140060352A (ko
Inventor
제이슨 패트릭 헨닝
칭천 장
세-형 류
아난트 쿠마르 아가르왈
존 윌리엄스 팔무어
스캇 알렌
Original Assignee
크리, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 크리, 인코포레이티드 filed Critical 크리, 인코포레이티드
Publication of KR20140060352A publication Critical patent/KR20140060352A/ko
Application granted granted Critical
Publication of KR101984662B1 publication Critical patent/KR101984662B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

복수의 동심 보호링과 같은 에지 종단 구조의 요소들은 사실상 드리프트층 내의 도핑된 영역들이다. 이들 도핑된 영역들의 깊이를 증가시키기 위해, 에지 종단 구조의 요소들이 형성될 드리프트층의 표면에는 개개의 오목부들이 형성될 수 있다. 일단 드리프트층에 오목부들이 형성되고 나면, 오목부들 주변의 및 하부의 이들 영역들은 도핑되어 각각의 에지 종단 요소를 형성한다.

Description

에지 종단 요소들을 위한 오목부를 채용하는 에지 종단 구조{EDGE TERMINATION STRUCTURE EMPLOYING RECESSES FOR EDGE TERMINATION ELEMENTS}
관련 출원의 상호참조
본 출원은 동시에 출원된 발명의 명칭이 “SCHOTTKY DIODE”인 미국 유틸리티 특허 출원 제____호; 및 동시에 출원된 발명의 명칭이 “SCHOTTKY DIODE EMPLOYING RECESSES FOR ELEMENTS OF JUNCTION BARRIER ARRAY”인 미국 유틸리티 특허 출원 제____호와 관련되어 있으며, 그 개시 내용 전체가 참조에 의해 본 명세서에 포함된다.
발명의 분야
본 개시는 반도체 장치에 관한 것이다.
쇼트키 다이오드(Schottky diode)는 쇼트키 장벽을 제공하며 금속층과 도핑된 반도체층 사이에 생성되는 금속-반도체 접합을 이용한다. N-타입 반도체층을 갖는 쇼트키 다이오드의 경우, 금속층은 애노드로서 작용하고, N-타입 반도체층은 캐소드로서 작용한다. 일반적으로, 쇼트키 다이오드는, 순방향 바이어싱 방향에서는 용이하게 전류를 통과시키고 역방향 바이어싱 방향에서는 전류를 차단함으로써 전통적인 p-n 접합 다이오드처럼 행동한다. 금속-반도체 접합에서 제공되는 쇼트키 장벽은 p-n 다이오드에 비해 2가지 고유한 이점을 제공한다. 먼저, 쇼트키 장벽은, 더 낮은 순방향 전압 강하와 상관되는 더 낮은 장벽 높이와 연관된다. 따라서, 장치를 온시키고 전류가 순방향-바이어스 방향으로 흐르는 것을 허용하기 위해 더 작은 순방향 전압이 요구된다. 둘째로, 쇼트키 장벽은 일반적으로 필적하는 p-n 다이오드보다 작은 커패시턴스를 가진다. 더 낮은 커패시턴스란, p-n 다이오드보다 높은 스위칭 속도를 의미한다. 쇼트키 다이오드는 다수 캐리어 장치이고 스위칭 손실을 야기하는 소수 캐리어 거동을 나타내지 않는다.
불행하게도, 쇼트키 다이오드는 전통적으로 비교적 낮은 역방향 바이어스 전압 정격과 높은 역방향 바이어스 누설 전류(leakage current)로 곤란을 겪어 왔다. 최근, NC, Durham의 Cree, Inc.는 탄화 실리콘 기판과 에피택셜층들로 형성된 쇼트키 다이오드 시리즈를 소개했다. 이들 장치들은, 역방향 바이어스 전압 정격을 증가시키고, 역방향 바이어스 누설 전류를 낮추며, 순방향 바이어스 전류 처리를 증가시킴으로써 최신 기술 수준을 계속 진보시켜 왔다. 그러나, 쇼트키 장치 성능을 더욱 향상시키고 이들 장치들의 비용을 감소시킬 필요성이 여전히 남아 있다.
본 개시는 일반적으로, 활성 영역에 실질적으로 인접한 에지 종단 구조(edge termination structure)를 채용하는, 쇼트키 다이오드, 절연 게이트 쌍극성 트랜지스터, 게이트 턴-오프 트랜지스터 등과 같은, 반도체 장치에 관한 것이다. 반도체 장치는 기판과 기판 위에 제공된 드리프트층을 가진다. 드리프트층은 활성 영역을 포함한다. 쇼트키 다이오드 예에서, 드리프트층의 일부 위에 쇼트키층이 제공되어 활성 영역을 형성한다.
드리프트층은 활성 영역과 연관된 제1 표면을 가지며 에지 종단 영역을 제공한다. 에지 종단 영역은 활성 영역에 실질적으로 측방향으로 인접하고, 소정 실시예에서는, 활성 영역을 완전히 또는 실질적으로 둘러쌀 수 있다. 드리프트층은 제1 도전 타입의 도핑 재료로 도핑되고, 에지 종단 영역은 제1 표면으로부터 드리프트층 내로 연장되는 에지 종단 오목부를 포함할 수 있다. 에지 종단 구조의 요소들은 에지 종단 오목부의 하부 표면에 형성될 수 있다.
복수의 동심 보호링과 같은 에지 종단 구조의 요소들은 사실상 드리프트층 내의 도핑된 영역들이다. 이들 도핑된 영역들의 깊이를 증가시키기 위해, 에지 종단 구조의 요소들이 형성될 드리프트층의 표면에는 개개의 오목부들이 형성될 수 있다. 일단 드리프트층에 오목부들이 형성되고 나면, 오목부 주변의 및 하부의 이들 영역들은 도핑되어 각각의 에지 종단 요소를 형성한다.
또 다른 실시예에서, 접합 장벽 어레이가 드리프트층에서 쇼트키층의 바로 아래에 제공될 수 있고, 메사 보호링이 드리프트층에서 활성 영역의 전부 또는 일부 주변에 제공될 수 있다. 에지 종단 요소들과 마찬가지로, 접합 장벽 어레이 및 메사 보호링의 요소들은 일반적으로 드리프트층 내의 도핑된 영역들이다. 이들 도핑된 영역들의 깊이를 증가시키기 위해, 접합 장벽 어레이 및 메사 보호링의 요소들이 형성될 드리프트층의 표면에는 개개의 오목부들이 형성될 수 있다. 일단 드리프트층에 오목부들이 형성되고 나면, 오목부들 주변의 및 하부의 이들 영역들은 도핑되어 각각의 접합 장벽 어레이 및 메사 보호링의 요소들을 형성한다.
쇼트키층을 위한 금속 및 드리프트층을 위한 반도체 재료는 드리프트층과 쇼트키층 사이에 낮은 장벽 높이 쇼트키 접합을 제공하도록 선택될 수 있다. 한 실시예에서, 쇼트키층은 탄탈(Ta)로 형성되고, 드리프트층은 탄화 실리콘으로 형성된다. 따라서, 쇼트키 접합의 장벽 높이는 0.9 전자 볼트보다 작을 수 있다. 쇼트키층과 드리프트층을 형성하기 위한 적합한 다른 재료들도 있다.
또 다른 실시예에서, 기판은 비교적 두꺼운데, 이것은 드리프트층과 쇼트키층을 포함한 상부 에피택셜 구조가 기판의 상부 표면에 형성되기 때문이다. 상부 에피택셜 구조의 전부 또는 적어도 일부가 형성된 후에, 기판의 하부가 제거되어 사실상 기판이 "시닝된다". 따라서, 결과적인 쇼트키 다이오드는 시닝된 기판을 가지며, 여기서, 캐소드 컨택트가 시닝된 기판의 하부에 형성될 수 있다. 애노드 컨택트가 쇼트키층 위에 형성된다.
본 명세서에 포함되어 그 일부를 형성하는 첨부된 도면들은 본 개시의 수 개의 양태를 예시하며, 설명과 함께 본 개시의 원리를 설명하는 역할을 한다.
도 1은 본 개시의 한 실시예에 따른 쇼트키 다이오드의 단면도이다.
도 2는 본 개시의 한 실시예에 따른, 쇼트키층과 애노드 컨택트가 없는, 쇼트키 다이오드의 상부면도이다.
도 3은 본 개시의 제2 실시예에 따른, 쇼트키층과 애노드 컨택트가 없는, 쇼트키 다이오드의 상부면도이다.
도 4는 본 개시의 제3 실시예에 따른, 쇼트키층과 애노드 컨택트가 없는, 쇼트키 다이오드의 상부면도이다.
도 5는 본 개시의 제4 실시예에 따른, 쇼트키층과 애노드 컨택트가 없는, 쇼트키 다이오드의 상부면도이다.
도 6은 본 개시의 한 실시예에 따른 균일한 JB 어레이를 갖는 쇼트키 다이오드의 부분 단면도이다.
도 7은 본 개시의 또 다른 실시예에 따른 불균일한 JB 어레이를 갖는 쇼트키 다이오드의 부분 단면도이다.
도 8은 본 개시의 한 실시예에 따른 JB 요소, 보호링, 및 메사 보호링 각각을 위해 드리프트층에 오목부를 채용하는 쇼트키 다이오드의 부분 단면도이다.
도 9는 본 개시의 또 다른 실시예에 따른 JB 요소, 보호링, 및 메사 보호링 각각을 위해 드리프트층에 오목부를 채용하는 쇼트키 다이오드의 부분 단면도이다.
도 10 내지 도 25는 도 1에 예시된 실시예에 따른 쇼트키 다이오드를 제작하기 위한 선택 처리 단계들을 나타낸다.
이하에 개시되는 실시예들은, 당업자가 본 개시를 실시할 수 있게 하는데 필요한 정보를 나타내며, 본 개시를 실시하는 최상의 모드를 나타낸다. 첨부된 도면에 비추어 이하의 설명을 읽으면, 당업자라면 본 개시의 개념을 이해하고 여기서 특별히 다루지 않은 이들 개념들의 응용들을 인식할 것이다. 이들 개념들 및 응용들은 본 개시와 첨부된 청구항들의 범위 내에 든다는 것을 이해하여야 한다.
층, 영역, 또는 기판과 같은 요소가 또 다른 요소 "상"에 있거나 또 다른 요소 "상으로" 연장된다고 언급될 때, 이 요소는 그 다른 요소 상에 직접 있거나 그 다른 요소 상으로 직접 연장되거나, 또는 중간 요소가 존재할 수도 있다는 것임을 이해할 것이다. 대조적으로, 요소가 또 다른 요소 "상에 직접" 있거나 또 다른 요소 "상으로 직접" 연장된다고 언급될 때, 아무런 중간 요소도 존재하지 않는다. 또한 한 요소가 또 다른 요소에 "접속"되거나 "결합"된다고 언급될 때, 이 요소는 그 다른 요소에 직접 접속되거나 결합될 수 있고, 또는 중간 요소가 존재할 수도 있다는 것을 이해할 것이다. 대조적으로, 요소가 또 다른 요소에 "직접 접속"되거나 "직접 결합"된다고 언급될 때, 아무런 중간 요소도 존재하지 않는다.
"아래" 또는 "위" 또는 "상위" 또는 "하위" 또는 "수평" 또는 "수직"과 같은 상대적 용어들은 본 명세서에서는, 도면에서 예시된 바와 같이 하나의 요소, 층, 또는 영역의 또 다른 요소, 층, 또는 영역에 대한 관계를 기술하기 위해 이용될 수 있다. 이들 용어들 및 전술된 용어들은 도면들에 도시된 배향 외에도 장치의 상이한 배향들을 포괄하도록 의도된 것임을 이해할 것이다.
처음에, 예시의 쇼트키 다이오드(10)의 전체 구조의 개관이 도 1과 연관하여 제공된다. 쇼트키 다이오드(10)의 다양한 구조적 및 기능적 양태들의 상세사항뿐만 아니라 도 1의 쇼트키 다이오드(10)를 제작하기 위한 예시의 프로세스가 구조적 개관을 뒤따를 것이다. 특히, 여기서 설명되는 실시예들은 다양한 반도체층 및 그 내부의 요소들이 N-타입 또는 P-타입 도핑 재료로 도핑된 것으로 여긴다. N-타입 또는 P-타입 재료로 도핑된다는 것은, 층이나 요소가 각각 N-타입 또는 P-타입 도전성을 가진다는 것을 나타낸다. N-타입 재료는 음으로 대전된 전자들의 다수 평형상태 농도를 가지며, P-타입 재료는 양으로 대전된 전자들의 다수 평형상태 농도를 가진다. 다양한 층들이나 요소들에 대한 도핑 농도는, 저농도로, 보통으로, 또는 고농도로 도핑되는 것으로서 정의될 수 있다. 이들 용어들은, 한 층이나 요소에 대한 도핑 농도를 또 다른 층이나 요소에 관련시키기 위한 의도의 상대적 용어들이다.
또한, 이하의 설명은 N-타입 기판과 드리프트층이 쇼트키 다이오드에 이용되는 것에 중점을 두고 있다; 그러나, 여기서 제공되는 개념은 동등하게 P-타입 기판과 드리프트층을 갖는 쇼트키 다이오드에도 적용된다. 따라서, 개시된 실시예들 내의 각 층이나 요소에 대한 도핑 전하는 P-타입 기판과 드리프트층을 갖는 쇼트키 다이오드를 생성하기 위해 역전될 수 있다. 또한, 여기서 설명되는 층들 중 임의의 층은 임의의 이용가능한 기술을 이용하여 하나 이상의 에피택셜층으로부터 형성될 수 있고, 본 개시의 개념으로부터 벗어나지 않고, 설명되지 않는 추가의 층들이 여기서 설명되는 층들 사이에 추가될 수 있다.
예시된 바와 같이, 쇼트키 다이오드(10)는 기판(12) 상에 형성되고 에지 종단 영역(16) 내에 존재하는 활성 영역(14)을 가지며, 에지 종단 영역(16)은 활성 영역(14)을 완전히 또는 실질적으로 둘러쌀 수 있지만, 필요한 것은 아니다. 기판(12)의 하부측을 따라, 캐소드 컨택트(18)가 형성되고, 활성 영역(14)과 에지 종단 영역(16) 양쪽 모두의 아래에서 연장될 수 있다. 기판(12)과 캐소드 컨택트(18) 사이에는 이들 간의 저 임피던스 결합을 용이하게 하는 캐소드 오옴층(ohmic layer)(20)이 제공될 수 있다. 드리프트층(22)이 기판(12)의 상부측을 따라 연장된다. 드리프트층(22), 캐소드 컨택트(18) 및 캐소드 오옴층(20)은 활성 영역(14)과 에지 종단 영역(16) 양쪽 모두를 따라 연장될 수 있다.
활성 영역(14)에서, 쇼트키층(24)이 드리프트층(22)의 상부 표면 위에 존재하고, 애노드 컨택트(26)가 쇼트키층(24) 위에 존재한다. 도시된 바와 같이, 쇼트키층(24)과 애노드 컨택트(26) 사이에는 쇼트키층(24)과 애노드 컨택트(26) 중 하나로부터의 물질이 다른 한 쪽으로 확산되는 것을 방지하기 위한 장벽층(28)이 제공될 수 있다. 특히, 활성 영역(14)은 실질적으로, 드리프트층(22) 위에서 쇼트키 다이오드(10)의 쇼트키층(24)이 존재하는 영역에 대응한다. 단지 예시의 목적을 위해, 기판(12)과 드리프트층(22)은 탄화 실리콘(SiC)이라고 가정한다. 이들 및 다른 층들을 위한 다른 재료들이 이하에서 더 논의된다.
예시된 실시예에서, N-타입 재료에 의해 기판(12)은 고농도로 도핑되고 드리프트층(22)은 비교적 저농도로 도핑된다. 드리프트층(22)은 실질적으로 균일하게 도핑되거나 구배형으로(in a graded fashion) 도핑될 수 있다. 예를 들어, 드리프트층(22)의 도핑 농도는, 기판(12) 부근에서 비교적 더 고농도 도핑되는 것으로부터, 쇼트키층(24)에 근접한 드리프트층(22)의 상부 표면 부근에서 비교적 저농도 도핑되는 것으로 천이할 수 있다. 도핑 상세사항이 이하에서 더 제공된다.
쇼트키층(24) 아래에, 복수의 접합-장벽(JB) 요소(30)가 드리프트층(22)의 상부 표면을 따라 제공된다. 드리프트층(22) 내의 선택 영역들을 P-타입 재료로 도핑하면 이들 JB 요소(30)가 형성된다. 따라서, 각각의 JB 요소(30)는 드리프트층(22)의 상부 표면으로부터 드리프트층(22) 내로 연장된다. JB 요소(30)들은 함께 JB 어레이를 형성한다. JB 요소(30)들은, 도 2 내지 도 5에 예시된 바와 같이, 다양한 형상을 가질 수 있다. 도 2에 나타낸 바와 같이, 각각의 JB 요소(30)는, 활성 영역(14)을 실질적으로 가로질러 연장되는 단일의, 긴, 연신된 스트라이프(stripe)이고, JB 어레이는 복수의 병렬 JB 요소(30)이다. 도 3에서, 각각의 JB 요소(30)는 짧고 연신된 대쉬(dash)이고, JB 어레이는, 활성 영역(14)을 가로질러 연장되도록 선형으로 정렬되어 있는 복수의 대쉬들의 병렬 행들의 복수의 대쉬들을 가진다. 도 4에서, JB 요소(30)들은 복수의 연신된 스트라이프(30')와 복수의 아일랜드(30")를 포함한다. 후술되는 바와 같이, 연신된 스트라이프들 및 아일랜드들은 실질적으로 동일하거나 실질적으로 상이한 도핑 농도를 가질 수 있다. 도 5에서, JB 요소(30)들은 더 작고 원형의 아일랜드들의 어레이를 포함하고, 복수의 더 크고 직사각형의 아일랜드들이 더 작고 원형의 아일랜드들의 어레이와 함께 균등하게 분포되어 있다. 여기서 제공된 본 개시를 읽은 후에 당업자라면, JB 요소(30)들 및 이들로부터 형성되는 궁극적인 JB 어레이의 다른 형상과 구성을 이해할 것이다.
도 2 내지 도 5와 연계하여 계속 도 1을 참조하면, 에지 종단 영역(16)은 드리프트층(22)의 상부 표면에 형성되고 실질적으로 활성 영역(14)을 둘러싸는 오목한 채널을 포함한다. 이 오목한 채널을 에지 종단 오목부(32)라고 한다. 에지 종단 오목부(32)의 존재는, 드리프트층(22) 내의 에지 종단 오목부(32)에 의해 둘러싸이는 메사(mesa)를 제공한다. 선택 실시예에서, 에지 종단 오목부(32)의 표면과 메사의 하부 표면 사이의 거리는 약 0.2 내지 0.5 마이크로미터이고 아마도 약 0.3 마이크로미터이다.
적어도 하나의 오목 웰(34)이, 에지 종단 오목부(32)의 하부 표면 아래에 존재하는 드리프트층(22)의 일부에 형성된다. 오목 웰(34)은, 에지 종단 오목부(32)의 하부 표면 아래에 존재하는 드리프트층(22)의 일부를 P-타입 재료로 저농도 도핑함으로써 형성된다. 따라서, 오목 웰(34)은 드리프트층(22) 내의 저농도 도핑된 P-타입 영역이다. 에지 종단 오목부(32)의 하부 표면을 따라 및 오목 웰(34) 내에, 복수의 동심 보호링(36)이 형성된다. 보호링(36)들은 오목 웰(34)의 대응하는 부분들을 P-타입 도핑 재료로 고농도 도핑함으로써 형성된다. 선택 실시예에서, 보호링들은 서로 이격되어 있고 에지 종단 오목부(32)의 하부 표면으로부터 오목 웰(34) 내로 연장된다.
에지 종단 오목부(32)에 존재하는 보호링(36)들 외에도, 에지 종단 오목부(32)에 의해 형성되는 메사의 외곽 주변부를 따라 메사 보호링(38)이 제공될 수 있다. 메사 보호링(38)은, 메사 보호링(38)이 활성 영역(14)의 주변부에 형성되고 메사 내로 연장되도록, 메사의 상부 표면의 외곽부를 P-타입 재료로 고농도 도핑함으로써 형성된다. 도 2 내지 도 5에 실질적으로 직사각형으로 예시되어 있지만, 에지 종단 오목부(32), 보호링(36)들, 및 메사 보호링(38)은 임의의 형상일 수 있고, 일반적으로는, 예시된 실시예에서는 직사각형인 활성 영역(14)의 주변부의 형상에 대응할 것이다. 이들 3개 요소들 각각은 활성 영역(14) 주변에 연속되거나 단절된(즉, 대쉬형, 도트형 등) 루프를 제공할 수 있다.
제1 실시예에서, 도 6은 활성 영역(14)의 일부의 확대도를 제공하고 쇼트키 다이오드(10)의 동작 동안에 역할하게 되는 다양한 p-n 접합의 식별을 돕는데 이용된다. 이 실시예의 경우, JB 요소들은 (도 2에 예시된 바와 같이) 연신된 스트라이프이다. JB 요소(30)들의 존재에 의해, 활성 영역(14) 주변에는 적어도 2개 타입의 접합이 있다. 첫 번째는 쇼트키 접합(J1)이라 불리며, 쇼트키층(24)과, JB 요소(30)를 갖지 않는 드리프트층(22)의 상부 표면의 부분들 사이의 임의의 금속-반도체(m-s) 접합이다. 즉, 쇼트키 접합(J1)은, 2개의 인접한 JB 요소(30)들, 또는 JB 요소(30)와 메사 보호링(38)(미도시) 사이에 있는 드리프트층의 상부 표면의 일부와 쇼트키층(24) 사이의 접합이다. 두 번째는 JB 접합(J2)이라 불리며, JB 요소(30)와 드리프트층(22) 사이의 임의의 p-n 접합이다.
쇼트키 다이오드(10)가 순방향 바이어싱될 때, 쇼트키 접합(J1)은, JB 접합(J2)이 온되기 전에 온된다. 낮은 순방향 전압에서, 쇼트키 다이오드(10) 내의 전류 수송은, 쇼트키 접합(J1)을 가로질러 주입되는 다수 캐리어(전자)에 의해 지배된다. 따라서, 쇼트키 다이오드(10)는 전통적인 쇼트키 다이오드처럼 행동한다. 이 구성에서, 소수 캐리어 주입, 및 그에 따라 소수 전하는 거의 또는 전혀 없다. 그 결과, 쇼트키 다이오드(10)는 보통의 동작 전압에서 고속의 스위칭 속도가 가능하다.
쇼트키 다이오드(10)가 역방향 바이어싱될 때, JB 접합(J2)에 인접하게 형성되는 공핍 영역(depletion region)이 확장되어 쇼트키 다이오드(10)을 통한 역방향 전류를 차단한다. 그 결과, 확장된 공핍 영역은, 쇼트키 접합(J1)을 보호하고 쇼트키 다이오드(10) 내의 역방향 누설 전류를 제한하도록 기능한다. JB 요소(30)들에 의해, 쇼트키 다이오드(10)는 PIN 다이오드처럼 거동한다.
또 다른 실시예에서, 도 7은 활성 영역(14)의 일부의 확대도를 제공하고 쇼트키 다이오드(10)의 동작 동안에 역할하게 되는 다양한 p-n 접합의 식별을 돕는데 이용된다. 이 실시예의 경우, 2개 타입의 JB 요소(30)가 있다고 가정한다: (도 4에 예시된 바와 같이) 스트라이프형의 더 저농도 도핑된 JB 요소(30')와, 아일랜드 형상의 더 고농도 도핑된 JB 요소(30"). 다시, 쇼트키 접합(J1)은, 2개의 인접한 JB 요소(30)들, 또는 JB 요소(30)와 메사 보호링(38)(미도시) 사이에 있는 드리프트층의 상부 표면의 일부와 쇼트키층(24) 사이의 임의의 금속-반도체 접합이다. 1차 JB 접합(J2)은 스트라이프 JB 요소(30')와 드리프트층(22) 사이의 임의의 p-n 접합이다. 2차 JB 접합(J3)은, 아일랜드 JB 요소(30")와 드리프트층(22) 사이의 임의의 p-n 접합이다. 이 실시예에서, 스트라이프 JB 요소(30')는 아일랜드 JB 요소(30")와 같거나 낮은 농도로 P-타입 재료로 도핑된다고 가정한다.
활성 영역(14)의 총 표면적에 대한, 더 저농도 도핑된 JB 요소(30')와 더 고농도 도핑된 JB 요소(30")에 의해 점유된 쇼트키 다이오드(10)의 활성 영역(14)의 표면적의 비율은, 쇼트키 다이오드(10)의 역방향 누설 전류 및 순방향 전압 강하 모두에 영향을 미칠 수 있다. 예를 들어, 만일 더 저농도 도핑된 및 더 고농도 도핑된 JB 요소들(30', 30")에 의해 점유된 면적이 활성 영역(14)의 총 면적에 비해 증가된다면, 역방향 누설 전류는 감소될 수 있지만, 쇼트키 다이오드(10)의 순방향 전압 강하는 증가할 수 있다. 따라서, 더 저농도 도핑된 및 더 고농도 도핑된 JB 요소들(30', 30")에 의해 점유된 활성 영역(14)의 표면적의 비율의 선택은 역방향 누설 전류와 순방향 전압 강하 사이의 트레이드오프(trade-off)를 수반할 수 있다. 일부 실시예에서, 활성 영역(14)의 총 면적에 대한 더 저농도 도핑된 및 더 고농도 도핑된 JB 요소들(30', 30")에 의해 점유된 활성 영역(14)의 표면적의 비율은 약 2% 내지 40%일 수 있다.
쇼트키 다이오드(10)가 제1 임계치를 넘어 순방향 바이어싱되면, 쇼트키 접합(J1)은, 1차 JB 접합(J2)과 2차 JB 접합(J3) 이전에 온으로 되고, 쇼트키 다이오드(10)는 낮은 순방향 바이어싱 전압에서 전통적인 쇼트키 다이오드 거동을 나타낸다. 낮은 순방향 바이어싱 전압에서, 쇼트키 다이오드(10)의 동작은 쇼트키 접합(J1)을 가로지른 다수 캐리어(전자)의 주입에 의해 지배된다. 보통의 동작 상태에서 소수 캐리어 주입의 부재로 인해, 쇼트키 다이오드(10)는 매우 고속의 스위칭 능력을 가질 수 있고, 이것은 일반적으로 쇼트키 다이오드의 특성이다.
표시된 바와 같이, 쇼트키 접합(J1)의 온 전압은 1차 및 2차 JB 접합(J2, J3)에 대한 온 전압보다 낮다. 더 저농도 도핑된 및 더 고농도 도핑된 JB 요소들(30', 30")은, 순방향 바이어싱 전압이 제2 임계치를 넘어 계속 증가할 경우에 2차 JB 접합(J3)이 도통되기 시작하도록 설계될 수 있다. 쇼트키 다이오드(10)를 통한 전류 서지(current surge)의 경우에서와 같이, 만일 순방향 바이어싱 전압이 제2 임계치를 넘어 증가한다면, 2차 JB 접합(J3)은 도통되기 시작할 것이다. 일단 2차 JB 접합(J3)이 도통되기 시작하면, 쇼트키 다이오드(10)의 동작은, 2차 접합(J3)을 가로지른 소수 캐리어의 주입과 재결합에 의해 지배된다. 이 경우, 쇼트키 다이오드(10)의 온-저항은 감소될 수 있고, 이것은 차례로 소정 레벨의 전류에 대해 쇼트키 다이오드(10)에 의해 소산되는 전력의 양을 감소시킬 수 있으며 열 폭주(thermal runaway)의 방지를 도울 수 있다.
역방향 바이어스 상태에서, 1차 및 2차 JB 접합들(J2 및 J3)에 의해 형성되는 공핍 영역이 확장되어 쇼트키 다이오드(10)를 통하는 역방향 전류를 차단할 수 있고, 이로써 쇼트키 접합(J1)을 보호하고 쇼트키 다이오드(10) 내의 역방향 누설 전류를 제한한다. 다시, 역방향 바이어싱되면, 쇼트키 다이오드(10)는 실질적으로 PIN 다이오드처럼 기능할 수 있다.
특히, 본 발명의 일부 실시예에 따른 쇼트키 다이오드(10)의 전압 차단 능력은 더 저농도 도핑된 JB 요소(30')들의 두께와 도핑에 의해 결정된다. 충분히 큰 역방향 전압이 쇼트키 다이오드(10)에 인가되면, 더 저농도 도핑된 JB 요소(30')들 내의 공핍 영역은 드리프트층(22)과 연관된 공핍 영역으로 펀치 쓰루(punch through)할 것이다. 그 결과, 큰 역방향 전류가 쇼트키 다이오드(10)를 통해 흐르는 것이 허용된다. 더 저농도 도핑된 JB 요소(30')들은 활성 영역(14)에 걸쳐 분포되므로, 이 역방향 항복(breakdown)은, 쇼트키 다이오드(10)를 손상시키지 않도록, 균일하게 분포되고 제어될 수 있다. 본질적으로, 쇼트키 다이오드(10)의 항복은 더 저농도 도핑된 JB 요소(30')들의 펀치-쓰루로 국한되고, 결과적으로, 항복 전류는 활성 영역(14)에 걸쳐 균등하게 분포된다. 그 결과, 쇼트키 다이오드(10)의 항복 특성은, 쇼트키 다이오드(10)의 손상이나 파괴없이 큰 역방향 전류가 소산될 수 있도록 제어될 수 있다. 일부 실시예에서, 더 저농도 도핑된 JB 요소(30')들의 도핑은, 펀치-쓰루 전압이, 다른 경우에 쇼트키 다이오드(10)의 에지 종단에 의해 지원될 수도 있는 최대 역방향 전압보다 약간 작도록 선택될 수 있다.
도 1에 도시된 에지 종단 영역(16)의 설계는 쇼트키 다이오드(10)의 순방향 및 역방향 전류 및 전압 특성 모두를 더욱 향상시킨다. 특히, 역방향 전압이 증가함에 따라, 쇼트키층(24)의 주변부에서 전계가 커지는 경향이 있다. 전계가 증가함에 따라, 역방향 누설 전류가 증가하고, 역방향 항복 전압은 감소하며, 항복 전압을 초과할 때 애벌란시 전류(avalanche current)를 제어하는 능력이 감소된다. 이들 특성들 각각은, 낮은 역방향 누설 전류, 높은 역방향 항복 전압, 및 제어되는 애벌란시 전류를 갖는 쇼트키 다이오드(10)를 제공할 필요성에 역행한다.
다행히, 쇼트키층(24) 또는 활성 영역(14) 주변에 보호링(36)들을 제공하면, 일반적으로 쇼트키층(24)의 주변부의 전계의 축적(buildup)을 감소시키는 경향이 있다. 도 1에 도시된 바와 같은 선택 실시예에서, 에지 종단 오목부(32)의 하부에 존재하는 도핑된 오목 웰(34)에 보호링(36)들을 제공하면, 단순히 드리프트층(22)의 상부 표면에 및 JB 요소(30)들이 제공되는 동일한 평면에 보호링(36)을 제공하는 것보다 훨씬 더, 이들 전계의 축적을 감소시키는 것으로 드러났다. 메사 보호링(38)의 이용은 훨씬 더 많은 전계 억제를 제공한다. 구체적으로 예시되지는 않지만, 메사 보호링(38)은 드리프트층(22)에 형성된 메사의 에지 위에서 겹쳐서 에지 종단 오목부(32) 내로 연장될 수 있다. 이러한 실시예에서, 메사 보호링(38)은, 통상적으로 서로 이격되어 있는, 또 다른 보호링(36)과 결합되거나 결합되지 않을 수도 있다.
따라서, 에지 종단 영역(16) 및 JB 요소(30)들의 설계는 쇼트키 다이오드(10)의 순방향 및 역방향 전류 및 전압 특성을 결정하는데 있어서 중요한 역할을 한다. 이하에서 더 상세히 설명되는 바와 같이, JB 요소(30)들, 보호링(36)들, 메사 보호링(38), 및 오목 웰(34)은 이온 주입을 이용하여 형성되고, 여기서, 적절한 도핑 재료의 이온들이 드리프트층(22)의 노출된 상부 표면들 내에 주입된다. 출원인들은, JB 요소(30)들, 보호링(36)들, 메사 보호링(38), 및 심지어 오목 웰(34)을 형성하기 위해 더 깊은 도핑 영역을 이용하면, 쇼트키층(24) 주변의 우수한 전계 억제뿐만 아니라 훨씬 더 개선된 전류 및 전압 특성을 제공한다는 것을 발견했다. 불행히도, 드리프트층(22)이 SiC와 같은 이온 주입에 다소 저항성 있는 재료로 형성되면, 비교적 균일하고 제어되는 방식으로 도핑되는 비교적 깊은 도핑 영역들의 생성이 도전받게 된다.
도 8을 참조하면, 쇼트키 다이오드(10)의 드리프트층(22) 및 쇼트키층(24)이 대안적 실시예에 따라 예시되어 있다. 예시된 바와 같이, JB 요소(30)들, 보호링(36)들, 및 메사 보호링(38) 각각은, 드리프트층(22)에서, 드리프트층(22)의 상부 표면 내로 에칭된 대응하는 오목부 주변에 형성된다. 활성 영역(14)에서, 복수의 JB 요소 오목부(40)들과 메사 보호링(38)이 드리프트층(22) 내로 에칭된다. 에지 종단 영역(16)에서, 에지 종단 오목부(32)는 드리프트층(22)에서 에칭되고, 그 다음, 보호링 오목부(42)들은 에지 종단 오목부(32)의 하부 표면에서 드리프트층(22) 내로 에칭된다. 원한다면, 오목 웰(34)은 에지 종단 오목부(32)를 선택적으로 도핑함으로써 형성될 수 있다. 일단 JB 요소 오목부(40)들, 보호링 오목부(42)들, 메시 보호링 오목부(44), 및 에지 종단 오목부(32)가 형성되고 나면, 그 오목부들의 측면을 따른 및 하부의 영역이 선택적으로 도핑되어 컵 또는 골 형상의 JB 요소(30)들, 보호링(36)들, 및 메사 보호링(38)을 형성한다. 드리프트층(22) 내로 오목부들을 에칭함으로써, 각각의 JB 요소(30)들, 보호링(36)들, 및 메사 보호링(38)은 드리프트층(22) 내에 더 깊이 형성될 수 있다. 언급된 바와 같이, 이것은 특히 SiC 장치에 유익하다. 다양한 JB 요소 오목부(40)들, 보호링 오목부(42)들, 및 메사 보호링 오목부(44)의 깊이와 폭은 동일하거나 상이할 수 있다. 특정한 오목부의 폭을 기술할 때, 폭이란, 폭, 길이, 및 깊이를 갖는 오목부의 더 좁은 측방향 치수를 말한다. 한 실시예에서, 임의의 오목부의 깊이는 적어도 0.1 마이크로미터이고, 임의의 오목부의 폭은 적어도 0.5 마이크로미터이다. 또 다른 실시예에서, 오목부들의 깊이는 적어도 1.0 마이크로미터이고, 임의의 오목부의 폭은 적어도 3.0 마이크로미터이다.
도 9를 참조하면, JB 요소 오목부(40)들, 보호링 오목부(42)들, 및 메사 보호링 오목부(44)를 채용하는 또 다른 실시예가 제공된다. 그러나, 이 실시예에서는, 에지 종단 오목부(32), 메사 보호링 오목부(44), 또는 메사 보호링(38)이 없다. 대신에, 보호링 오목부(42)들은 JB 요소 오목부(40)들과 동일한 평면 상에 형성되고, JB 요소(30)들 및 보호링(36)들은 이들 오목부들의 측면을 따라 및 하부에 형성된다. 도 7 및 도 8의 실시예들 어느 쪽에서도, 오목 웰(34)은 선택사항이다.
상기 실시예들은 쇼트키 다이오드(10)에 관한 것이지만, 오목 웰(34), 보호링(36)들, 및 보호링 오목부(42)들의 구조 및 설계를 포함한 에지 종단 영역(16)의 고려되된 구조 및 설계들 모두는 활성 영역의 주변부에서의 불리한 전계 효과로 곤란을 겪는 다른 반도체 장치에도 동등하게 적용가능하다. 에지 종단 영역(16)의 고려되는 구조 및 설계들로부터 혜택을 받을 수 있는 예시의 장치들로는, 모든 타입의 전계 효과 트랜지스터(FET), 절연 게이트 쌍극성 트랜지스터(IGBT), 및 게이트 턴-오프 사이리스터(GTO)가 포함된다.
쇼트키 다이오드(10)의 순방향 및 역방향 전류와 전압 특성 모두에 영향을 미치는 또 다른 특성은 쇼트키 접합(J1)(도 6 및 도 7)과 연관된 장벽 높이로서, 이 쇼트키 접합은, 다시, 금속 쇼트키층(24)과 반도체 드리프트층(22) 사이의 금속-반도체 접합이다. 쇼트키층(24)과 같은 금속층이 드리프트층(22)과 같은 반도체층에 매우 근접할 때, 2개의 층들 사이에는 자생적(native) 전위 장벽이 발생한다. 쇼트키 접합(J1)과 연관된 장벽 높이는 자생적 전위 장벽에 대응한다. 외부 전압의 인가가 없을 때, 이 자생적 전위 장벽은, 전자든 정공이든 대부분의 전하 캐리어들이 한 층으로부터 다른 층으로 이동하는 것을 방지한다. 외부 전압이 인가되면, 반도체층의 관점에서 자생적 전위 장벽은 사실상 증가 또는 감소할 것이다. 특히, 금속층의 관점에서 전위 장벽은, 외부 전압이 인가될 때, 변하지 않을 것이다.
N-타입 드리프트층(22)을 갖는 쇼트키 다이오드(10)가 순방향 바이어싱되면, 쇼트키층(24)에서의 양의 전압의 인가는 사실상 자생적 전위 장벽을 감소시키고 전자들이 반도체로부터 금속-반도체 접합을 가로질러 흐르도록 야기한다. 자생적 전위 장벽의 크기, 및 그에 따라 장벽 높이는, 자생적 전위 장벽을 극복하고 전자들이 반도체층으로부터 금속층으로 이동하게 하는 데 필요한 전압의 양과 관련이 있다. 사실상, 전위 장벽은, 쇼트키 다이오드(10)가 순방향 바이어싱될 때, 감소된다. 쇼트키 다이오드(10)가 역방향 바이어싱되면, 전위 장벽은 상당히 증가되고 전자의 흐름을 차단하는 기능을 한다.
쇼트키층(24)을 형성하는데 이용되는 재료가 주로, 쇼트키 접합(J1)과 연관된 장벽 높이를 좌우한다. 많은 응용에서, 낮은 장벽 높이가 선호된다. 더 낮은 장벽 높이는 다음 중 하나를 허용한다. 첫 번째, 더 작은 활성 영역(14)을 갖는 더 낮은 장벽 높이의 장치가, 더 큰 활성 영역(14) 및 더 높은 장벽 높이를 갖는 장치와 동일한 순방향 온(turn on) 및 동작(operating) 전류 및 전압 정격을 갖도록 형성될 수 있다. 즉, 더 작은 활성 영역(14)을 갖는 더 낮은 장벽 높이의 장치는, 주어진 전류에서, 더 높은 장벽 높이 및 더 큰 활성 영역(14)을 갖는 장치와 동일한 순방향 전압을 지원할 수 있다. 대안으로서, 더 낮은 장벽 높이의 장치와 더 높은 장벽 높이의 장치 모두가 동일한 크기의 활성 영역(14)을 가질 경우, 더 낮은 장벽 높이의 장치가 더 높은 장벽 높이의 장치와 동일하거나 유사한 전류를 취급하면서 더 낮은 순방향 온 및 동작 전압을 가질 수 있다. 더 낮은 장벽 높이는 또한 장치의 순방향 바이어싱된 온-저항을 낮추고, 이것은 장치를 더욱 효율적으로 하는 것을 돕고 장치에 대해 파괴적일 수 있는 열을 덜 생성한다. SiC 드리프트층(22)을 채용하는 쇼트키 응용에서 낮은 장벽 높이와 연관된 예시의 (합금을 포함한) 금속으로는, 탄탈(Ta), 티타늄(Ti), 크롬(Cr), 및 알루미늄(Al)이 포함되지만 이것으로 제한되지 않으며, 여기서 탄탈은 그룹 중에서 가장 낮은 장벽 높이와 연관된다. 금속은 낮은 장벽 높이 가능 금속으로서 정의된다. 장벽 높이는, 쇼트키층(24)에 이용되는 금속, 드리프트층(22)에 이용되는 재료, 및 아마도 드리프트층(22)에서의 도핑의 정도의 함수이지만, 소정의 실시예에서 달성될 수 있는 예시의 장벽 높이는 1.2 전자 볼트(eV) 미만, 1.1 eV 미만, 1.0 eV 미만, 0.9 eV 미만, 및 약 0.8 eV 미만이다.
이제 도 10 내지 도 24를 참조하면, 도 1에 나타낸 것과 같은 쇼트키 다이오드(10)를 제작하기 위한 예시의 프로세스가 제공된다. 이 예에서, JB 요소(30)들은, 도 2에 예시된 바와 같이, 연신된 스트라이프들인 것으로 가정한다. 프로세스의 설명을 통해, 예시의 재료, 도핑 타입, 도핑 레벨, 구조 치수, 및 선택된 대안들이 요약 기술된다. 이들 양태들은 단순히 예시일 뿐이고, 여기서 및 후속하는 청구항들에서 개시된 개념들은 이들 양태들로 제한되지 않는다.
프로세스는, 도 10에 도시된 바와 같이, N-도핑된, 단일 결정의, 4H SiC 기판(12)을 제공함으로써 개시된다. 기판(12)은, 2H, 4H, 6H, 3C 등과 같은, 다양한 결정 폴리타입(polytype)을 가질 수 있다. 기판은 또한, 질화 갈륨(GaN), 비화 갈륨(GaAs), 실리콘(Si), 게르마늄(Ge), SiGe 등과 같은 다른 재료계로 형성될 수도 있다. N-도핑된, SiC 기판(12)의 저항은, 한 실시예에서 약 10 밀리오옴-cm 내지 30 밀리오옴-cm이다. 초기 기판(12)은 약 200 마이크로미터 내지 500 마이크로미터의 두께를 가질 수 있다.
드리프트층(22)이 기판(12) 위에 성장되고 인 시튜(in situ) 도핑될 수 있으며, 여기서, 드리프트층(22)은, 도 11에 도시된 바와 같이, 그 성장시에 N-타입 도핑 재료로 도핑된다. 특히, 드리프트층(22)의 형성 이전에, 하나 이상의 버퍼층(미도시)이 기판(12) 상에 형성될 수 있다. 버퍼층은 핵형성층으로서 이용될 수 있고 N-타입 도핑 재료로 비교적 고농도로 도핑될 수 있다. 소정 실시예들에서 버퍼층은 0.5 내지 5 마이크로미터의 범위일 수 있다.
드리프트층(22)은 전체에 걸쳐 비교적 균일하게 도핑되거나 전체에 걸쳐 또는 일부에 걸쳐 구배형 도핑을 채용할 수도 있다. 균일하게 도핑된 드리프트층(22)을 위해, 한 실시예에서 도핑 농도는 약 2X 1015 cm-3 내지 1 X 1016 cm-3일 수 있다. 구배형 도핑에서, 도핑 농도는 기판(12) 부근의 드리프트층(22)의 하부에서 가장 높고, 쇼트키층(24) 부근의 드리프트층(22)의 상부에서 가장 낮다. 도핑 농도는 일반적으로는, 드리프트층(22)의 하부의 또는 그 부근의 한 포인트로부터 상부의 또는 그 부근의 한 포인트로 구배형으로 또는 연속적 방식으로 감소한다. 구배형 도핑을 채용하는 한 실시예에서, 드리프트층(22)의 하위 부분은 약 1 × 1015 cm-3의 농도로 도핑되고, 드리프트층(22)의 상위 부분은 약 5 × 1016 cm-3의 농도로 도핑될 수 있다. 구배형 도핑을 채용하는 또 다른 실시예에서, 드리프트층(22)의 하위 부분은 약 5 × 1015 cm-3의 농도로 도핑되고, 드리프트층(22)의 상위 부분은 약 1 × 1016 cm-3의 농도로 도핑될 수 있다.
선택 실시예에서 드리프트층(22)은 원하는 역방향 항복 전압에 따라 두께가 4 내지 10 마이크로미터일 수 있다. 한 실시예에서, 드리프트층(22)은 원하는 역방향 항복 전압의 100 볼트마다 두께가 약 1 마이크로미터이다. 예를 들어, 600 볼트의 역방향 항복 전압을 갖는 쇼트키 다이오드(10)는 약 6 마이크로미터의 두께를 갖는 드리프트층(22)을 가질 수 있다.
일단 드리프트층(22)이 형성되고 나면, 상부 표면이 에칭되어 도 12에 도시된 바와 같은 에지 종단 오목부(32)를 생성한다. 에지 종단 오목부(32)는 원하는 장치 특성에 기초하여 깊이와 폭이 달라질 것이다. 600 볼트의 역방향 항복 전압을 갖고 50A의 지속적인 순방향 전류를 취급할 수 있는 쇼트키 다이오드(10)의 한 실시예에서, 에지 종단 오목부(32)는 약 0.2 내지 0.5 마이크로미터의 깊이와 약 10 내지 120의 폭을 가지며, 이는 궁극적으로는 장치에서 얼마나 많은 보호링(36)이 채용되는지에 따라 좌우될 것이다.
그 다음, 오목 웰(34)은, 도 13에 도시된 바와 같이, 에지 종단 오목부(32)의 하부에 존재하는 드리프트층(22)의 일부를 P-타입 재료로 선택적으로 주입함으로써 형성된다. 예를 들어, 600 볼트의 역방향 항복 전압을 갖고 50A의 지속적인 순방향 전류를 취급할 수 있는 쇼트키 다이오드(10)는 약 5 × 1016 cm-3 내지 2 × 1017 cm-3의 농도로 저농도 도핑되는 오목 웰(34)을 가질 수 있다. 오목 웰(34)은 깊이가 약 0.1 내지 0.5 마이크로미터일 수 있고 에지 종단 오목부(32)의 폭에 실질적으로 대응하는 폭을 가질 수 있다.
일단 오목 웰(34)이 형성되고 나면, 도 14에 도시된 바와 같이, 에지 종단 오목부(32)의 하부 표면을 포함하는 드리프트층(22)의 상부 표면의 대응하는 부분들을 P-타입 재료로 선택적으로 주입함으로써, JB 요소(30)들, 메사 보호링(38), 및 보호링(36)들이 형성된다. JB 요소(30)들, 메사 보호링(38), 및 보호링(36)들은 비교적 고농도 도핑되고 동일한 이온 주입 프로세스를 이용하여 동시에 형성될 수 있다. 한 실시예에서, 600 볼트의 역방향 항복 전압을 갖고 50A의 지속적인 순방향 전류를 취급할 수 있는 쇼트키 다이오드(10)는, 모두가 약 5 × 1017 cm-3 내지 5 × 1019 cm-3의 농도로 도핑된, JB 요소(30)들, 메사 보호링(38), 및 보호링(36)들을 가질 수 있다. 다른 실시예에서, 이들 요소들은 동일하거나 상이한 이온 주입 프로세스를 이용하여 상이한 농도로 도핑될 수도 있다. 예를 들어, JB 요소(30)들의 JB 어레이가, 도 4 및 도 5에 제공된 바와 같이, 상이한 형상들 또는 크기들을 포함하거나, 또는 상이한 JB 요소(30)들이 상이한 깊이를 갖는 경우. 인접하는 JB 요소(30)들 사이, 메사 보호링(38)과 JB 요소(30) 사이, 및 인접하는 보호링(36)들 사이의 깊이 및 간격은 원하는 장치 특성에 따라 달라질 수 있다. 예를 들어, 이들 요소들의 깊이는 0.2 마이크로미터 내지 1.5 마이크로미터 초과의 범위일 수 있고, 각각의 요소들은 약 1 내지 4 마이크로미터만큼 서로 이격될 수 있다.
JB 요소 오목부들 또는 메사 보호링 오목부(44) 또는 보호링 오목부(42)들을 채용하는 도 8 및 도 9에 나타낸 것들과 같은 실시예들의 경우, 각각의 JB 요소(30), 메사 보호링(38) 및 보호링(36)들은 드리프트층(22) 내에 더 깊이 더 용이하게 형성된다. SiC로 형성되는 드리프트층(22)의 경우, 각각의 오목부들의 깊이는 약 0.1 내지 1.0 마이크로미터일 수 있고 약 1.0 내지 5.0 마이크로미터의 폭을 가질 수 있다. 따라서, JB 요소(30), 메사 보호링(38), 및 보호링(36)의 전체 깊이는, 드리프트층(22)의 상부 표면으로부터 측정될 때, 0.5 내지 1.5의 깊이까지 용이하게 연장될 수 있다.
도 15에 나타낸 바와 같이, 에지 종단 오목부(32)의 하부 표면을 포함한 드리프트층(22)의 상부 표면 위에 열 산화물층(46)이 형성된다. SiC 드리프트층(22)의 경우, 산화물은 이산화 실리콘(SiO2)이다. 열 산화물층(46)은, 드리프트층(22) 및 그 내부에 형성된 다양한 요소들의 보호 또는 성능을 보조하는 패시베이션층(passivation layer)으로서 역할할 수 있다. 그 다음, 활성 영역(14)과 연관된 열 산화물층(46)의 일부가 제거되어, 도 16에 도시된 바와 같이, 쇼트키층(24)이 형성될 쇼트키 오목부(48)를 형성한다.
일단 쇼트키 오목부(48)가 형성되고 나면, 도 17에 나타낸 바와 같이, 쇼트키 오목부(48)에 의해 노출된 드리프트층(22)의 일부 위에 쇼트키층(24)이 형성된다. 쇼트키층(24)의 두께는 원하는 장치 특성 및 쇼트키층(24)을 형성하는데 이용되는 금속에 따라 달라질 것이지만, 일반적으로는 약 100 옹스트롬 내지 4500 옹스트롬일 것이다. 참조된 600V 장치의 경우, 탄탈(Ta)로 형성된 쇼트키층(24)은 약 200 옹스트롬 내지 1200 옹스트롬일 수 있다; 티타늄(Ti)으로 형성된 쇼트키층(24)은 약 500 옹스트롬 내지 2500 옹스트롬일 수 있다; 알루미늄(Al)으로 형성된 쇼트키층(24)은 약 3500 옹스트롬 내지 4500 옹스트롬일 수 있다. 앞서 언급된 바와 같이, 탄탈(Ta)은, 특별히 SiC와 조합하여 쇼트키 접합을 형성하는 데 사용될 때, 매우 낮은 장벽 높이와 연관된다. 탄탈은 또한 SiC에 비해 매우 안정적이다.
쇼트키층(24)에 이용되는 금속 및 형성될 애노드 컨택트(26)에 따라, 하나 이상의 장벽층(28)이 도 18에 도시된 바와 같이 쇼트키층(24) 위에 형성될 수 있다. 장벽층(28)은 티타늄 텅스텐 합금(TiW), 티타늄 니켈 합금(TiN), 탄탈(Ta), 및 기타 임의의 적절한 재료로 형성될 수 있고, 선택 실시예에서 두께가 약 75 옹스트롬 내지 400 옹스트롬일 수 있다. 장벽층(28)은 쇼트키층(24)을 형성하는데 이용되는 금속과 형성될 애노드 컨택트(26) 사이의 확산 방지를 돕는다. 특히, 장벽층(28)은, 쇼트키층(24)이 탄탈(Ta)이고 형성될 애노드 컨택트(26)가 알루미늄(Al)으로 형성되는 소정 실시예들에서 이용되지 않는다. 장벽층(28)은 일반적으로, 쇼트키층(24)이 티타늄(Ti)이고 형성될 애노드 컨택트(26)가 알루미늄(Al)으로 형성되는 소정 실시예들에서는 유익하다.
그 다음, 도 19에 도시된 바와 같이, 쇼트키층(24) 위에, 또는 존재한다면, 장벽층(28) 위에 애노드 컨택트(26)가 형성된다. 애노드 컨택트(26)는 일반적으로 비교적 두껍고, 금속으로 형성되며, 쇼트키 다이오드(10)의 애노드를 위한 접합 패드(bond pad)로서 작용한다. 애노드 컨택트(26)는 알루미늄(Al), 금(Au), 은(Ag) 등으로 형성될 수 있다.
그 다음, 도 20에 나타낸 바와 같이, 열 산화물층(46) 및 애노드 컨택트(26)의 적어도 노출된 표면 위에 봉지층(50)이 형성된다. 봉지층(50)은, 질화 실리콘(SiN)과 같은 질화물일 수 있고, 불리한 환경 조건으로부터 밑에 있는 층들을 보호하는 컨포멀 코팅(conformal coating)으로서 작용한다. 스크래치 또는 유사한 기계적 손상에 대한 추가적 보호를 위해, 도 21에 나타낸 바와 같이, 봉지층(50) 위에 폴리이미드층(52)이 제공될 수 있다. 폴리이미드층(52)의 중앙부가 제거되어 봉지층(50) 위에 애노드 개구(54)를 제공한다. 이 예에서, 폴리이미드층(52)은 애노드 컨택트(26) 위에 중심을 둔 애노드 개구(54)를 갖는 에치 마스크(etch mask)로서 이용된다. 그 다음, 도 22에 나타낸 바와 같이, 애노드 개구(54)에 의해 노출된 봉지층(50)의 부분이 제거되어, 애노드 컨택트(26)의 상부 표면을 노출시킨다. 궁극적으로, 본드 와이어 등이, 봉지층(50) 내의 애노드 개구(54)를 통해 애노드 컨택트(26)의 상부 표면에 땜납되거나 기타의 방식으로 접속될 수 있다.
이때, 처리는 쇼트키 다이오드(10)의 정면(상부)으로부터 쇼트키 다이오드(10)의 배면(하부)으로 전환된다. 도 23에 나타낸 바와 같이, 연마, 에칭 등의 프로세스를 통해 기판(12)의 하부를 제거함으로써 기판(12)은 실질적으로 시닝된다. 600V 기준 쇼트키 다이오드(10)의 경우, 제1 실시예에서 기판(12)은 약 50 내지 200 마이크로미터의 두께로, 제2 실시예에서는 약 75 내지 125 마이크로미터의 두께로 얇아질 수 있다. 기판(12)을 얇게하거나 기타 얇은 기판(12)을 채용하면, 쇼트키 다이오드(10)의 애노드와 캐소드 사이의 전체 전기적 및 열적 저항을 감소시키고, 장치가 과열없이 더 높은 전류 밀도를 취급하는 것을 허용한다.
마지막으로, 도 24에 나타낸 바와 같이, 니켈(Ni), 니켈 실리사이드(NiSi), 및 니켈 알루미나이드(NiAl)와 같은 오옴 금속(ohmic metal)을 이용하여, 시닝된 기판(12)의 하부에 캐소드 오옴층(20)이 형성된다. 폴리이미드층(52)이 채용되는 실시예에서, 오옴 금속을 어닐링하기 위해 고온에서 전체 장치를 베이킹(baking)하는 것 대신에 캐소드 오옴층(20)이 레이저 어닐링될 수 있다. 레이저 어닐링은 오옴 금속이 어닐링을 위해 충분히 가열되는 것을 허용하지만, 폴리이미드층(52)을 손상시키거나 파괴시킬 수 있는 온도까지 장치의 나머지를 가열하지는 않는다. 일단 캐소드 오옴층(20)이 형성되고 어닐링되고 나면, 도 25에 나타낸 바와 같이, 캐소드 컨택트(18)가 캐소드 오옴층(20) 위에 형성되어 쇼트키 다이오드(10)에 대한 땜납 또는 유사한 인터페이스를 제공한다.
여기서 개시된 개념에 의해, 다양한 동작 파라미터를 요구하는 다양한 응용을 위한 매우 높은 성능의 쇼트키 다이오드(10)가 설계될 수 있다. DC 순방향 바이어싱 전류와 연관된 전류 밀도는 소정 실시예에서 440 암페어/cm를 초과할 수도 있고, 다른 실시예에서는 500 암페어/cm를 초과할 수도 있다. 또한, 쇼트키 다이오드(10)는 다양한 실시예들에서 0.275, 0.3, 0.325, 0.35, 0.375, 및 0.4 암페어/피코-패럿(A/pF)보다 큰, DC 순방향 바이어싱 전류 밀도 대 역방향 바이어싱 애노드-캐소드 커패시턴스의 비율을 갖도록 구성될 수도 있고, 여기서, 역방향 바이어싱 애노드-캐소드 전압은, 쇼트키 다이오드가 활성 영역이 본질적으로 완전히 공핍되는 지점까지 역방향 바이어싱될 때 결정된다.
당업자라면 본 개시의 실시예들에 대한 개선 및 수정을 인식할 것이다. 이러한 모든 개선 및 수정은 여기서 및 이하의 청구항들에서 개시된 개념의 범위 내인 것으로 간주된다.

Claims (35)

  1. 반도체 장치로서,
    활성 영역(active region)과 연관된 제1 표면과 상기 활성 영역에 측방향으로 인접한 에지 종단 영역(edge termination region)을 갖는 드리프트층(drift layer) - 상기 드리프트층은 제1 도전 타입의 도핑 재료로 도핑되고, 상기 에지 종단 영역은 상기 제1 표면으로부터 상기 드리프트층 내로 연장되는 에지 종단 오목부(edge termination recess)를 포함하고, 상기 드리프트층 내로 연장되는 복수의 에지 종단 요소 오목부가 상기 에지 종단 오목부 내에 있음 -;
    상기 복수의 에지 종단 요소 오목부 중 대응하는 오목부들 주변에 상기 드리프트층 내로 연장되어 복수의 에지 종단 요소를 형성하는 복수의 제1 도핑된 영역 - 상기 복수의 제1 도핑된 영역은 상기 제1 도전 타입과는 상반되는 제2 도전 타입의 도핑 재료로 도핑됨 -;
    상기 제1 표면의 상기 활성 영역 위에서 쇼트키 접합(Schottky junction)을 형성하는 쇼트키층; 및
    상기 드리프트층에서 상기 에지 종단 오목부의 아래에 형성되는 오목 웰(recess well) - 상기 오목 웰은 상기 제2 도전 타입의 도핑 재료로 도핑되어 있으며, 상기 복수의 에지 종단 요소는 상기 복수의 에지 종단 요소 오목부 중 상기 대응하는 오목부들 주변에 그리고 상기 오목 웰 내로 연장됨 -
    을 포함하는 반도체 장치.
  2. 제1항에 있어서,
    상기 복수의 에지 종단 요소 오목부는 상기 에지 종단 오목부의 하부 표면에 형성되는, 반도체 장치.
  3. 삭제
  4. 제2항에 있어서,
    상기 에지 종단 오목부는 깊이가 0.2 마이크로미터보다 큰, 반도체 장치.
  5. 제2항에 있어서,
    상기 에지 종단 오목부는 깊이가 0.2 내지 0.5 마이크로미터인, 반도체 장치.
  6. 제1항에 있어서,
    상기 복수의 에지 종단 요소 오목부 각각은 적어도 하나의 측면과 하부를 가지며, 상기 복수의 제1 도핑된 영역 각각은 상기 복수의 에지 종단 요소 오목부 중 대응하는 하나의 에지 종단 요소 오목부의 상기 적어도 하나의 측면과 상기 하부 주변에 상기 드리프트층 내로 연장되는, 반도체 장치.
  7. 제1항에 있어서,
    상기 복수의 에지 종단 요소 중의 에지 종단 요소들은 상기 드리프트층 내에서 서로 분리되어 있는, 반도체 장치.
  8. 제1항에 있어서,
    상기 복수의 에지 종단 요소 오목부 중 적어도 하나의 에지 종단 요소 오목부의 깊이는 적어도 0.1 마이크로미터인, 반도체 장치.
  9. 제8항에 있어서,
    상기 복수의 에지 종단 요소 오목부 중 적어도 하나의 에지 종단 요소 오목부의 폭은 적어도 0.5 마이크로미터인, 반도체 장치.
  10. 제1항에 있어서,
    상기 복수의 에지 종단 요소 오목부 중 적어도 하나의 에지 종단 요소 오목부의 폭은 적어도 0.5 마이크로미터인, 반도체 장치.
  11. 제1항에 있어서,
    상기 활성 영역은 상기 드리프트층 내의 메사(mesa) 상에 제공되고, 상기 쇼트키층 주변에 연장되는 메사 보호링(mesa guard ring)을 더 포함하며, 상기 메사 보호링은 상기 쇼트키층과 상기 복수의 에지 종단 요소 사이에 존재하는, 반도체 장치.
  12. 제11항에 있어서,
    상기 활성 영역 주변의 상기 드리프트층의 상기 제1 표면은 메사 보호링 오목부를 포함하며, 상기 메사 보호링은 상기 메사 보호링 오목부 주변에 상기 드리프트층 내로 연장되는 제2 도핑된 영역이고, 상기 제2 도핑된 영역은 상기 제2 도전 타입의 도핑 재료로 도핑되어 있는, 반도체 장치.
  13. 제1항에 있어서,
    상기 드리프트층에서 상기 쇼트키 접합 아래에 형성된 접합 장벽 요소들의 어레이를 더 포함하는, 반도체 장치.
  14. 제13항에 있어서,
    상기 드리프트층은 탄화 실리콘(silicon carbide)을 포함하는, 반도체 장치.
  15. 제14항에 있어서,
    상기 접합 장벽 요소들의 어레이의 각각의 접합 장벽 요소는 상기 접합 장벽 요소들의 어레이의 다른 접합 장벽 요소들과 동일한, 반도체 장치.
  16. 제14항에 있어서,
    상기 접합 장벽 요소들의 어레이의 적어도 제1 접합 장벽 요소는 상기 접합 장벽 요소들의 어레이의 적어도 제2 접합 장벽 요소와 크기 또는 형상에 있어서 상이한, 반도체 장치.
  17. 제14항에 있어서,
    상기 접합 장벽 요소들의 어레이 중의 적어도 특정 접합 장벽 요소들은 연신된 스트라이프(elongated stripes)인, 반도체 장치.
  18. 제14항에 있어서,
    상기 접합 장벽 요소들의 어레이 중의 적어도 특정 접합 장벽 요소들은 둥근, 반도체 장치.
  19. 제14항에 있어서,
    상기 드리프트층의 상기 제1 표면은 상기 활성 영역에 복수의 접합 장벽 요소 오목부를 포함하며, 상기 접합 장벽 요소들의 어레이의 적어도 특정 접합 장벽 요소들은 상기 복수의 접합 장벽 요소 오목부의 대응하는 오목부들 주변에 상기 드리프트층 내로 연장되는 제2 도핑된 영역들이고, 상기 제2 도핑된 영역들은 상기 제2 도전 타입의 도핑 재료로 도핑되어 있는, 반도체 장치.
  20. 제1항에 있어서,
    상기 쇼트키 접합은 0.9 전자 볼트 미만의 장벽 높이(barrier height)를 갖는, 반도체 장치.
  21. 제1항에 있어서,
    상기 쇼트키층은 낮은 장벽 높이 가능 금속(low barrier height capable metal)으로 형성되는, 반도체 장치.
  22. 제21항에 있어서,
    상기 쇼트키층의 상기 낮은 장벽 높이 가능 금속은 탄탈(tantalum)을 포함하는, 반도체 장치.
  23. 제21항에 있어서,
    상기 쇼트키층의 상기 낮은 장벽 높이 가능 금속은 티타늄(titanium), 크롬(chromium), 및 알루미늄(aluminum)으로 구성된 그룹 중에서 적어도 하나를 포함하는, 반도체 장치.
  24. 제21항에 있어서,
    상기 쇼트키층의 상기 낮은 장벽 높이 가능 금속은 탄탈로 구성되는, 반도체 장치.
  25. 제1항에 있어서,
    상기 드리프트층은, 상기 드리프트층이 형성된 후에 시닝된(thinned), 시닝된 기판 위에 형성되고, 상기 시닝된 기판의 하부 표면 위에는 캐소드 컨택트(cathode contact)가 형성되는, 반도체 장치.
  26. 제1항에 있어서,
    상기 드리프트층은 상기 제1 도전 타입의 도핑 재료로 구배형(graded fashion)으로 도핑되고, 상기 드리프트층은 상기 제1 표면 부근에서 더 낮은 도핑 농도를 갖고 상기 드리프트층의 제2 표면 부근에서 의도적으로 더 높은 도핑 농도를 가지며, 상기 제2 표면은 상기 제1 표면과는 반대편에 있는, 반도체 장치.
  27. 제1항에 있어서,
    상기 드리프트층은 탄화 실리콘을 포함하는, 반도체 장치.
  28. 제1항에 있어서,
    상기 드리프트층과 상기 쇼트키층은 쇼트키 다이오드의 일부인, 반도체 장치.
  29. 제28항에 있어서,
    순방향 바이어싱될 때, 적어도 440 암페어/cm의 DC 전류 밀도가 공급되는, 반도체 장치.
  30. 제28항에 있어서,
    순방향 바이어싱될 때, 적어도 500 암페어/cm의 DC 전류 밀도가 공급되는, 반도체 장치.
  31. 제28항에 있어서,
    DC 순방향 바이어싱 전류 밀도 대 역방향 바이어싱 애노드-캐소드 커패시턴스의 비율은 적어도 0.275 암페어/피코-패럿(A/pF)이고, 역방향 바이어싱 애노드-캐소드 전압은 상기 활성 영역이 완전히 공핍되는 지점까지 상기 쇼트키 다이오드가 역방향 바이어싱될 때 결정되는, 반도체 장치.
  32. 제28항에 있어서,
    DC 순방향 바이어싱 전류 밀도 대 역방향 바이어싱 애노드-캐소드 커패시턴스의 비율은 적어도 0.3 암페어/피코-패럿(A/pF)이고, 역방향 바이어싱 애노드-캐소드 전압은 상기 활성 영역이 완전히 공핍되는 지점까지 상기 쇼트키 다이오드가 역방향 바이어싱될 때 결정되는, 반도체 장치.
  33. 제28항에 있어서,
    DC 순방향 바이어싱 전류 밀도 대 역방향 바이어싱 애노드-캐소드 커패시턴스의 비율은 적어도 0.35 암페어/피코-패럿(A/pF)이고, 역방향 바이어싱 애노드-캐소드 전압은 상기 활성 영역이 완전히 공핍되는 지점까지 상기 쇼트키 다이오드가 역방향 바이어싱될 때 결정되는, 반도체 장치.
  34. 제1항에 있어서,
    상기 복수의 에지 종단 요소는 복수의 보호링(guard ring)인, 반도체 장치.
  35. 제1항에 있어서,
    상기 드리프트층과 상기 쇼트키층은 탄화 실리콘 쇼트키 다이오드(silicon carbide Schottky diode)의 일부인, 반도체 장치.
KR1020147009277A 2011-09-11 2012-09-07 에지 종단 요소들을 위한 오목부를 채용하는 에지 종단 구조 KR101984662B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/229,750 2011-09-11
US13/229,750 US8618582B2 (en) 2011-09-11 2011-09-11 Edge termination structure employing recesses for edge termination elements
PCT/US2012/054092 WO2013036723A1 (en) 2011-09-11 2012-09-07 Edge termination structure employing recesses for edge termination elements

Publications (2)

Publication Number Publication Date
KR20140060352A KR20140060352A (ko) 2014-05-19
KR101984662B1 true KR101984662B1 (ko) 2019-05-31

Family

ID=46934707

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020147009277A KR101984662B1 (ko) 2011-09-11 2012-09-07 에지 종단 요소들을 위한 오목부를 채용하는 에지 종단 구조
KR1020147009291A KR101984713B1 (ko) 2011-09-11 2012-09-07 접합 장벽 어레이의 요소들을 위한 오목부를 채용하는 쇼트키 다이오드

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020147009291A KR101984713B1 (ko) 2011-09-11 2012-09-07 접합 장벽 어레이의 요소들을 위한 오목부를 채용하는 쇼트키 다이오드

Country Status (7)

Country Link
US (1) US8618582B2 (ko)
EP (2) EP2754179B1 (ko)
JP (1) JP6104250B2 (ko)
KR (2) KR101984662B1 (ko)
CN (2) CN108039360B (ko)
TW (1) TWI620332B (ko)
WO (2) WO2013036723A1 (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9117739B2 (en) 2010-03-08 2015-08-25 Cree, Inc. Semiconductor devices with heterojunction barrier regions and methods of fabricating same
US8680587B2 (en) 2011-09-11 2014-03-25 Cree, Inc. Schottky diode
WO2013076267A1 (en) * 2011-11-23 2013-05-30 Imec Method for forming metal silicide layers
WO2013183677A1 (ja) * 2012-06-06 2013-12-12 ローム株式会社 半導体装置およびその製造方法
US9991399B2 (en) * 2012-10-04 2018-06-05 Cree, Inc. Passivation structure for semiconductor devices
JP2014107499A (ja) * 2012-11-29 2014-06-09 Sumitomo Electric Ind Ltd 炭化珪素半導体装置およびその製造方法
JP2015032627A (ja) * 2013-07-31 2015-02-16 株式会社東芝 半導体装置
US9899477B2 (en) 2014-07-18 2018-02-20 Infineon Technologies Americas Corp. Edge termination structure having a termination charge region below a recessed field oxide region
KR101680147B1 (ko) 2015-03-09 2016-11-29 퍼스트 실리콘 주식회사 고내압 고속 스위칭 다이오드
US20180047855A1 (en) * 2015-05-15 2018-02-15 Hitachi, Ltd. Power semiconductor element and power semiconductor module using same
JP6488204B2 (ja) * 2015-07-07 2019-03-20 株式会社豊田中央研究所 半導体装置の製造方法
CN106206395A (zh) * 2016-08-01 2016-12-07 上海华虹宏力半导体制造有限公司 改善igbt背面应力的方法
JP6673174B2 (ja) * 2016-12-12 2020-03-25 株式会社デンソー 炭化珪素半導体装置およびその製造方法
KR102238755B1 (ko) * 2017-07-07 2021-04-12 한국전자통신연구원 전력 반도체 소자의 제조 방법
CN108336129B (zh) * 2018-01-12 2021-09-21 中国科学院微电子研究所 超级结肖特基二极管与其制作方法
CN110459592A (zh) * 2019-07-11 2019-11-15 瑞能半导体科技股份有限公司 半导体器件及其制造方法
TWI755734B (zh) * 2020-05-19 2022-02-21 力晶積成電子製造股份有限公司 半導體元件及其製造方法
WO2022055632A2 (en) * 2020-07-31 2022-03-17 The Board Of Trustees Of The University Of Illinois Low-leakage schottky diodes and method of making a power semiconductor device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000261006A (ja) * 1999-03-12 2000-09-22 Nippon Inter Electronics Corp ショットキー接合形成用半導体基板、それを使用した半導体素子、およびショットキーバリアダイオード
JP2004055586A (ja) * 2002-07-16 2004-02-19 Nippon Inter Electronics Corp 半導体装置及びその製造方法
JP2011521471A (ja) * 2008-05-21 2011-07-21 クリー インコーポレイテッド 電流サージ能力を有する接合型バリアショットキーダイオード

Family Cites Families (273)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3439189A (en) 1965-12-28 1969-04-15 Teletype Corp Gated switching circuit comprising parallel combination of latching and shunt switches series-connected with input-output control means
US3629011A (en) 1967-09-11 1971-12-21 Matsushita Electric Ind Co Ltd Method for diffusing an impurity substance into silicon carbide
US3924024A (en) 1973-04-02 1975-12-02 Ncr Co Process for fabricating MNOS non-volatile memories
FR2347780A1 (fr) 1976-07-21 1977-11-04 Bicosa Recherches Perfectionnements apportes a un element bistable et circuit interrupteur comportant un tel element bistable
US4242690A (en) 1978-06-06 1980-12-30 General Electric Company High breakdown voltage semiconductor device
US4466172A (en) 1979-01-08 1984-08-21 American Microsystems, Inc. Method for fabricating MOS device with self-aligned contacts
JPS59104165A (ja) 1982-12-06 1984-06-15 Mitsubishi Electric Corp 電力用トランジスタ
US4570328A (en) 1983-03-07 1986-02-18 Motorola, Inc. Method of producing titanium nitride MOS device gate electrode
US4641174A (en) 1983-08-08 1987-02-03 General Electric Company Pinch rectifier
US4581542A (en) 1983-11-14 1986-04-08 General Electric Company Driver circuits for emitter switch gate turn-off SCR devices
US4644637A (en) 1983-12-30 1987-02-24 General Electric Company Method of making an insulated-gate semiconductor device with improved shorting region
EP0176778B1 (de) 1984-09-28 1991-01-16 Siemens Aktiengesellschaft Verfahren zum Herstellen eines pn-Übergangs mit hoher Durchbruchsspannung
JPS61191071A (ja) 1985-02-20 1986-08-25 Toshiba Corp 伝導度変調型半導体装置及びその製造方法
JP2633536B2 (ja) 1986-11-05 1997-07-23 株式会社東芝 接合型半導体基板の製造方法
US5041881A (en) 1987-05-18 1991-08-20 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Whiskerless Schottky diode
US4811065A (en) 1987-06-11 1989-03-07 Siliconix Incorporated Power DMOS transistor with high speed body diode
JPS6449273A (en) 1987-08-19 1989-02-23 Mitsubishi Electric Corp Semiconductor device and its manufacture
US4945394A (en) 1987-10-26 1990-07-31 North Carolina State University Bipolar junction transistor on silicon carbide
US5011549A (en) 1987-10-26 1991-04-30 North Carolina State University Homoepitaxial growth of Alpha-SiC thin films and semiconductor devices fabricated thereon
US4875083A (en) 1987-10-26 1989-10-17 North Carolina State University Metal-insulator-semiconductor capacitor formed on silicon carbide
US4866005A (en) 1987-10-26 1989-09-12 North Carolina State University Sublimation of silicon carbide to produce large, device quality single crystals of silicon carbide
JP2667477B2 (ja) 1988-12-02 1997-10-27 株式会社東芝 ショットキーバリアダイオード
JPH02275675A (ja) 1988-12-29 1990-11-09 Fuji Electric Co Ltd Ｍｏｓ型半導体装置
CA2008176A1 (en) 1989-01-25 1990-07-25 John W. Palmour Silicon carbide schottky diode and method of making same
DE59010606D1 (de) 1989-03-29 1997-01-30 Siemens Ag Verfahren zur Herstellung eines planaren pn-Übergangs hoher Spannungsfestigkeit
US5111253A (en) 1989-05-09 1992-05-05 General Electric Company Multicellular FET having a Schottky diode merged therewith
US4927772A (en) 1989-05-30 1990-05-22 General Electric Company Method of making high breakdown voltage semiconductor device
JPH0766971B2 (ja) 1989-06-07 1995-07-19 シャープ株式会社 炭化珪素半導体装置
US5028977A (en) 1989-06-16 1991-07-02 Massachusetts Institute Of Technology Merged bipolar and insulated gate transistors
JP2623850B2 (ja) 1989-08-25 1997-06-25 富士電機株式会社 伝導度変調型ｍｏｓｆｅｔ
US4946547A (en) 1989-10-13 1990-08-07 Cree Research, Inc. Method of preparing silicon carbide surfaces for crystal growth
US5166760A (en) 1990-02-28 1992-11-24 Hitachi, Ltd. Semiconductor Schottky barrier device with pn junctions
US5210051A (en) 1990-03-27 1993-05-11 Cree Research, Inc. High efficiency light emitting diodes from bipolar gallium nitride
JP2542448B2 (ja) 1990-05-24 1996-10-09 シャープ株式会社 電界効果トランジスタおよびその製造方法
US5292501A (en) 1990-06-25 1994-03-08 Degenhardt Charles R Use of a carboxy-substituted polymer to inhibit plaque formation without tooth staining
US5200022A (en) 1990-10-03 1993-04-06 Cree Research, Inc. Method of improving mechanically prepared substrate surfaces of alpha silicon carbide for deposition of beta silicon carbide thereon and resulting product
JPH04302172A (ja) 1991-03-29 1992-10-26 Kobe Steel Ltd ダイヤモンドショットキーダイオード
US5345100A (en) 1991-03-29 1994-09-06 Shindengen Electric Manufacturing Co., Ltd. Semiconductor rectifier having high breakdown voltage and high speed operation
US5262669A (en) 1991-04-19 1993-11-16 Shindengen Electric Manufacturing Co., Ltd. Semiconductor rectifier having high breakdown voltage and high speed operation
US5192987A (en) 1991-05-17 1993-03-09 Apa Optics, Inc. High electron mobility transistor with GaN/Alx Ga1-x N heterojunctions
US5270554A (en) 1991-06-14 1993-12-14 Cree Research, Inc. High power high frequency metal-semiconductor field-effect transistor formed in silicon carbide
US5155289A (en) 1991-07-01 1992-10-13 General Atomics High-voltage solid-state switching devices
US5170455A (en) 1991-10-30 1992-12-08 At&T Bell Laboratories Optical connective device
US5242841A (en) 1992-03-25 1993-09-07 Texas Instruments Incorporated Method of making LDMOS transistor with self-aligned source/backgate and photo-aligned gate
US6344663B1 (en) 1992-06-05 2002-02-05 Cree, Inc. Silicon carbide CMOS devices
US5612260A (en) 1992-06-05 1997-03-18 Cree Research, Inc. Method of obtaining high quality silicon dioxide passivation on silicon carbide and resulting passivated structures
US5459107A (en) 1992-06-05 1995-10-17 Cree Research, Inc. Method of obtaining high quality silicon dioxide passivation on silicon carbide and resulting passivated structures
US5726463A (en) 1992-08-07 1998-03-10 General Electric Company Silicon carbide MOSFET having self-aligned gate structure
US5587870A (en) 1992-09-17 1996-12-24 Research Foundation Of State University Of New York Nanocrystalline layer thin film capacitors
JP3146694B2 (ja) 1992-11-12 2001-03-19 富士電機株式会社 炭化けい素ｍｏｓｆｅｔおよび炭化けい素ｍｏｓｆｅｔの製造方法
US5506421A (en) 1992-11-24 1996-04-09 Cree Research, Inc. Power MOSFET in silicon carbide
KR100305123B1 (ko) 1992-12-11 2001-11-22 비센트 비.인그라시아, 알크 엠 아헨 정적랜덤액세스메모리셀및이를포함하는반도체장치
US5342803A (en) 1993-02-03 1994-08-30 Rohm, Co., Ltd. Method for isolating circuit elements for semiconductor device
JP3117831B2 (ja) 1993-02-17 2000-12-18 シャープ株式会社 半導体装置
JPH0799312A (ja) 1993-02-22 1995-04-11 Texas Instr Inc <Ti> 半導体装置とその製法
JP2811526B2 (ja) 1993-04-19 1998-10-15 東洋電機製造株式会社 静電誘導ショットキー短絡構造を有する静電誘導型半導体素子
US6097046A (en) 1993-04-30 2000-08-01 Texas Instruments Incorporated Vertical field effect transistor and diode
US5371383A (en) 1993-05-14 1994-12-06 Kobe Steel Usa Inc. Highly oriented diamond film field-effect transistor
US5539217A (en) 1993-08-09 1996-07-23 Cree Research, Inc. Silicon carbide thyristor
US5479316A (en) 1993-08-24 1995-12-26 Analog Devices, Inc. Integrated circuit metal-oxide-metal capacitor and method of making same
JPH07122749A (ja) 1993-09-01 1995-05-12 Toshiba Corp 半導体装置及びその製造方法
US5510630A (en) 1993-10-18 1996-04-23 Westinghouse Electric Corporation Non-volatile random access memory cell constructed of silicon carbide
US5393993A (en) 1993-12-13 1995-02-28 Cree Research, Inc. Buffer structure between silicon carbide and gallium nitride and resulting semiconductor devices
US5396085A (en) 1993-12-28 1995-03-07 North Carolina State University Silicon carbide switching device with rectifying-gate
US5385855A (en) 1994-02-24 1995-01-31 General Electric Company Fabrication of silicon carbide integrated circuits
US5399887A (en) 1994-05-03 1995-03-21 Motorola, Inc. Modulation doped field effect transistor
US5488236A (en) 1994-05-26 1996-01-30 North Carolina State University Latch-up resistant bipolar transistor with trench IGFET and buried collector
CN1040814C (zh) 1994-07-20 1998-11-18 电子科技大学 一种用于半导体器件的表面耐压区
US5523589A (en) 1994-09-20 1996-06-04 Cree Research, Inc. Vertical geometry light emitting diode with group III nitride active layer and extended lifetime
JPH0897441A (ja) 1994-09-26 1996-04-12 Fuji Electric Co Ltd 炭化けい素ショットキーダイオードの製造方法
JPH08213607A (ja) 1995-02-08 1996-08-20 Ngk Insulators Ltd 半導体装置およびその製造方法
US5510281A (en) 1995-03-20 1996-04-23 General Electric Company Method of fabricating a self-aligned DMOS transistor device using SiC and spacers
EP0735591B1 (en) 1995-03-31 1999-09-08 Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno Improved DMOS device structure, and related manufacturing process
SE9501310D0 (sv) 1995-04-10 1995-04-10 Abb Research Ltd A method for introduction of an impurity dopant in SiC, a semiconductor device formed by the mehtod and a use of a highly doped amorphous layer as a source for dopant diffusion into SiC
EP0825988A1 (en) 1995-05-17 1998-03-04 E.I. Du Pont De Nemours And Company Fungicidal cyclic amides
US5734180A (en) 1995-06-02 1998-03-31 Texas Instruments Incorporated High-performance high-voltage device structures
US6693310B1 (en) 1995-07-19 2004-02-17 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and manufacturing method thereof
DE19530525A1 (de) 1995-08-19 1997-02-20 Daimler Benz Ag Schaltkreis mit monolithisch integrierter PIN-/Schottky-Diodenanordnung
US5967795A (en) 1995-08-30 1999-10-19 Asea Brown Boveri Ab SiC semiconductor device comprising a pn junction with a voltage absorbing edge
FR2738394B1 (fr) 1995-09-06 1998-06-26 Nippon Denso Co Dispositif a semi-conducteur en carbure de silicium, et son procede de fabrication
US6573534B1 (en) 1995-09-06 2003-06-03 Denso Corporation Silicon carbide semiconductor device
JP4001960B2 (ja) 1995-11-03 2007-10-31 フリースケール セミコンダクター インコーポレイテッド 窒化酸化物誘電体層を有する半導体素子の製造方法
US5972801A (en) 1995-11-08 1999-10-26 Cree Research, Inc. Process for reducing defects in oxide layers on silicon carbide
US6136728A (en) 1996-01-05 2000-10-24 Yale University Water vapor annealing process
US6133587A (en) 1996-01-23 2000-10-17 Denso Corporation Silicon carbide semiconductor device and process for manufacturing same
SE9601174D0 (sv) 1996-03-27 1996-03-27 Abb Research Ltd A method for producing a semiconductor device having a semiconductor layer of SiC and such a device
US5877045A (en) 1996-04-10 1999-03-02 Lsi Logic Corporation Method of forming a planar surface during multi-layer interconnect formation by a laser-assisted dielectric deposition
US5612567A (en) * 1996-05-13 1997-03-18 North Carolina State University Schottky barrier rectifiers and methods of forming same
US5719409A (en) 1996-06-06 1998-02-17 Cree Research, Inc. Silicon carbide metal-insulator semiconductor field effect transistor
US5763905A (en) 1996-07-09 1998-06-09 Abb Research Ltd. Semiconductor device having a passivation layer
SE9602745D0 (sv) 1996-07-11 1996-07-11 Abb Research Ltd A method for producing a channel region layer in a SiC-layer for a voltage controlled semiconductor device
US6002159A (en) 1996-07-16 1999-12-14 Abb Research Ltd. SiC semiconductor device comprising a pn junction with a voltage absorbing edge
US5917203A (en) 1996-07-29 1999-06-29 Motorola, Inc. Lateral gate vertical drift region transistor
SE9602993D0 (sv) 1996-08-16 1996-08-16 Abb Research Ltd A bipolar semiconductor device having semiconductor layers of SiC and a method for producing a semiconductor device of SiC
DE19633183A1 (de) 1996-08-17 1998-02-19 Daimler Benz Ag Halbleiterbauelement mit durch Ionenimplantation eingebrachten Fremdatomen und Verfahren zu dessen Herstellung
DE19633184B4 (de) 1996-08-17 2006-10-05 Daimlerchrysler Ag Verfahren zur Herstellung eines Halbleiterbauelements mit durch Ionenimplantation eingebrachten Fremdatomen
US5939763A (en) 1996-09-05 1999-08-17 Advanced Micro Devices, Inc. Ultrathin oxynitride structure and process for VLSI applications
EP0837508A3 (en) 1996-10-18 1999-01-20 Hitachi, Ltd. Semiconductor device and electric power conversion apparatus therewith
US6028012A (en) 1996-12-04 2000-02-22 Yale University Process for forming a gate-quality insulating layer on a silicon carbide substrate
US5837572A (en) 1997-01-10 1998-11-17 Advanced Micro Devices, Inc. CMOS integrated circuit formed by using removable spacers to produce asymmetrical NMOS junctions before asymmetrical PMOS junctions for optimizing thermal diffusivity of dopants implanted therein
SE9700141D0 (sv) 1997-01-20 1997-01-20 Abb Research Ltd A schottky diode of SiC and a method for production thereof
SE9700156D0 (sv) 1997-01-21 1997-01-21 Abb Research Ltd Junction termination for Si C Schottky diode
US6180958B1 (en) 1997-02-07 2001-01-30 James Albert Cooper, Jr. Structure for increasing the maximum voltage of silicon carbide power transistors
DE19809554B4 (de) 1997-03-05 2008-04-03 Denso Corp., Kariya Siliziumkarbidhalbleitervorrichtung
EP0865085A1 (en) 1997-03-11 1998-09-16 STMicroelectronics S.r.l. Insulated gate bipolar transistor with high dynamic ruggedness
JPH10284718A (ja) 1997-04-08 1998-10-23 Fuji Electric Co Ltd 絶縁ゲート型サイリスタ
DE19723176C1 (de) 1997-06-03 1998-08-27 Daimler Benz Ag Leistungshalbleiter-Bauelement und Verfahren zu dessen Herstellung
US5969378A (en) 1997-06-12 1999-10-19 Cree Research, Inc. Latch-up free power UMOS-bipolar transistor
US6121633A (en) 1997-06-12 2000-09-19 Cree Research, Inc. Latch-up free power MOS-bipolar transistor
JP3618517B2 (ja) 1997-06-18 2005-02-09 三菱電機株式会社 半導体装置およびその製造方法
US5877041A (en) 1997-06-30 1999-03-02 Harris Corporation Self-aligned power field effect transistor in silicon carbide
US6063698A (en) 1997-06-30 2000-05-16 Motorola, Inc. Method for manufacturing a high dielectric constant gate oxide for use in semiconductor integrated circuits
DE19832329A1 (de) 1997-07-31 1999-02-04 Siemens Ag Verfahren zur Strukturierung von Halbleitern mit hoher Präzision, guter Homogenität und Reproduzierbarkeit
JP3180895B2 (ja) 1997-08-18 2001-06-25 富士電機株式会社 炭化けい素半導体装置の製造方法
WO1999009598A1 (de) 1997-08-20 1999-02-25 Siemens Aktiengesellschaft Halbleiterstruktur mit einem alpha-siliziumcarbidbereich sowie verwendung dieser halbleiterstruktur
US6239463B1 (en) 1997-08-28 2001-05-29 Siliconix Incorporated Low resistance power MOSFET or other device containing silicon-germanium layer
JP2001516156A (ja) 1997-09-10 2001-09-25 インフィネオン テクノロジース アクチエンゲゼルシャフト 半導体構成素子
SE9704150D0 (sv) 1997-11-13 1997-11-13 Abb Research Ltd Semiconductor device of SiC with insulating layer a refractory metal nitride layer
JP3085272B2 (ja) 1997-12-19 2000-09-04 富士電機株式会社 炭化けい素半導体装置の熱酸化膜形成方法
JPH11251592A (ja) 1998-01-05 1999-09-07 Denso Corp 炭化珪素半導体装置
JP3216804B2 (ja) 1998-01-06 2001-10-09 富士電機株式会社 炭化けい素縦形ｆｅｔの製造方法および炭化けい素縦形ｆｅｔ
JPH11330468A (ja) 1998-05-20 1999-11-30 Hitachi Ltd 半導体集積回路装置の製造方法および半導体集積回路装置
US6627539B1 (en) 1998-05-29 2003-09-30 Newport Fab, Llc Method of forming dual-damascene interconnect structures employing low-k dielectric materials
US6107142A (en) 1998-06-08 2000-08-22 Cree Research, Inc. Self-aligned methods of fabricating silicon carbide power devices by implantation and lateral diffusion
US6100169A (en) 1998-06-08 2000-08-08 Cree, Inc. Methods of fabricating silicon carbide power devices by controlled annealing
US6316793B1 (en) 1998-06-12 2001-11-13 Cree, Inc. Nitride based transistors on semi-insulating silicon carbide substrates
US5960289A (en) 1998-06-22 1999-09-28 Motorola, Inc. Method for making a dual-thickness gate oxide layer using a nitride/oxide composite region
JP4123636B2 (ja) 1998-06-22 2008-07-23 株式会社デンソー 炭化珪素半導体装置及びその製造方法
JP2000106371A (ja) 1998-07-31 2000-04-11 Denso Corp 炭化珪素半導体装置の製造方法
JP3959856B2 (ja) 1998-07-31 2007-08-15 株式会社デンソー 炭化珪素半導体装置及びその製造方法
US6221700B1 (en) 1998-07-31 2001-04-24 Denso Corporation Method of manufacturing silicon carbide semiconductor device with high activation rate of impurities
US6972436B2 (en) 1998-08-28 2005-12-06 Cree, Inc. High voltage, high temperature capacitor and interconnection structures
US6246076B1 (en) 1998-08-28 2001-06-12 Cree, Inc. Layered dielectric on silicon carbide semiconductor structures
JP3616258B2 (ja) 1998-08-28 2005-02-02 株式会社ルネサステクノロジ ショットキーダイオードおよびそれを用いた電力変換器
SE9802909L (sv) 1998-08-31 1999-10-13 Abb Research Ltd Metod för framställning av en pn-övergång för en halvledaranordning av SiC samt en halvledaranordning av SiC med pn-övergång
EP1001459B1 (en) 1998-09-09 2011-11-09 Texas Instruments Incorporated Integrated circuit comprising a capacitor and method
JP3361062B2 (ja) * 1998-09-17 2003-01-07 株式会社東芝 半導体装置
JP4186337B2 (ja) 1998-09-30 2008-11-26 株式会社デンソー 炭化珪素半導体装置及びその製造方法
US6204203B1 (en) 1998-10-14 2001-03-20 Applied Materials, Inc. Post deposition treatment of dielectric films for interface control
US6048766A (en) 1998-10-14 2000-04-11 Advanced Micro Devices Flash memory device having high permittivity stacked dielectric and fabrication thereof
US6239466B1 (en) 1998-12-04 2001-05-29 General Electric Company Insulated gate bipolar transistor for zero-voltage switching
US6190973B1 (en) 1998-12-18 2001-02-20 Zilog Inc. Method of fabricating a high quality thin oxide
EP1062700A1 (de) 1999-01-12 2000-12-27 EUPEC Europäische Gesellschaft für Leistungshalbleiter mbH &amp; Co. KG Leistungshalbleiterbauelement mit mesa-randabschluss
US6228720B1 (en) 1999-02-23 2001-05-08 Matsushita Electric Industrial Co., Ltd. Method for making insulated-gate semiconductor element
JP3943749B2 (ja) 1999-02-26 2007-07-11 株式会社日立製作所 ショットキーバリアダイオード
US6399996B1 (en) 1999-04-01 2002-06-04 Apd Semiconductor, Inc. Schottky diode having increased active surface area and method of fabrication
US6420225B1 (en) 1999-04-01 2002-07-16 Apd Semiconductor, Inc. Method of fabricating power rectifier device
US6448160B1 (en) 1999-04-01 2002-09-10 Apd Semiconductor, Inc. Method of fabricating power rectifier device to vary operating parameters and resulting device
US6238967B1 (en) 1999-04-12 2001-05-29 Motorola, Inc. Method of forming embedded DRAM structure
US6218680B1 (en) 1999-05-18 2001-04-17 Cree, Inc. Semi-insulating silicon carbide without vanadium domination
JP2000349081A (ja) 1999-06-07 2000-12-15 Sony Corp 酸化膜形成方法
US6329675B2 (en) 1999-08-06 2001-12-11 Cree, Inc. Self-aligned bipolar junction silicon carbide transistors
US6365932B1 (en) 1999-08-20 2002-04-02 Denso Corporation Power MOS transistor
JP3630594B2 (ja) 1999-09-14 2005-03-16 株式会社日立製作所 ＳｉＣショットキーダイオード
JP4192353B2 (ja) 1999-09-21 2008-12-10 株式会社デンソー 炭化珪素半導体装置及びその製造方法
JP4160752B2 (ja) 1999-09-22 2008-10-08 サイスド エレクトロニクス デヴェロプメント ゲゼルシャフト ミット ベシュレンクテル ハフツング ウント コンパニ コマンディートゲゼルシャフト 炭化珪素からなる半導体装置とその製造方法
US6373076B1 (en) 1999-12-07 2002-04-16 Philips Electronics North America Corporation Passivated silicon carbide devices with low leakage current and method of fabricating
US6303508B1 (en) 1999-12-16 2001-10-16 Philips Electronics North America Corporation Superior silicon carbide integrated circuits and method of fabricating
US7186609B2 (en) 1999-12-30 2007-03-06 Siliconix Incorporated Method of fabricating trench junction barrier rectifier
US6703642B1 (en) 2000-02-08 2004-03-09 The United States Of America As Represented By The Secretary Of The Army Silicon carbide (SiC) gate turn-off (GTO) thyristor structure for higher turn-off gain and larger voltage blocking when in the off-state
US7125786B2 (en) 2000-04-11 2006-10-24 Cree, Inc. Method of forming vias in silicon carbide and resulting devices and circuits
US6475889B1 (en) 2000-04-11 2002-11-05 Cree, Inc. Method of forming vias in silicon carbide and resulting devices and circuits
US6784486B2 (en) 2000-06-23 2004-08-31 Silicon Semiconductor Corporation Vertical power devices having retrograded-doped transition regions therein
US6429041B1 (en) 2000-07-13 2002-08-06 Cree, Inc. Methods of fabricating silicon carbide inversion channel devices without the need to utilize P-type implantation
DE10036208B4 (de) 2000-07-25 2007-04-19 Siced Electronics Development Gmbh & Co. Kg Halbleiteraufbau mit vergrabenem Inselgebiet und Konaktgebiet
US7067176B2 (en) 2000-10-03 2006-06-27 Cree, Inc. Method of fabricating an oxide layer on a silicon carbide layer utilizing an anneal in a hydrogen environment
US6610366B2 (en) 2000-10-03 2003-08-26 Cree, Inc. Method of N2O annealing an oxide layer on a silicon carbide layer
US6956238B2 (en) 2000-10-03 2005-10-18 Cree, Inc. Silicon carbide power metal-oxide semiconductor field effect transistors having a shorting channel and methods of fabricating silicon carbide metal-oxide semiconductor field effect transistors having a shorting channel
US6767843B2 (en) 2000-10-03 2004-07-27 Cree, Inc. Method of N2O growth of an oxide layer on a silicon carbide layer
US6593620B1 (en) 2000-10-06 2003-07-15 General Semiconductor, Inc. Trench DMOS transistor with embedded trench schottky rectifier
JP3881840B2 (ja) 2000-11-14 2007-02-14 独立行政法人産業技術総合研究所 半導体装置
US6548333B2 (en) 2000-12-01 2003-04-15 Cree, Inc. Aluminum gallium nitride/gallium nitride high electron mobility transistors having a gate contact on a gallium nitride based cap segment
JP3940560B2 (ja) 2001-01-25 2007-07-04 独立行政法人産業技術総合研究所 半導体装置の製造方法
US6551865B2 (en) 2001-03-30 2003-04-22 Denso Corporation Silicon carbide semiconductor device and method of fabricating the same
JP4892787B2 (ja) 2001-04-09 2012-03-07 株式会社デンソー ショットキーダイオード及びその製造方法
US6524900B2 (en) 2001-07-25 2003-02-25 Abb Research, Ltd Method concerning a junction barrier Schottky diode, such a diode and use thereof
US20030025175A1 (en) 2001-07-27 2003-02-06 Sanyo Electric Company, Ltd. Schottky barrier diode
JP2003068760A (ja) * 2001-08-29 2003-03-07 Denso Corp 炭化珪素半導体装置およびその製造方法
JP4026339B2 (ja) 2001-09-06 2007-12-26 豊田合成株式会社 ＳｉＣ用電極及びその製造方法
JP4064085B2 (ja) 2001-10-18 2008-03-19 三菱電機株式会社 半導体装置及びその製造方法
JP3559971B2 (ja) 2001-12-11 2004-09-02 日産自動車株式会社 炭化珪素半導体装置およびその製造方法
JP4044332B2 (ja) * 2001-12-26 2008-02-06 関西電力株式会社 高耐電圧半導体装置
US7183575B2 (en) 2002-02-19 2007-02-27 Nissan Motor Co., Ltd. High reverse voltage silicon carbide diode and method of manufacturing the same high reverse voltage silicon carbide diode
US6855970B2 (en) 2002-03-25 2005-02-15 Kabushiki Kaisha Toshiba High-breakdown-voltage semiconductor device
DE10392870B4 (de) 2002-06-28 2009-07-30 National Institute Of Advanced Industrial Science And Technology Verfahren zur Herstellung einer Halbleitervorrichtung und Halbleitervorrichtung
JP4086602B2 (ja) 2002-09-17 2008-05-14 株式会社日立製作所 多気筒エンジンの制御装置及び制御方法
US7217950B2 (en) 2002-10-11 2007-05-15 Nissan Motor Co., Ltd. Insulated gate tunnel-injection device having heterojunction and method for manufacturing the same
US7132321B2 (en) 2002-10-24 2006-11-07 The United States Of America As Represented By The Secretary Of The Navy Vertical conducting power semiconductor devices implemented by deep etch
DE10259373B4 (de) 2002-12-18 2012-03-22 Infineon Technologies Ag Überstromfeste Schottkydiode mit niedrigem Sperrstrom
US7221010B2 (en) 2002-12-20 2007-05-22 Cree, Inc. Vertical JFET limited silicon carbide power metal-oxide semiconductor field effect transistors
US7026650B2 (en) 2003-01-15 2006-04-11 Cree, Inc. Multiple floating guard ring edge termination for silicon carbide devices
JP2004247545A (ja) 2003-02-14 2004-09-02 Nissan Motor Co Ltd 半導体装置及びその製造方法
US7217954B2 (en) 2003-03-18 2007-05-15 Matsushita Electric Industrial Co., Ltd. Silicon carbide semiconductor device and method for fabricating the same
KR100900562B1 (ko) 2003-03-24 2009-06-02 페어차일드코리아반도체 주식회사 향상된 ｕｉｓ 내성을 갖는 모스 게이트형 트랜지스터
US6979863B2 (en) 2003-04-24 2005-12-27 Cree, Inc. Silicon carbide MOSFETs with integrated antiparallel junction barrier Schottky free wheeling diodes and methods of fabricating the same
US7074643B2 (en) 2003-04-24 2006-07-11 Cree, Inc. Silicon carbide power devices with self-aligned source and well regions and methods of fabricating same
US20050012143A1 (en) 2003-06-24 2005-01-20 Hideaki Tanaka Semiconductor device and method of manufacturing the same
US20050104072A1 (en) 2003-08-14 2005-05-19 Slater David B.Jr. Localized annealing of metal-silicon carbide ohmic contacts and devices so formed
US7973381B2 (en) 2003-09-08 2011-07-05 International Rectifier Corporation Thick field oxide termination for trench schottky device
US7018554B2 (en) 2003-09-22 2006-03-28 Cree, Inc. Method to reduce stacking fault nucleation sites and reduce forward voltage drift in bipolar devices
KR20060131774A (ko) 2003-11-12 2006-12-20 크리 인코포레이티드 반도체 웨이퍼 후면들 상에 발광 소자들을 가지는 상기반도체 웨이퍼 후면들의 가공 방법들 및 상기 방법들에의해 형성된 발광 소자들
JP2005167035A (ja) 2003-12-03 2005-06-23 Kansai Electric Power Co Inc:The 炭化珪素半導体素子およびその製造方法
US7005333B2 (en) 2003-12-30 2006-02-28 Infineon Technologies Ag Transistor with silicon and carbon layer in the channel region
US7407837B2 (en) 2004-01-27 2008-08-05 Fuji Electric Holdings Co., Ltd. Method of manufacturing silicon carbide semiconductor device
JP2005303027A (ja) 2004-04-13 2005-10-27 Nissan Motor Co Ltd 半導体装置
DE102005017814B4 (de) 2004-04-19 2016-08-11 Denso Corporation Siliziumkarbid-Halbleiterbauelement und Verfahren zu dessen Herstellung
US7071518B2 (en) 2004-05-28 2006-07-04 Freescale Semiconductor, Inc. Schottky device
US7118970B2 (en) 2004-06-22 2006-10-10 Cree, Inc. Methods of fabricating silicon carbide devices with hybrid well regions
EP1619276B1 (en) 2004-07-19 2017-01-11 Norstel AB Homoepitaxial growth of SiC on low off-axis SiC wafers
US20060211210A1 (en) 2004-08-27 2006-09-21 Rensselaer Polytechnic Institute Material for selective deposition and etching
JP4777630B2 (ja) 2004-09-21 2011-09-21 株式会社日立製作所 半導体装置
JP3914226B2 (ja) 2004-09-29 2007-05-16 株式会社東芝 高耐圧半導体装置
JP4954463B2 (ja) 2004-10-22 2012-06-13 三菱電機株式会社 ショットキーバリアダイオード
JP4899405B2 (ja) 2004-11-08 2012-03-21 株式会社デンソー 炭化珪素半導体装置およびその製造方法
US7304363B1 (en) 2004-11-26 2007-12-04 United States Of America As Represented By The Secretary Of The Army Interacting current spreader and junction extender to increase the voltage blocked in the off state of a high power semiconductor device
US7615774B2 (en) 2005-04-29 2009-11-10 Cree.Inc. Aluminum free group III-nitride based high electron mobility transistors
US7544963B2 (en) 2005-04-29 2009-06-09 Cree, Inc. Binary group III-nitride based high electron mobility transistors
US8901699B2 (en) 2005-05-11 2014-12-02 Cree, Inc. Silicon carbide junction barrier Schottky diodes with suppressed minority carrier injection
US7679223B2 (en) 2005-05-13 2010-03-16 Cree, Inc. Optically triggered wide bandgap bipolar power switching devices and circuits
US7414268B2 (en) 2005-05-18 2008-08-19 Cree, Inc. High voltage silicon carbide MOS-bipolar devices having bi-directional blocking capabilities
JP4942134B2 (ja) 2005-05-20 2012-05-30 日産自動車株式会社 炭化珪素半導体装置の製造方法
US7528040B2 (en) 2005-05-24 2009-05-05 Cree, Inc. Methods of fabricating silicon carbide devices having smooth channels
US20060267021A1 (en) 2005-05-27 2006-11-30 General Electric Company Power devices and methods of manufacture
JP4777699B2 (ja) 2005-06-13 2011-09-21 本田技研工業株式会社 バイポーラ型半導体装置およびその製造方法
US7548112B2 (en) 2005-07-21 2009-06-16 Cree, Inc. Switch mode power amplifier using MIS-HEMT with field plate extension
US7304334B2 (en) 2005-09-16 2007-12-04 Cree, Inc. Silicon carbide bipolar junction transistors having epitaxial base regions and multilayer emitters and methods of fabricating the same
KR20080046658A (ko) 2005-09-16 2008-05-27 크리 인코포레이티드 실리콘 카바이드 전력 소자들을 그 상에 가지는 반도체웨이퍼들의 가공방법들
JP2007103784A (ja) 2005-10-06 2007-04-19 Matsushita Electric Ind Co Ltd ヘテロ接合バイポーラトランジスタ
US7345310B2 (en) 2005-12-22 2008-03-18 Cree, Inc. Silicon carbide bipolar junction transistors having a silicon carbide passivation layer on the base region thereof
US7592211B2 (en) 2006-01-17 2009-09-22 Cree, Inc. Methods of fabricating transistors including supported gate electrodes
JP2007220889A (ja) 2006-02-16 2007-08-30 Central Res Inst Of Electric Power Ind ショットキー接合型半導体素子およびその製造方法
US20070228505A1 (en) 2006-04-04 2007-10-04 Mazzola Michael S Junction barrier schottky rectifiers having epitaxially grown p+-n junctions and methods of making
JP5560519B2 (ja) 2006-04-11 2014-07-30 日産自動車株式会社 半導体装置及びその製造方法
JP2007287782A (ja) 2006-04-13 2007-11-01 Hitachi Ltd メサ型バイポーラトランジスタ
US7372087B2 (en) 2006-06-01 2008-05-13 Northrop Grumman Corporation Semiconductor structure for use in a static induction transistor having improved gate-to-drain breakdown voltage
WO2008005092A2 (en) 2006-06-29 2008-01-10 Cree, Inc. Silicon carbide switching devices including p-type channels and methods of forming the same
JP4189415B2 (ja) * 2006-06-30 2008-12-03 株式会社東芝 半導体装置
JP4921880B2 (ja) * 2006-07-28 2012-04-25 株式会社東芝 高耐圧半導体装置
US7728402B2 (en) 2006-08-01 2010-06-01 Cree, Inc. Semiconductor devices including schottky diodes with controlled breakdown
JP5645404B2 (ja) 2006-08-17 2014-12-24 クリー インコーポレイテッドＣｒｅｅ Ｉｎｃ． 高電力絶縁ゲート・バイポーラ・トランジスタ
US7595241B2 (en) 2006-08-23 2009-09-29 General Electric Company Method for fabricating silicon carbide vertical MOSFET devices
JP2008147362A (ja) * 2006-12-08 2008-06-26 Toyota Central R&D Labs Inc 半導体装置
US8384181B2 (en) 2007-02-09 2013-02-26 Cree, Inc. Schottky diode structure with silicon mesa and junction barrier Schottky wells
US8835987B2 (en) 2007-02-27 2014-09-16 Cree, Inc. Insulated gate bipolar transistors including current suppressing layers
JP4450241B2 (ja) 2007-03-20 2010-04-14 株式会社デンソー 炭化珪素半導体装置の製造方法
JP4620075B2 (ja) 2007-04-03 2011-01-26 株式会社東芝 電力用半導体素子
JP4356767B2 (ja) 2007-05-10 2009-11-04 株式会社デンソー ジャンクションバリアショットキーダイオードを備えた炭化珪素半導体装置
JP4375439B2 (ja) * 2007-05-30 2009-12-02 株式会社デンソー ジャンクションバリアショットキーダイオードを備えた炭化珪素半導体装置
US8866150B2 (en) 2007-05-31 2014-10-21 Cree, Inc. Silicon carbide power devices including P-type epitaxial layers and direct ohmic contacts
JP4539684B2 (ja) 2007-06-21 2010-09-08 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP4333782B2 (ja) 2007-07-05 2009-09-16 株式会社デンソー ジャンクションバリアショットキーダイオードを備えた炭化珪素半導体装置
US7687825B2 (en) 2007-09-18 2010-03-30 Cree, Inc. Insulated gate bipolar conduction transistors (IBCTS) and related methods of fabrication
US8492771B2 (en) 2007-09-27 2013-07-23 Infineon Technologies Austria Ag Heterojunction semiconductor device and method
JP5372002B2 (ja) 2007-11-09 2013-12-18 クリー インコーポレイテッド メサ構造とメサ段差を含むバッファ層とを備えた電力半導体デバイス
JP2009141062A (ja) 2007-12-05 2009-06-25 Panasonic Corp 半導体装置及びその製造方法
US7989882B2 (en) 2007-12-07 2011-08-02 Cree, Inc. Transistor with A-face conductive channel and trench protecting well region
US9640609B2 (en) 2008-02-26 2017-05-02 Cree, Inc. Double guard ring edge termination for silicon carbide devices
US8304901B2 (en) * 2008-03-17 2012-11-06 Mitsubishi Electric Corporation Semiconductor device having a groove and a junction termination extension layer surrounding a guard ring layer
US7851881B1 (en) 2008-03-21 2010-12-14 Microsemi Corporation Schottky barrier diode (SBD) and its off-shoot merged PN/Schottky diode or junction barrier Schottky (JBS) diode
US7842590B2 (en) 2008-04-28 2010-11-30 Infineon Technologies Austria Ag Method for manufacturing a semiconductor substrate including laser annealing
JP5415018B2 (ja) * 2008-05-13 2014-02-12 新電元工業株式会社 半導体装置
US8097919B2 (en) 2008-08-11 2012-01-17 Cree, Inc. Mesa termination structures for power semiconductor devices including mesa step buffers
US8536582B2 (en) 2008-12-01 2013-09-17 Cree, Inc. Stable power devices on low-angle off-cut silicon carbide crystals
US8497552B2 (en) 2008-12-01 2013-07-30 Cree, Inc. Semiconductor devices with current shifting regions and related methods
US8288220B2 (en) 2009-03-27 2012-10-16 Cree, Inc. Methods of forming semiconductor devices including epitaxial layers and related structures
US20100277839A1 (en) 2009-04-29 2010-11-04 Agilent Technologies, Inc. Overpower protection circuit
JP5600411B2 (ja) * 2009-10-28 2014-10-01 三菱電機株式会社 炭化珪素半導体装置
US8372738B2 (en) * 2009-10-30 2013-02-12 Alpha & Omega Semiconductor, Inc. Method for manufacturing a gallium nitride based semiconductor device with improved termination scheme
JP2011171551A (ja) 2010-02-19 2011-09-01 Toyota Motor Corp 半導体装置の製造方法
US8704292B2 (en) 2010-02-23 2014-04-22 Donald R. Disney Vertical capacitive depletion field effect transistor
US9117739B2 (en) 2010-03-08 2015-08-25 Cree, Inc. Semiconductor devices with heterojunction barrier regions and methods of fabricating same
US9318623B2 (en) 2011-04-05 2016-04-19 Cree, Inc. Recessed termination structures and methods of fabricating electronic devices including recessed termination structures
US9142662B2 (en) 2011-05-06 2015-09-22 Cree, Inc. Field effect transistor devices with low source resistance

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000261006A (ja) * 1999-03-12 2000-09-22 Nippon Inter Electronics Corp ショットキー接合形成用半導体基板、それを使用した半導体素子、およびショットキーバリアダイオード
JP2004055586A (ja) * 2002-07-16 2004-02-19 Nippon Inter Electronics Corp 半導体装置及びその製造方法
JP2011521471A (ja) * 2008-05-21 2011-07-21 クリー インコーポレイテッド 電流サージ能力を有する接合型バリアショットキーダイオード

Also Published As

Publication number Publication date
WO2013036724A1 (en) 2013-03-14
TW201318176A (zh) 2013-05-01
JP2014530485A (ja) 2014-11-17
EP2754179B1 (en) 2017-04-12
EP2754180B1 (en) 2017-05-03
EP2754179A1 (en) 2014-07-16
US20130062619A1 (en) 2013-03-14
CN103765598A (zh) 2014-04-30
KR20140085446A (ko) 2014-07-07
EP2754180A1 (en) 2014-07-16
KR20140060352A (ko) 2014-05-19
CN108039360A (zh) 2018-05-15
US8618582B2 (en) 2013-12-31
JP6104250B2 (ja) 2017-03-29
CN108039360B (zh) 2021-04-30
TWI620332B (zh) 2018-04-01
CN103765598B (zh) 2017-11-17
WO2013036723A1 (en) 2013-03-14
KR101984713B1 (ko) 2019-05-31

Similar Documents

Publication Publication Date Title
KR101984836B1 (ko) 쇼트키 다이오드
KR101984662B1 (ko) 에지 종단 요소들을 위한 오목부를 채용하는 에지 종단 구조
USRE49167E1 (en) Passivation structure for semiconductor devices
US8664665B2 (en) Schottky diode employing recesses for elements of junction barrier array
US9831355B2 (en) Schottky structure employing central implants between junction barrier elements

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant