JP6651390B2 - トレンチｍｏｓバリアショットキーダイオードを備える半導体装置 - Google Patents

トレンチｍｏｓバリアショットキーダイオードを備える半導体装置 Download PDF

Info

Publication number
JP6651390B2
JP6651390B2 JP2016045751A JP2016045751A JP6651390B2 JP 6651390 B2 JP6651390 B2 JP 6651390B2 JP 2016045751 A JP2016045751 A JP 2016045751A JP 2016045751 A JP2016045751 A JP 2016045751A JP 6651390 B2 JP6651390 B2 JP 6651390B2
Authority
JP
Japan
Prior art keywords
semiconductor
layer
conductivity type
trench
semiconductor material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016045751A
Other languages
English (en)
Other versions
JP2016167598A (ja
Inventor
クゥ ニン
クゥ ニン
ゲアラッハ アルフレート
ゲアラッハ アルフレート
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Publication of JP2016167598A publication Critical patent/JP2016167598A/ja
Application granted granted Critical
Publication of JP6651390B2 publication Critical patent/JP6651390B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66143—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H01L29/8725—Schottky diodes of the trench MOS barrier type [TMBS]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、請求項１の上位概念に記載の半導体装置に関し、即ち、トレンチＭＯＳバリアショットキーダイオードを備える半導体装置であって、前記半導体装置は、第１導電型の半導体ブロックを有し、前記半導体ブロックは、金属層によって被覆された第１の面と、少なくとも部分的に金属及び／又は第２導電型の半導体材料によって充填された、前記第１の面に延在する少なくとも１つのトレンチとを有し、前記トレンチは、少なくとも１つの壁部を有し、前記壁部は、少なくとも部分的に酸化物層を有する、半導体装置に関する。本発明はさらに、独立請求項に記載の方法に関する。
その種の半導体装置は、独国特許出願公開第１０２００４０５３７６０号明細書からトレンチＭＯＳバリアショットキーダイオードの形態で公知であり、このような半導体装置は、金属層によって被覆された第１の面と、ドーピングされた多結晶シリコンによって充填された、前記第１の面に延在する少なくとも１つのトレンチとを備える第１導電型の半導体ブロックを有する。さらには、このトレンチの壁は、酸化物層を備える少なくとも１つの壁部を有する。
独国特許出願公開第１０２００４０５３７６０号明細書
ショットキーダイオードは通常の場合、金属−半導体接触、又は、ケイ化物−半導体接触を有する。ショットキーダイオードの場合には、順方向動作時に高注入は行われず、従って、スイッチオフ時に少数キャリアの除去は行われない。ショットキーダイオードでは、スイッチングが比較的高速に行われ、損失が少ない。ここで、高注入という用語は、注入される少数キャリアの密度が多数キャリアの規模に達する状態を意味する。
もっとも、ショットキーダイオードは、比較的大きな漏れ電流を示し、特に比較的高温時には、いわゆる「障壁低下効果（Barrier-Lowering-Effect ）」に起因して強い電圧依存性を有している。さらには一般的に、逆方向電圧が高い場合には、低濃度にドーピングされた厚い半導体層が必要となり、このことにより、大電流では比較的高い順方向電圧が生じる。従って、シリコン技術におけるパワー・ショットキーダイオードは、スイッチング特性が良好であるにもかかわらず、約１００Ｖを上回る逆方向電圧に対しては適しておらず又はほとんど適していない。
この課題を解決するために、本発明に係る半導体装置は、請求項１の特徴部分に記載されている構成によって、冒頭に述べたような従来技術とは異なっており、従って、前記金属層によって被覆された前記第１の面の、前記トレンチに隣接して位置する少なくとも１つの領域が、前記金属層と前記半導体ブロックとの間に位置する、第２導電型の第１半導体材料からなる層を備えていることを特徴としている。
本発明に係る装置の好ましい態様では、前記半導体ブロックは、少なくとも２つのトレンチを有する。
本発明に係る装置の好ましい態様では、前記少なくとも１つのトレンチの底部の少なくとも１つの領域は、第２導電型の半導体材料である第２半導体材料によって充填されている。
本発明に係る装置の好ましい態様では、前記少なくとも１つのトレンチの底部の領域は、イオン注入によって前記第２導電型の第２半導体材料に変換されている。
本発明に係る装置の好ましい態様では、前記金属層によって被覆された前記第１の面の反対側に位置する、前記半導体ブロックの第２の面は、導電性のコンタクト材料によって被覆されており、前記コンタクト材料に隣接する、前記半導体ブロックの部分ブロックは、前記第１導電型の前記半導体ブロックのその他の部分よりも高濃度にドーピングされている。
本発明に係る装置の好ましい態様では、前記金属層は、それぞれの部分に応じて、前記酸化物層、又は、前記第２導電型の前記第１半導体材料からなる前記層、又は、前記第２導電型の前記第２半導体材料のいずれかによって、前記半導体ブロックから離隔されている。
本発明に係る装置の好ましい態様では、前記第２導電型の前記第１半導体材料は、約１０ｎｍ乃至約５００ｎｍの層厚を有する。
本発明に係る装置の好ましい態様では、前記第２導電型の前記第１半導体材料のドーピング濃度は、約１０１６原子／ｃｍ３乃至約１０１７原子／ｃｍ３である。
本発明に係る装置の好ましい態様では、前記少なくとも１つのトレンチの深さは、１μｍ乃至４μｍであり、好ましくは約２μｍである。
本発明に係る装置の好ましい態様では、各２つのトレンチの間の内法間隔に対する、前記トレンチの深さの比は、約２以上である。
本発明に係る装置の好ましい態様では、前記第１導電型は、ｎ型ドーピングされた半導体材料に対応し、前記第２導電型は、ｐ型ドーピングされた半導体材料に対応する、又は、前記第１導電型は、ｐ型ドーピングされた半導体材料に対応し、前記第２導電型は、ｎ型ドーピングされた半導体材料に対応する。
本発明に係る装置の好ましい態様では、トレンチＭＯＳバリアショットキーダイオードを備える半導体装置を製造する方法であって、
・比較的高濃度にドーピングされた部分ブロックを含む、第１導電型の半導体ブロックを形成するステップと、
・エッチングによって前記半導体ブロックに少なくとも１つのトレンチを形成するステップと、
・前記トレンチの少なくとも１つの壁部に酸化物層を形成するステップと、
・好ましくは前記トレンチの底部の領域において、前記酸化物層の少なくとも一部を除去するステップと、
・好ましくは前記底部の前記領域において、前記第１導電型の導電率を高めるドーパント材料を前記半導体ブロックに使用及びドーピングして、前記第１導電型の半導体ブロックを形成するステップと、
・前記少なくとも１つのトレンチの残りの容積の少なくとも一部を、金属によって又は前記第２導電型の多結晶半導体材料によって充填するステップと、
・前記導電性のコンタクト材料の反対側に位置する、前記半導体ブロックの一方の側において、前記第１導電型の前記半導体ブロックの上に、第２導電型の半導体材料からなる層を形成するステップと、
・前記第２導電型の前記半導体材料からなる前記層の上に、及び、前記金属の上に又は前記トレンチの前記残りの容積の少なくとも一部を充填する多結晶半導体材料の上に、金属層を形成するステップと、
・前記半導体ブロックの前記部分ブロックに、導電性のコンタクト材料、特に金属層を形成するステップと、
・前記半導体装置のボンディング及び／又はパッケージング及び／又はコンタクトのような追加的な製造工程を実施するステップと、
を含むことを特徴とする。
本発明に係る半導体装置は、有利には高電圧用途のために使用することができ、本半導体装置は、比較的低い順方向電圧と、比較的小さな漏れ電流又は逆方向電流と、比較的小さなスイッチング損失とを同時に有する。本半導体装置はさらに、動作時に比較的高いロバスト性を有する。
上述した酸化物層によって、追加的な障壁−酸化物−構造（トレンチＭＯＳ構造）が実現される。本発明によればさらに、ｐ型ドーピングされたトレンチ充填物の代わりに、金属層を使用することができる。この金属層は、例えばトレンチの深さ方向に上下に重なり合って配置された−好ましくはそれぞれ異なる−２つ又は３つ以上の金属層を含むことも可能である。
本発明に係る半導体装置は、本明細書では「ＴＭＢＳ−ＰＮ−Ｐ」とも呼ばれる。「ＴＭＢＳ」は、酸化物層を使用して形成されたトレンチＭＯＳバリアショットキーダイオード（Trench-MOS-Schottky-Barrier-Schottky-Diode）を意味する。さらに「ＰＮ」は、ＴＭＢＳに対して電気的に並列に作用するＰＮダイオードを意味する。そして「Ｐ」は、金属層と半導体ブロックとの間に位置する、本発明による第２導電型の第１半導体材料からなる層を意味する。この場合のＰは、ｐ型の導電型からなる層を意味する。相補的に構造化される態様の場合には、これが「Ｎ」層となる。
以下ではまず、ＰＮダイオードと併せて、トレンチＭＯＳバリアショットキーダイオードの特性について説明する。即ち、本発明による第２導電型の半導体材料からなる層については差し当たり考慮しないこととする。しかしながら、この説明は、上に既に説明したように、部分的に格段に良好な電気的特性を有する本発明に係る半導体装置にも実質的に転用可能である。
電気的な観点から、本発明に係る半導体装置は、ＭＯＳ構造（金属層と酸化物層と半導体ブロックとに相当）と、ショットキーダイオード（それぞれの導電型に応じて、例えばアノードとして機能する金属層と、カソードとして機能する半導体ブロックとの間にあるショットキー障壁）と、ＰＮダイオード（さらに後で述べる）との組み合わせたものである。金属層は、ショットキーダイオードのための電極として機能すると同時に、ＰＮダイオードのための電極としても機能する。この場合には電極は、例えばそれぞれアノードである。（例えばエピタキシャルに形成された層として、即ち、例えばいわゆる「ｎ型エピタキシャル層」として構成された）半導体ブロックのドーピングは、順方向における大電流による動作時に、当該層においてキャリアの高注入が実施されるように選択されている。
ＴＭＢＳ−ＰＮの場合、順方向電流は、まずショットキーダイオードのみを通って流れる。電流が増加するにつれて、順方向電流は、ＰＮ接合部も通ってますます流れるようになる。トレンチＭＯＳショットキー構造をＰＮダイオードに並列接続すると、順方向動作時に、低濃度にドーピングされた領域のキャリア濃度は、ショットキーダイオードのキャリア濃度よりも格段に高くなるが、ＰＩＮダイオードのキャリア濃度よりも格段に低くなる。こうすることによって、順方向電圧とスイッチング損失との間の最適化が実現される。
ＴＭＢＳ−ＰＮはさらに、ＰＮダイオードによって実現されるいわゆる「クランプ機能」によって、高いロバスト性を提供する。ＰＮダイオードの降伏電圧は、ショットキーダイオードの降伏電圧よりも低くなるように且つＭＯＳ構造の降伏電圧よりも低くなるように構成されることが好ましい。本発明に係る半導体装置は、比較的大電流によって降伏時に動作することができるように構成されることが好ましい。
ＴＭＢＳ−ＰＮはさらに、半導体ブロック（「ｎ型エピタキシャル層」）と、トレンチの底部にある第２導電型の第２半導体材料との間に、いわゆる「電荷補償」が生じ得ないように構成され、さらには、トレンチの底部において電気的な「降伏」が生じるように構成されることが好ましい。そうすると、降伏動作時に電流はＰＮ接合部のみを通って流れ、ＭＯＳ構造の逆転層を通っては流れなくなる。
従って、ＴＭＢＳ−ＰＮは、ＰＮダイオードと同様のロバスト性を有する。さらにはＴＭＢＳ−ＰＮにおいて、いわゆる「ホット」キャリアの注入を懸念しなくてよくなる。なぜなら、降伏時に高電界強度はＭＯＳ構造の近傍には存在しないからである。従って、ＴＭＢＳ−ＰＮは、特に自動車の発電機システムにおいて使用するためのツェナーダイオードとして適している。
他方で、トレンチ構造がショットキー効果を遮蔽するにもかかわらず、ＴＭＢＳ−ＰＮにおいてショットキーダイオードの特性は部分的に残存する。さらには、特に高温時における漏れ電流又は逆方向電流は、ＰＩＮダイオードよりも格段に大きい（「ＰＩＮ」は、ｐ型ドーピング領域とｎ型ドーピング領域との間に配置された、ドーピングされていない又は僅かにしかドーピングされていない真性領域を有するＰＮダイオードを意味する）。
以下では、ＰＮダイオードと、本明細書では「ＴＭＢＳ−ＰＮ−Ｐ」と称される、本発明による第２導電型の第１半導体材料からなる層と併せて、トレンチＭＯＳバリアショットキーダイオードの特性について説明する。
本発明によれば、シリコントレンチ技術による（又は別の半導体材料からなる）高遮断性の新しいパワーダイオードが実現される。即ち、順方向電圧が比較的低い場合におけるスイッチング損失が、従来のＰＩＮパワーダイオードに比べて格段に小さく、且つ、順方向電圧及びスイッチング損失がほぼ同じ場合における逆方向電流がＴＭＢＳ−ＰＮに比べて格段に小さい、ＴＭＢＳ−ＰＮ−Ｐが実現される。
さらには、金属層と半導体層との間に位置する、第２導電型の第１半導体材料からなる層（本明細書では「ｐ型薄層」とも呼ばれる）によれば、ショットキーコンタクトの真下においてショットキーコンタクトの追加的な遮蔽が可能となる。こうすることによって、順方向電圧及び／又はスイッチング損失を増加させることなく、特に高温時における逆方向電流を格段に低減することができる。
本発明の有利な実施形態は、各従属請求項に示されている。有利な実施形態はさらに以下の説明及び図面に示されており、これらの特徴的構成は、明示的に言及せずとも、単独においても種々異なる組み合わせにおいても有利であるとすることができる。
本発明に係る半導体装置は、上に既に説明したように、少なくとも２つのトレンチを備える半導体ブロックを有することが好ましい。特に少なくとも２つのトレンチを互いに比較的緊密に隣接して配置した場合には、半導体装置の特性をさらに改善させる有利な効果を生じさせることができる。
少なくとも２つのトレンチは、好ましくはストリップ形状、即ち、延在形状に形成されている。少なくとも２つのトレンチを、実質的に平行に互いに隣接して配置して、互いの間隔を比較的小さくすることも好ましい。これに代えてトレンチを、集中的な形状（「アイランド形状」）、例えば円形又は六角形に構成してもよい。
少なくとも２つのトレンチを隣接して配置することの利点は、逆方向電圧の低減にある。逆方向において、ＭＯＳ構造においても、ショットキーダイオードにおいても、ＰＮダイオードにおいても、空間電荷領域が形成される。逆方向電圧が増加するにつれて空間電荷領域は拡大し、ＴＭＢＳ−ＰＮの降伏電圧よりも小さい電圧の場合に、隣接し合うトレンチの間の領域の中央にて境界を接する。これによって高い逆方向電流の原因であるショットキー効果が遮蔽され、逆方向電流が低減される。
この遮蔽効果は、構造パラメータに大きく依存している。これらの構造パラメータは特に、各トレンチの、酸化物層によって被覆されている壁部の深さと、各トレンチ間の内法間隔と、各トレンチの幅又はＰＮダイオードを特徴付ける体積の幅と、ＰＮダイオードを特徴付ける体積の深さ寸法（例えばｐ型ドーピングされた半導体材料又は「ｐ型ウェル」又は多結晶半導体材料を備えるトレンチ部分の深さ寸法）と、酸化物層の層厚とに関連する。各トレンチ間の間隔よりもトレンチの深さが格段に大きい場合には、各トレンチ間のいわゆる「メサ領域」における空間電荷領域の広がりは、ほぼ一次元である。従って、ショットキー効果に対する遮断効果は、ＴＭＢＳ−ＰＮの場合には、拡散されたｐ型ウェルを有する従来のショットキーダイオード（ＪＢＳ、英語の「junction barrier schottky diode」）と比較して格段に効率的である。
半導体装置の１つの実施形態では、前記少なくとも１つのトレンチの底部の少なくとも１つの領域は、第２導電型の半導体材料である第２半導体材料によって充填されている。こうすることによって、既に上に説明した利点を有する、半導体装置に集積されたＰＮダイオードが実現される。
これに加えて又はこれに代えて、前記少なくとも１つのトレンチの底部の領域を、イオン注入によって前記第２導電型の第２半導体材料に変換させることができる。こうすることによっても、ＰＮ接合部又は上述したＰＮダイオードを実現することができる。
さらには、前記金属層によって被覆された前記第１の面の反対側に位置する、前記半導体ブロックの第２の面を、導電性のコンタクト材料によって被覆することができ、前記コンタクト材料に隣接する、前記半導体ブロックの部分ブロックを、前記第１導電型の残りの前記半導体ブロックよりも高濃度にドーピングすることができる。この部分ブロックは特に、従来技術から同様に公知のいわゆる「ｎ＋基板」（半導体装置のドーピングが逆の場合には「ｐ＋基板」）である。この場合には、既に上で説明した金属層は、第１電極（アノード電極）として使用することができ、（好ましくは同様に金属又は金属層として構成された）上述のコンタクト材料は、第２電極（カソード電極）として使用することができる。こうすることによって全体として、本発明に係る半導体装置のために特に適した構造が説明される。
前記金属層が、それぞれの部分に応じて、前記酸化物層、又は、前記第２導電型の前記第１半導体材料からなる前記層、又は、前記第２導電型の前記第２半導体材料のいずれかによって、前記第１導電型の前記半導体ブロックから離隔されるように、前記半導体装置を構成することが好ましい。このことは特に、金属層と半導体ブロックとが互いに直接隣接していないということを意味しており、このことから本発明に係る半導体装置にとって有利な特性が生じる。
さらには、前記第２導電型の前記第１半導体材料は、１０ｎｍ乃至５００ｎｍの範囲の層厚を有することができる。さらには、前記第２導電型の前記第１半導体材料のドーピング濃度は、１０１６原子／ｃｍ３乃至１０１７原子／ｃｍ３の範囲とすることができる。特に上述したドーピング濃度を有するこのような薄層は、本発明に係るダイオードの比較的小さい逆方向電流と、比較的低い順方向電圧と、比較的小さなスイッチング損失とを実現するために特に適している。
半導体装置のさらなる実施形態では、前記少なくとも１つのトレンチの深さは、少なくとも１μｍ乃至４μｍ、好ましくは約２μｍ、特に１．５μｍ乃至２．５μｍである。上記の寸法によって、例えば本発明に係るダイオードを自動車内の整流装置に使用するために特に適した寸法が示される。しかしながら、その適用は、典型的な搭載電圧に制限されているわけではない。例えば上述した寸法によって、本発明に係るダイオードの約６００Ｖの逆方向電圧を実現することができる。半導体装置のさらなる有利な寸法は、それぞれ２つのトレンチの間の内法間隔に対する、前記トレンチの深さの比が、約２以上、特に１．５乃至２．５である場合にもたらされる。
本発明に係る半導体装置の第１変形例では、前記第１導電型は、ｎ型ドーピングされた半導体材料が有するようなｎ型導電性を有しており、前記第２導電型は、ｐ型ドーピングされた半導体材料が有するようなｐ型導電性を有している。第２変形例では、前記第１導電型がｐ型導電性であり、前記第２導電型がｎ型導電性である。従って、アノードの機能とカソードの機能とが入れ替わっている。従って、半導体装置は、原則的に、半導体材料の相互に相補的な２つの態様のために適している。
本発明はさらに、トレンチＭＯＳバリアショットキーダイオード（ＴＭＢＳ）を備える半導体装置を製造する方法であって、
・例えばエピタキシャル方法と、これに並行して又はこれに後続して実施されるドーピングとによって、比較的高濃度にドーピングされている第１導電型の第１半導体ブロック（「部分ブロック」）を形成するステップと、
・例えばエピタキシャル方法によって、前記第１半導体ブロックと同一の導電型を有するが、前記第１半導体ブロックよりもドーピング濃度が低い、前記第１半導体ブロックに隣接する第２半導体ブロックを形成するステップと、
又はこれに代えて、
まず、比較的低濃度のドーピングを有する第２半導体ブロックを形成し、次いで、前記第２半導体ブロックの部分ブロックをさらにより高濃度に追加ドーピングすることによって、前記部分ブロックにおいて、比較的高濃度にドーピングされた第１半導体ブロックを形成するステップと、
・エッチングによって前記半導体ブロックに少なくとも１つのトレンチを形成するステップと、
・前記トレンチの少なくとも１つの壁部に酸化物層を形成するステップと、
・好ましくは前記トレンチの底部の領域において、前記酸化物層の少なくとも一部を除去するステップと、
・好ましくは前記トレンチの前記底部の前記領域において、第２導電型の半導体材料を使用して、前記第２導電型の導電率を高めるドーパント材料をドーピングすることによって、前記第２導電型の前記領域を形成するステップと、
・前記少なくとも１つのトレンチの残りの容積の少なくとも一部を、金属によって、又は、好ましくは、前記第２導電型の多結晶半導体材料によって、充填するステップと、
・比較的高濃度にドーピングされた前記部分ブロックの反対側に位置する、前記半導体ブロックの一方の側において、前記第１導電型の前記半導体ブロックの上に、第２導電型の半導体材料からなる層からなる層を形成するステップと、
・前記第２導電型の前記半導体材料からなる前記層の上に、及び、前記金属の上に又は前記トレンチの前記残りの容積の少なくとも一部を充填する前記多結晶半導体材料の上に、金属層を形成するステップと、
・前記金属層の反対側に位置する、前記半導体ブロックの側に、導電性のコンタクト材料、特に金属又は金属層を形成するステップと、
・前記半導体装置のボンディング及び／又はパッケージング及び／又はコンタクトのような追加的な製造工程を実施するステップと、
を有することを特徴とする、方法を含む。
本発明に係る方法を、当業者には公知の比較的僅かな修正を加えて実施することも可能であることは自明である。例えば酸化物層を、後で部分的に再び除去する必要がなくなるように、トレンチの壁部の所定の領域にのみ形成することが考えられる。
本発明に係る半導体装置は、少なくとも部分的にエピタキシャル方法によって、及び／又は、エッチング方法によって、及び／又は、イオン注入方法によって製造することが好ましい。こうすることによって、本発明に係る半導体装置を製造するために有利な手段が説明される。
本発明はさらに、シリコン半導体材料に限定されているわけではなく、これに加えて又はこれに代えて、別の半導体材料、即ち、シリコン材料、及び／又は、シリコン炭化物材料、及び／又は、シリコン・ゲルマニウム材料、及び／又は、ガリウム砒素材料を含むことができる。
さらにトレンチの壁部には、シリコン酸化物層の代わりに、別の誘電体からなる薄層、例えばシリコン窒化物、アルミニウム酸化物、ハフニウム酸化物、又は、複数の異なる誘電体層のさらなる組み合わせからなる薄層を配置することができる。
以下、本発明の例示的な実施形態を、図面を参照しながら説明する。
トレンチＭＯＳバリアショットキーダイオードと、集積されたＰＮダイオードとを備える半導体装置の第１実施形態の概略断面図である。 トレンチＭＯＳバリアショットキーダイオードと、集積されたＰＮダイオードとを備える半導体装置の第２実施形態の概略断面図である。 半導体装置を製造する方法のフローチャートである。
全ての図面において、機能的に同等の要素及び寸法に対しては、相異なる実施形態であっても同一の参照符号が使用される。
図１は、トレンチＭＯＳバリアショットキーダイオードを備える半導体装置１０の第１実施形態を示す。半導体装置１０は、第１導電型の半導体ブロック１２を有し、該第１導電型の半導体ブロック１２は、金属層１４（図１の上側）によって被覆された第１の面１６と、該第１の面１６に延在する少なくとも１つのトレンチ１８とを有し、該トレンチ１８は、少なくとも部分的に金属１４ａ（図１では、この金属１４ａはそれぞれ金属層１４の一部に相当する）、及び／又は、半導体材料４０又は４１（図２参照）によって充填されている。図１から見て取れるように、半導体ブロック１２は、本実施例ではこのようなトレンチ１８を２つ有する。これらのトレンチ１８は、それぞれ１つの幅４４を有する。
本実施例では、少なくとも１つのトレンチ１８の深さ４２は、約２μｍである。これに代わる半導体装置１０の実施形態では、この深さ４２は、１μｍ乃至約４μｍである。さらには、それぞれ２つのトレンチ１８の間の内法間隔４６に対する、トレンチ１８の深さ４２の比は、約２以上である。これに代わる半導体装置１０の実施形態では、この比を２未満とすることもできる。
トレンチ１８の（側方の）壁部２０は、少なくとも部分的に酸化物層２２を有する。酸化物層２２は、本実施例では層厚５０及び深さ寸法５２を特徴としている。この酸化物層２２によって、追加的な障壁・酸化物・構造（トレンチ・ＭＯＳ・構造）が実現される。
本発明によれば、金属層１４によって被覆された第１の面１６の、トレンチ１８の隣に位置する領域２４は、金属層１４と半導体ブロック１２との間に位置する、第２導電型の第１半導体材料２６からなる層を有する。このことから、本半導体装置１０を用いてトレンチＭＯＳバリアショットキーダイオードを実現した場合には、以下に挙げる複数の利点、即ち、特に比較的低い順方向電圧、比較的小さい漏れ電流又は逆方向電流、比較的小さいスイッチング損失、及び、比較的高いロバスト性がもたらされる。従って、本半導体装置１０は、例えば高電圧用途にも使用することが可能である。
半導体装置１０のそれぞれの実施形態に応じて、第２導電型の第１半導体材料２６は、約１０ｎｍ乃至約５００ｎｍの層厚２７を有する。層厚２７は、例えば約７０ｎｍである。この場合、第２導電型の第１半導体材料２６のドーピング濃度（例えばドーピング濃度「Ｎｐ−」を有する）は、約１０１６原子／ｃｍ３乃至約１０１７原子／ｃｍ３であることが好ましい。
金属層１４によって被覆された第１の面１６の反対側に位置する、半導体ブロック１２の第２の面３０は、導電性のコンタクト材料２８によって被覆されている。この場合、コンタクト材料２８に隣接している半導体ブロック１２の部分ブロック３４は、第１導電型の半導体ブロック１２のその他の部分よりも高濃度にドーピングされている。この部分ブロック３４は、例えばいわゆる「ｎ＋基板」である。導電性のコンタクト材料２８は、金属であることが好ましい。
本発明によれば、例えば第１導電型は、ｎ型ドーピングされた半導体材料に対応し、第２導電型は、ｐ型ドーピングされた半導体材料に対応し得る。この場合の金属層１４は、ショットキーコンタクトの一部であり、この第１選択例では、アノード電極として機能する。コンタクト材料２８は、これに応じて対応するカソード電極を形成する。
これに代えて、本発明によれば、第１導電型が、ｐ型ドーピングされた半導体材料に対応し、第２導電型が、ｎ型ドーピングされた半導体材料に対応するようにしてもよい。この第２選択例では、上述した第１選択例におけるアノードの機能とカソードの機能とが入れ替わっている。
半導体装置１０の第１変形形態によれば、又は、第１製造方法によれば、各トレンチ１８の底部３８の各領域３６は、深さ寸法４８に対応するように第２半導体材料４０によって充填されている。この場合には、第２半導体材料４０は、第２導電型の半導体材料である。
金属層１４と第２半導体材料４０との間にはオーミックコンタクトが形成され、第２半導体材料４０と半導体ブロック１２との間にはＰＮ接合部即ちＰＮダイオードが形成される。このＰＮダイオードは、金属層１４と半導体ブロック１２とによって形成されるトレンチＭＯＳバリアショットキーダイオードに対して電気的に並列に接続されている。領域３６は、本明細書では「ウェル」、特に「ｐ型ウェル」とも呼ばれる。半導体装置１０又はＰＮダイオードは、トレンチ１８の底部３８に電気的「降伏」が発生するように構成されることが好ましい。第２半導体材料４０は、（好ましくは各トレンチ１８の下側において）イオン注入によって第２導電型の第２半導体材料４０に変換される。
半導体装置１０の第２変形形態によれば、又は第２製造方法によれば、第２半導体材料４０は、多結晶半導体材料である。
これに代えて、化学的に３価（又は５価）の元素によって被覆し、次いで半導体ブロック１２の中に拡散させることによって、これを実現してもよい。このことは、例えば化学元素のホウ素を用いて実施される。これに代えて、いわゆる「気相被覆」を実施してもよい。この場合にも同様に、半導体ブロック１２の底部３８の領域にＰＮダイオードが形成される。このＰＮダイオードも、金属層１４によって形成されるトレンチＭＯＳバリアショットキーダイオードに対して電気的に並列に接続されている。
金属層１４は、ショットキーダイオードのためにも電気的に並列なＰＮダイオードのためにも、電極として、例えば共通のアノードとして使用される。図１からはさらに、金属層１４又は金属１４ａと、第１導電型の半導体ブロック１２との間に位置するそれぞれの境界領域が、それぞれの部分に応じて、酸化物層２２、又は、第２導電型の第１半導体材料２６からなる層、又は、第２導電型の第２半導体材料４０のいずれかを含むことが見て取れる。
図２は、トレンチＭＯＳバリアショットキーダイオードと、第２半導体材料４０によって形成された集積されたＰＮダイオードとを備える、半導体装置１０の第２実施形態を示す。図１の第１実施形態とは異なり、図２の第２実施形態では、各トレンチ１８内の、酸化物層２２によって包囲された体積が、第２導電型の多結晶半導体材料４１によって充填されている。半導体材料４１の図面上側部分には金属層１４が配置されており、導電性の接合部（オーミックコンタクト）が形成されている。
図２の実施形態では、金属層１４は、酸化物層２２から実質的に離隔されている。このことから、本発明に係るトレンチＭＯＳバリアショットキーダイオードの寿命に関する利点がもたらされる。
図１の実施形態も図２の実施形態も、本発明に係る半導体装置１０の縁部領域において、それぞれ縁部電界強度を低減するための追加的な構造をさらに有することができる。この追加的な構造は、例えば低濃度にドーピングされた領域とすることができ、例えば低濃度にドーピングされたｐ型領域、フィールドプレート、又は、従来技術に相当する同様の構造とすることができる。
図１及び図２からも見て取れるように、比較的薄い第１半導体材料２６は、金属層１４と第１導電型の半導体ブロック１２との間にそれぞれ直接配置されている。こうすることによって、従来のＴＭＢＳ−ＰＮのような単純なショットキーコンタクトではなく、「ショットキーコンタクトシステム」が形成される。
さらなる機能的態様に関する以下の記載においては、簡略化のために、第１導電型をそれぞれｎ型ドーピングと仮定し、第２導電型をそれぞれｐ型ドーピングと仮定する。上に既に説明したように、これに代えて、各ドーピングを逆に構成してもよい。このことは、図１及び図２に関連してこれまで説明してきた各実施形態にも同様に当てはまる。
注意：本明細書では、一般的に「ｐ型薄層」は、それぞれの電流路においてこのような薄層が厳密に１つだけ導通されることを示すために単数形で用いられる。但し、本発明に係る半導体装置１０は、特にトレンチ１８に基づいてこのような薄層を有利には複数（並列に）有しており、これらの層が１つ又は複数のトレンチ１８によって互いに分離されているということは自明である。
例１：第２導電型の第１半導体材料２６からなる上述したｐ型薄層を、比較的厚く形成し且つ比較的高濃度にドーピングした場合には、ショットキーコンタクトはほぼ完全に遮蔽される。本発明に係る半導体装置１０（「チップ」）の第１の面（「表面」）１６に設けられた金属層１４は、ｐ型薄層と共にオーミックコンタクトを形成する。上下に重なり合って配置された複数の層、即ち、上側金属層１４、ｐ型薄層（半導体材料２６）と、ｎ型エピタキシャル層（半導体ブロック１２）と、ｎ＋型基板（部分ブロック３４）との積層体は、ＰＩＮダイオードに類似して機能する。この例１では、逆方向電流は確かに比較的小さくなるが、低電流密度の場合における順方向電圧が比較的高くなり、スイッチング損失も比較的大きくなってしまう。
例２：しかしながら、ｐ型薄層を特に薄く形成し且つ充分に低濃度にドーピングした場合には、このｐ型薄層は、ショットキーコンタクトに対してほぼ完全に透過性になる。半導体装置１０の第１の面１６（「表面」）に設けられた金属層１４は、「金属層１４／ｐ型薄層（半導体材料２６）／ｎ型エピタキシャル層（半導体ブロック１２）」の積層体と共にショットキーコンタクトを形成する。この場合、「金属層１４／ｐ型薄層（半導体材料２６）／ｎ型エピタキシャル層（半導体ブロック１２）／ｎ＋基板（部分ブロック３４）」の積層体は、ショットキーダイオードと同等に機能する。この場合、逆方向電流は比較的大きくなり、高電流密度の場合における順方向電圧は比較的高くなり、スイッチング損失は比較的小さくなる。
本明細書では、ｐ型薄層が少数キャリアに対して、即ち、ｐ型エミッタである本例の場合における電子に対して透過性である場合に、ｐ型薄層が透過性であると表現される。このためには一方で、ドーピング濃度及び層厚２７に応じて決まる、ｐ型薄層を含むこのショットキーコンタクトシステムの障壁を低く抑え、且つ、ショットキーコンタクトから半導体材料２６又は半導体ブロック１２（例えばシリコン）へと電子を注入可能にするために、充分に薄くしなければならない。他方では、少数キャリア（電子）は、ｐ型薄層を通過する途上においてほとんど再結合してはならない。即ち、電子の走行時間は、電子の少数キャリアの寿命よりも格段に短くなければならない。
例３：ｐ型薄層の厚さ及びドーピング濃度が（本発明に即して）適切に設定される場合には、重要な特性値、例えば高電流密度の場合における順方向電圧、逆方向電流、及びスイッチング損失を予め設定する又は最適化することができる。この例３では、「金属層１４／ｐ型薄層（半導体材料２６）／ｎ型エピタキシャル層（半導体ブロック１２）／ｎ＋型基板（部分ブロック３４）」の積層体は、部分的に透過性のｐ型薄層を備えるショットキーダイオードのように機能する。ｐ型薄層に関する最適化パラメータは、ｐ型薄層の層厚２７及びｐ型薄層のドーピング濃度「Ｎｐ−」である。
特に本発明によれば、ショットキーコンタクトの真下にｐ型薄層を形成することによって、特に高温時における逆方向電流を格段に低減することができると同時に、順方向電圧及びスイッチング損失に対する顕著な影響を排することができる。このことは一方では、好ましくは、順方向動作時にｐ型層の正孔注入がほぼ生じない又は非常に僅かしか生じないように、ひいてはキャリア分布が実質的にＴＳＢＳ−ＰＮに相当するように、ｐ型層を薄く形成し且つ低濃度にドーピングすべきであるということを意味する。他方では、ショットキーコンタクトを逆方向において少なくとも部分的に遮蔽するために、ｐ型薄層を比較的厚く形成し且つ比較的高濃度にドーピングすべきであるということを意味する。従って、ｐ型層は、適用条件に応じて、上に既に説明したように１０ｎｍ乃至５００ｎｍの範囲の厚さと、１０１６乃至１０１７／ｃｍ３の範囲内のドーピング濃度とを有するように構成される。
以下に、本発明の利点を要約して記載又は反復する：
（ａ）従来の高電圧ショットキーダイオードと比較して：
・高電流密度の範囲における順方向電圧を特に低くすることが可能である。なぜなら、集積されたＰＮダイオードの高注入によって、低濃度にドーピングされた領域の導電率が著しく増加しているからである。
・ショットキーコンタクトの真下にあるｐ型薄層と組み合わせたトレンチ構造を用いてショットキー効果を遮断することにより、漏れ電流が比較的小さくなる。さらには、ＰＮダイオードのクランプ機能により比較的高いロバスト性がもたらされる。
（ｂ）従来の高電圧ＰＩＮダイオードと比較して：
・高電流密度の場合における高注入と組み合わせたショットキーコンタクトの適切な障壁高さにより、高電流密度に至るまでの順方向電圧が比較的低くなる。
・スイッチング損失が比較的小さい。なぜなら、順方向動作時に、ショットキーコンタクトシステム（ショットキーコンタクトの真下にあるｐ型薄層と組み合わせたショットキーコンタクト）を介して低濃度にドーピングされた領域に注入及び蓄積されるキャリアがより少なくなるからである。
（ｃ）従来技術からの別の解決方法（いわゆる「Ｃｏｏｌ−ＳＢＤ」ダイオード）と比較して：
・より高注入により、高電流密度の場合における順方向電圧がより小さくなる。ショットキー効果の効果的な遮断により、漏れ電流がより小さくなる。
（ｄ）ショットキーコンタクトの真下にｐ型薄層が設けられていない従来のＴＳＢＳ−ＰＮと比較して：
・高電流密度の場合における順方向電圧がほぼ同じであり且つスイッチング損失がほぼ同じである場合に、漏れ電流が特に小さい。
図３は、以下に記載する各ステップを特徴とする、トレンチＭＯＳバリアショットキーダイオードを備える半導体装置１０を製造する方法のフローチャートを示す。
第１方法ステップ１００では、第１導電型の半導体ブロック１２が形成され、半導体ブロック１２の部分ブロック３４が、比較的高濃度にドーピングされる（ステップ１００：半導体ブロック１２を形成するステップ）。
さらなる方法ステップ１０２では、エッチングによって半導体ブロック１２に少なくとも１つのトレンチ１８が形成される。トレンチ１８は例えば、長方形の断面形状、又は、底部が湾曲した長方形の断面形状、即ち、Ｕ字形の断面形状を有するように製造することができる（ステップ１０２：エッチングによって少なくとも１つのトレンチ１８を形成するステップ）。
さらなる方法ステップ１０４では、トレンチ１８の少なくとも１つの壁部２０に酸化物層２２が形成される（ステップ１０４：酸化物層２２を形成するステップ）。
さらなる方法ステップ１０６では、好ましくはトレンチ１８の底部３８の領域において、酸化物層２２の少なくとも一部が除去される（ステップ１０６：酸化物層２２の少なくとも一部を除去するステップ）。
さらなる方法ステップ１０８では、好ましくは底部３８の領域３６において、第２導電型の導電率を高めるドーパント材料を半導体ブロック１２に使用及びドーピングすることによって、第２導電型の領域３６を形成するステップ（ステップ１０８：領域３６を形成するステップ）。
さらなる方法ステップ１１０では、少なくとも１つのトレンチ１８の残りの容積の少なくとも一部が、金属（即ち、例えば金属層１４の一部）によって、又は第２導電型の多結晶半導体材料４１によって充填される（ステップ１１０：少なくとも１つのトレンチ１８の残りの容積の一部を充填するステップ）。
さらなる方法ステップ１１２では、導電性のコンタクト材料２８の反対側に位置する、半導体ブロック１２の第１の面１６において、第１導電型の半導体ブロック１２の上に、第２導電型の半導体材料２６からなる層が形成される（ステップ１１２：第１導電型の半導体ブロック１２の上に、第２導電型の半導体材料２６からなる層を形成するステップ）。
さらなる方法ステップ１１４では、第２導電型の半導体材料２６からなる層の上に、及び、金属１４ａの上に又はトレンチ１８の残りの容積の少なくとも一部を充填する第２導電型の多結晶半導体材料４１の上に、金属層１４が形成される（ステップ１１４：金属層１４を形成するステップ）。
さらなる方法ステップ１１６では、特に金属層として導電性のコンタクト材料２８が形成され、（オプションとして）半導体装置１０のボンディング及び／又はパッケージング及び／又はコンタクトのような追加的な製造工程が実施される。例えば半導体装置１０は、電極又は素子コンタクトにおいてはんだ付け可能な金属被覆を有することができる。本発明によれば、圧入ケーシングを有する実施形態も可能である（ステップ１１６：半導体装置１０のボンディング及び／又はパッケージング及び／又はコンタクトのような追加的な製造工程を実施するステップ）。
図３で説明した方法は、少なくとも部分的にエピタキシャル方法及び／又はエッチング方法及び／又は拡散方法及び／又はイオン注入方法によって実施することが好ましい。

Claims (12)

  1. トレンチＭＯＳバリアショットキーダイオードを備える半導体装置（１０）であって、
    前記半導体装置（１０）は、第１導電型の半導体ブロック（１２）を有し、
    前記半導体ブロック（１２）は、金属層（１４）によって被覆された第１の面（１６）と、少なくとも部分的に、金属及び／又は第２導電型の半導体材料によって充填された、前記第１の面（１６）に延在する少なくとも１つのトレンチ（１８）とを有し、
    前記トレンチ（１８）は、少なくとも１つの壁部（２０）を有し、
    前記壁部（２０）は、少なくとも部分的に酸化物層（２２）を有する、
    半導体装置（１０）において、
    前記金属層（１４）によって被覆された前記第１の面（１６）の、前記トレンチ（１８）に隣接して位置する少なくとも１つの領域（２４）は、前記金属層（１４）と前記半導体ブロック（１２）との間に位置する、第２導電型の第１半導体材料からなる層（２６）を備えており、
    前記少なくとも１つのトレンチ（１８）の底部（３８）の少なくとも１つの領域（３６）は、第２導電型の前記半導体材料である第２半導体材料からなる層（４０）によって充填されており、
    前記金属層（１４）は、前記酸化物層（２２）、前記第２導電型の前記第１半導体材料からなる前記層（２６）、及び、前記第２導電型の前記第２半導体材料からなる層（４０）によって、前記半導体ブロック（１２）から離隔されている、
    ことを特徴とする半導体装置（１０）。
  2. 前記金属層（１４）によって被覆された前記第１の面（１６）の反対側に位置する、前記半導体ブロック（１２）の第２の面（３０）は、導電性材料からなるコンタクト層（２８）によって被覆されており、
    前記コンタクト層（２８）に隣接する、前記半導体ブロック（１２）の部分ブロック（３４）は、前記第１導電型の前記半導体ブロック（１２）のその他の部分よりも高濃度にドーピングされている
    請求項１に記載の半導体装置（１０）。
  3. 前記第２導電型の前記第１半導体材料からなる層（２６）は、１０ｎｍ乃至５００ｎｍの層厚（２７）を有する
    請求項１又は２に記載の半導体装置（１０）。
  4. 前記第２導電型の前記第１半導体材料からなる層（２６）のドーピング濃度は、１０１６原子／ｃｍ３乃至１０１７原子／ｃｍ３である
    請求項１乃至３のいずれか１項に記載の半導体装置（１０）。
  5. 前記少なくとも１つのトレンチ（１８）の深さ（４２）は、１μｍ乃至４μｍである
    請求項１乃至４のいずれか１項に記載の半導体装置（１０）。
  6. 前記少なくとも１つのトレンチ（１８）の深さ（４２）は、２μｍである
    請求項１乃至５のいずれか１項に記載の半導体装置（１０）。
  7. 前記半導体ブロック（１２）は、少なくとも２つのトレンチ（１８）を有する
    請求項１乃至６のいずれか１項に記載の半導体装置（１０）。
  8. 各２つのトレンチ（１８）の間の内法間隔（４６）に対する、前記トレンチ（１８）の深さ（４２）の比は、２以上である
    請求項７に記載の半導体装置（１０）。
  9. 前記第１導電型は、ｎ型であり、前記第２導電型は、ｐ型であり、
    又は、
    前記第１導電型は、ｐ型であり、前記第２導電型は、ｎ型である
    請求項１乃至８のいずれか１項に記載の半導体装置（１０）。
  10. トレンチＭＯＳバリアショットキーダイオードを備える半導体装置（１０）を製造する方法であって、
    ・高濃度にドーピングされた部分ブロック（３４）を含む、第１導電型の半導体ブロック（１２）を形成するステップと、
    ・前記部分ブロック（３４）とは反対側の第１の面（１６）において、エッチングによって前記半導体ブロック（１２）に少なくとも１つのトレンチ（１８）を形成するステップと、
    ・前記トレンチ（１８）の少なくとも１つの壁部（２０）に酸化物層（２２）を形成するステップと、
    ・前記トレンチ（１８）の底部（３８）の領域（３６）において、前記酸化物層（２２）の少なくとも一部を除去するステップと、
    ・前記底部（３８）の前記領域（３６）において、第２導電型の半導体材料を充填して、前記底部（３８）の前記領域（３６）に前記第２導電型の前記半導体材料からなる層（４０）を形成するステップと、
    ・前記少なくとも１つのトレンチ（１８）の残りの容積の少なくとも一部を、金属によって又は第２導電型の多結晶半導体材料によって充填して、前記金属からなる層（１４ａ）又は前記第２導電型の前記多結晶半導体材料からなる層（４１）を形成するステップと、
    ・前記半導体ブロック（１２）の前記第１の面（１６）において、前記第１導電型の前記半導体ブロック（１２）の上に、前記第２導電型の第１半導体材料からなる層（２６）を形成するステップと、
    ・前記第２導電型の前記第１半導体材料からなる前記層（２６）の上に、及び、前記金属からなる層（１４ａ）の上に又は前記トレンチ（１８）の前記残りの容積の前記少なくとも一部を充填した前記第２導電型の前記多結晶半導体材料からなる前記層（４１）の上に、金属層（１４）を形成するステップと、
    ・前記半導体ブロック（１２）の前記第１の面（１６）とは反対側の第２の面（３０）において、前記部分ブロック（３４）上に、導電性材料からなるコンタクト層（２８）を形成するステップと、
    を含み、
    前記金属層（１４）は、前記酸化物層（２２）、前記第２導電型の前記第１半導体材料からなる前記層（２６）、及び、前記第２導電型の前記半導体材料からなる層（４０）によって、前記半導体ブロック（１２）から離隔されるように形成されている、
    ことを特徴とする、方法。
  11. 前記導電性材料からなるコンタクト層（２８）は、金属層である、
    請求項１０に記載の方法。
  12. ・前記半導体装置（１０）のボンディング、パッケージング及びコンタクト形成のうちの少なくとも１つを含む追加的な製造工程を実施するステップをさらに含む、
    請求項１０又は１１に記載の方法。
JP2016045751A 2015-03-09 2016-03-09 トレンチｍｏｓバリアショットキーダイオードを備える半導体装置 Active JP6651390B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102015204138.7 2015-03-09
DE102015204138.7A DE102015204138A1 (de) 2015-03-09 2015-03-09 Halbleitervorrichtung mit einer Trench-MOS-Barrier-Schottky-Diode

Publications (2)

Publication Number Publication Date
JP2016167598A JP2016167598A (ja) 2016-09-15
JP6651390B2 true JP6651390B2 (ja) 2020-02-19

Family

ID=56800878

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016045751A Active JP6651390B2 (ja) 2015-03-09 2016-03-09 トレンチｍｏｓバリアショットキーダイオードを備える半導体装置

Country Status (4)

Country Link
US (1) US9941381B2 (ja)
JP (1) JP6651390B2 (ja)
CN (1) CN105957864A (ja)
DE (1) DE102015204138A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106446461B (zh) * 2016-10-28 2019-10-18 佛山市蓝箭电子股份有限公司 一种肖特基二极管的工艺设计
DE102016013542A1 (de) * 2016-11-14 2018-05-17 3 - 5 Power Electronics GmbH Stapelförmige Schottky-Diode
CN106784023B (zh) * 2016-12-27 2019-09-20 杭州易正科技有限公司 一种结势垒肖特基二极管
CN110190135A (zh) * 2019-05-29 2019-08-30 西安电子科技大学芜湖研究院 一种浮结型肖特基二极管及其制备方法
US11532758B2 (en) * 2019-09-24 2022-12-20 Texas Instruments Incorporated Low leakage Schottky diode
WO2021089808A1 (en) * 2019-11-08 2021-05-14 Abb Power Grids Switzerland Ag Insulated gate bipolar transistor
CN113594263A (zh) * 2021-07-15 2021-11-02 淄博绿能芯创电子科技有限公司 碳化硅二极管及制造方法
CN113851525A (zh) * 2021-09-18 2021-12-28 中山大学 一种GaN基沟槽金属氧化物肖特基势垒二极管及其制备方法
CN114361029B (zh) * 2022-03-14 2022-06-17 泰科天润半导体科技（北京）有限公司 一种碳化硅基半导体器件的制备方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3691736B2 (ja) * 2000-07-31 2005-09-07 新電元工業株式会社 半導体装置
US6621107B2 (en) * 2001-08-23 2003-09-16 General Semiconductor, Inc. Trench DMOS transistor with embedded trench schottky rectifier
DE102004053760A1 (de) * 2004-11-08 2006-05-11 Robert Bosch Gmbh Halbleitereinrichtung und Verfahren für deren Herstellung
DE102004056663A1 (de) * 2004-11-24 2006-06-01 Robert Bosch Gmbh Halbleitereinrichtung und Gleichrichteranordnung
DE102004059640A1 (de) * 2004-12-10 2006-06-22 Robert Bosch Gmbh Halbleitereinrichtung und Verfahren zu deren Herstellung
JP4764003B2 (ja) * 2004-12-28 2011-08-31 日本インター株式会社 半導体装置
US8816468B2 (en) * 2010-10-21 2014-08-26 Vishay General Semiconductor Llc Schottky rectifier
US8723317B2 (en) * 2012-09-14 2014-05-13 Force Mos Technology Co., Ltd. Trench metal oxide semiconductor field effect transistor with embedded schottky rectifier using reduced masks process
US9018698B2 (en) * 2012-11-16 2015-04-28 Vishay General Semiconductor Llc Trench-based device with improved trench protection
CN103943688B (zh) * 2014-04-21 2017-06-13 中航（重庆）微电子有限公司 一种肖特基势垒二极管器件结构及其制作方法

Also Published As

Publication number Publication date
JP2016167598A (ja) 2016-09-15
US20160268255A1 (en) 2016-09-15
CN105957864A (zh) 2016-09-21
DE102015204138A1 (de) 2016-09-15
US9941381B2 (en) 2018-04-10

Similar Documents

Publication Publication Date Title
JP6651390B2 (ja) トレンチｍｏｓバリアショットキーダイオードを備える半導体装置
JP5787853B2 (ja) 電力用半導体装置
US11631765B2 (en) Method of manufacturing insulated gate semiconductor device with injection suppression structure
US7750412B2 (en) Rectifier with PN clamp regions under trenches
CN109314143B (zh) 半导体装置
US7964930B2 (en) Semiconductor device and method for manufacturing same
US9577117B2 (en) Super-junction schottky oxide pin diode having thin P-type layers under the schottky contact
US9263515B2 (en) Super-junction schottky PIN diode
US9006858B2 (en) High-voltage trench junction barrier Schottky diode
JP2016032105A (ja) 逆導通型ｉｇｂｔ
JP5553897B2 (ja) 半導体装置
EP2630663A2 (en) Improved schottky rectifier
TWI543381B (zh) 半導體裝置
CN112201690A (zh) Mosfet晶体管
US7709864B2 (en) High-efficiency Schottky rectifier and method of manufacturing same
JP2020047683A (ja) 半導体装置
JP5865860B2 (ja) 半導体装置
US20150255629A1 (en) Semiconductor device
JP6649813B2 (ja) トレンチ・ショットキー・バリア・ショットキーダイオードを備える半導体装置
US20120187521A1 (en) Schottky diode having a substrate p-n diode
CN107195691B (zh) 半导体设备以及其制造方法
JP2010199480A (ja) 超接合ショットキーダイオード
CN213459746U (zh) Mosfet晶体管

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160519

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181129

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190820

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190826

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191125

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200120

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200122

R150 Certificate of patent or registration of utility model

Ref document number: 6651390

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250