JP4342579B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4342579B2
JP4342579B2 JP2007201225A JP2007201225A JP4342579B2 JP 4342579 B2 JP4342579 B2 JP 4342579B2 JP 2007201225 A JP2007201225 A JP 2007201225A JP 2007201225 A JP2007201225 A JP 2007201225A JP 4342579 B2 JP4342579 B2 JP 4342579B2
Authority
JP
Japan
Prior art keywords
conductivity type
bipolar transistor
region
field effect
effect transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007201225A
Other languages
English (en)
Other versions
JP2008085307A (ja
Inventor
陽樹 米田
英明 藤原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2007201225A priority Critical patent/JP4342579B2/ja
Priority to US11/849,042 priority patent/US8115256B2/en
Publication of JP2008085307A publication Critical patent/JP2008085307A/ja
Application granted granted Critical
Publication of JP4342579B2 publication Critical patent/JP4342579B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8248—Combination of bipolar and field-effect technology
    • H01L21/8249—Bipolar and MOS technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0623—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
    • H03K19/01707—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits
    • H03K19/01721—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits by means of a pull-up or down element

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Bipolar Integrated Circuits (AREA)

Description

本発明は、半導体装置に関する。
従来の半導体装置には、大別して、バイポーラトランジスタなどの電流駆動型と、絶縁ゲート型電界効果トランジスタ（ＭＯＳＦＥＴ）などの電圧駆動型がある。
バイポーラトランジスタは、伝導度変調によりオン抵抗を低く抑えることができることが最大の利点であるが、制御性の困難さと高速のターンオフができないという不都合がある。一方、ＭＯＳＦＥＴは、電圧駆動による制御性の良さと高速ターンオフが可能であることが利点であるが、高耐圧化しようとするとオン抵抗が増加してしまうという不都合がある。
また、１９８０年代以降に用いられるようになった絶縁ゲートバイポーラトランジスタ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ：ＩＧＢＴ）は、ＭＯＳゲートで制御されるバイポーラデバイスであり、縦型パワーＭＯＳＦＥＴのｎ型ドレイン層側にｐ型コレクタ層を追加した構造を有する。これにより、電圧駆動による制御性と、キャリアの二重注入による低オン抵抗を同時に実現することが可能となったものの、高速ターンオフが困難であるという不都合がある。
そこで、従来、高速ターンオフと低オン抵抗とを同時に実現する技術として、ＭＯＳＦＥＴとバイポーラトランジスタとを組み合わせた半導体装置が開示されている（たとえば、特許文献１参照）。この特許文献１に開示された半導体装置では、ｎｐｎ型のバイポーラトランジスタと、ＮＭＯＳＦＥＴと、ＰＭＯＳＦＥＴとを備えている。ＮＭＯＳＦＥＴのソースおよびドレインは、それぞれ、バイポーラトランジスタのベースおよびコレクタに接続されている。また、ＰＭＯＳＦＥＴのソースおよびドレインは、それぞれ、バイポーラトランジスタのベースおよびエミッタに接続されている。また、ＮＭＯＦＦＥＴのソースは、ＰＭＯＳＦＥＴのソースに接続されている。また、ＮＭＯＦＦＥＴのゲートとＰＭＯＳＦＥＴのゲートとは、ゲート端子に電気的に接続されている。この半導体装置において、ゲート端子がＨｉｇｈのときには、ＮＭＯＳＦＥＴがオン状態になることにより、バイポーラトランジスタがオン状態になる。これにより、オン抵抗は低くなる。また、ＮＭＯＳＦＥＴがオフ時には、ＰＭＯＳＦＥＴがオン状態になることにより、オン時に蓄積されたキャリアをバイポーラトランジスタから引き抜くことができるので、高速ターンオフが可能となる。
特開平１１−３５４６５７号公報
しかしながら、上記したＮＭＯＳＦＥＴ、ＰＭＯＳＦＥＴおよびバイポーラトランジスタを組み合わせた半導体装置では、ＮＭＯＳＦＥＴとＰＭＯＳＦＥＴのソースが、バイポーラトランジスタのベースに接続されているため、ＮＭＯＳＦＥＴとＰＭＯＳＦＥＴの閾値電圧が安定しないという不都合がある。このため、半導体装置の動作が不安定になるという問題点がある。また、配線の構成上、全ての端子を一つの表面に形成することができないので、他のデバイスとの集積化が困難という問題点がある。
この発明は、上記のような課題を解決するためになされたものであり、この発明の１つの目的は、高耐圧でありながらオン抵抗が低く、ターンオフ時間が短く、動作を安定化することが可能であり、かつ、他のデバイスとの集積化（混載）が容易な半導体装置を提供することである。
この発明の第１の局面による半導体装置は、ソース、ドレインおよびゲート電極を、それぞれ含むとともに、互いにドレイン同士が接続されるとともに互いにゲート電極同士が接続された第１導電型の第１電界効果型トランジスタおよび第２導電型の第２電界効果型トランジスタを含むインバータと、コレクタ、ベースおよびエミッタを含むとともに、インバータの出力がベースに入力されるバイポーラトランジスタとを備える。
この第１の局面による半導体装置では、上記のように、互いにドレイン領域が接続された第１導電型の第１電界効果型トランジスタおよび第２導電型の第２電界効果型トランジスタを含むインバータと、インバータの出力がベースに入力されるバイポーラトランジスタとを備えることによって、半導体装置のオン時には、インバータの第１導電型の第１電界効果型トランジスタがオン状態となり、バイポーラトランジスタのベースに第１導電型のキャリアが注入されるので、ベース電位が第１導電型の第１電界効果型トランジスタのソース電位に近づきバイポーラトランジスタがオン状態になる。これにより、コレクタにエミッタから大量のキャリアが流れるとともに、第１導電型の第１電界効果型トランジスタのソースから、コレクタとの接合面におけるポテンシャル分布が少しでも順方向に変化すれば、キャリアがコレクタに注入される。その結果、キャリアが二重に注入されることにより、バイポーラトランジスタのコレクタにおいて、より大きな電流を出力させることができるので、オン抵抗を低くすることができる。また、半導体装置がオン状態からオフ状態に変わるとき（ターンオフ時）には、第１導電型の第１電界効果型トランジスタおよび第２導電型の第２電界効果型トランジスタにより、バイポーラトランジスタのベースに蓄積された過剰なキャリアを引き抜くことができるので、高速にターンオフを行うことができる。
また、第１導電型の第１電界効果型トランジスタのドレインおよび第２導電型の第２電界効果型トランジスタのドレインを互いに接続するとともに、インバータの出力（第１および第２電界効果型トランジスタのドレインからの出力）をバイポーラトランジスタのベースに入力するように構成することによって、第１および第２電界効果型トランジスタのそれぞれのソースの電位がバイポーラトランジスタのベースの電位に起因して不安定になるのを抑制することができる。これにより、ソースの電位が不安定になるのを抑制することができるのでゲート−ソース間電圧（ＶＧＳ）が不安定になるのを抑制することができる。その結果、第１導電型の第１電界効果型トランジスタおよび第２導電型の第２電界効果型トランジスタの閾値電圧が安定するので、半導体装置の動作を安定化することができる。したがって、たとえば、半導体装置をスイッチング素子として回路内に配置する場合に、コレクタからの出力を安定して制御することができる。また、半導体装置がオフ状態のときには、バイポーラトランジスタのベースおよび第１電界効果型トランジスタのドレインとバイポーラトランジスタのコレクタおよび第１電界効果型トランジスタのバックゲートとの間のｐｎ接合によって耐圧が維持されるので、半導体装置を高耐圧に維持することができる。
以下、本発明の実施形態を図面に基づいて説明する。
（第１実施形態）
図１は、本発明の第１実施形態による半導体装置の回路図である。図２は、図１に示した第１実施形態による半導体装置の断面図である。図３は、図１に示した第１実施形態による半導体装置の電極配置図である。図４は、図１に示した第１実施形態による半導体装置をアレイ状に並べたときの電極配置図である。まず、図１〜図４を参照して、本発明の第１実施形態による半導体装置の構成について説明する。
この第１実施形態による半導体装置１は、図１に示すように、ＮＭＯＳＦＥＴ１１とＰＭＯＳＦＥＴ１２と、ｐｎｐ型のバイポーラトランジスタ１３とによって構成されている。なお、ＮＭＯＳＦＥＴ１１は、本発明の「第１導電型の第１電界効果型トランジスタ」の一例であり、ＰＭＯＳＦＥＴ１２は、本発明の「第２導電型の第２電界効果型トランジスタ」の一例である。ＮＭＯＳＦＥＴ１１のソースとｐｎｐ型のバイポーラトランジスタのコレクタ（Ｃ）とは、電気的に接続されている。また、ＰＭＯＳＦＥＴ１２のソースとｐｎｐ型のバイポーラトランジスタ１３のエミッタ（Ｅ）とは、電気的に接続されている。また、ＮＭＯＳＦＥＴ１１のドレインとＰＭＯＳＦＥＴ１２のドレインとは、それぞれ、ｐｎｐ型のバイポーラトランジスタのベース（Ｂ）に接続されている。また、ＮＭＯＳＦＥＴ１１のゲートとＰＭＯＳＦＥＴ１２のゲートとは、ゲート端子（Ｇ）に接続されている。ここで、ＮＭＯＳＦＥＴ１１のドレインとＰＭＯＳＦＥＴ１２のドレインとは接続されており、ＮＭＯＳＦＥＴ１１とＰＭＯＳＦＥＴ１２とによってインバータ１４が形成されている。このインバータ１４の出力は、ｐｎｐ型のバイポーラトランジスタ１３のベース（Ｂ）に入力される。また、半導体装置１の出力信号は、ＮＭＯＳＦＥＴ１１のソースと、ｐｎｐ型のバイポーラトランジスタ１３のコレクタ（Ｃ）とから出力される。
また、第１実施形態による半導体装置の断面構造としては、図２に示すように、ｐ型シリコン基板２１の主表面にｎウェル２２、ｐウェル２３、素子分離酸化膜２４および素子分離酸化膜２５が形成されている。また、ｎウェル２２の表面には、チャネル領域２２ａを挟むように所定の間隔を隔ててｐ＋ソース領域２７およびｐ＋ドレイン領域２８が形成されている。ｐ＋ソース領域２７およびｐ＋ドレイン領域２８は、それぞれ、ＰＭＯＳＦＥＴ１２のソースおよびドレインとして機能する。なお、ｐ＋ソース領域２７およびｐ＋ドレイン領域２８は、ＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）構造を有するように形成してもよい。チャネル領域２２ａ上には、ゲート酸化膜３３を介してｐ型の不純物がドープされたポリシリコンからなるｐ＋型のゲート電極３５が形成されている。ｐ＋ソース領域２７、ｐ＋ドレイン領域２８、チャネル領域２２ａ、ｐ＋型のゲート電極３５によって、ＰＭＯＳＦＥＴ１２が構成されている。ｐ＋型のゲート電極３５の側面には、ＨＴＯ（Ｈｉｇｈ Ｔｅｍｐｅｒａｔｕｒｅ Ｏｘｉｄｅ）などからなるサイドウォールスペーサ３７が形成されている。なお、ｐ型シリコン基板２１およびｐウェル２３は、それぞれ、本発明における「半導体基板」および「第１ウェル領域」の一例である。
また、ｐウェル２３の表面には、チャネル領域２３ａを挟むように所定の間隔を隔てて、ｎ＋ドレイン領域２９およびｎ＋ソース領域３０が形成されている。ｎ＋ドレイン領域２９およびｎ＋ソース領域３０は、それぞれ、ＮＭＯＳＦＥＴ１１のドレインおよびソースとして機能する。なお、ｎ＋ドレイン領域２９およびｎ＋ソース領域３０は、ＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）構造を有するように形成してもよい。チャネル領域２３ａ上には、ゲート酸化膜３４を介してｎ型の不純物がドープされたポリシリコンからなるｎ＋型のゲート電極３６が形成されている。ｎ＋ドレイン領域２９、ｎ＋ソース領域３０、チャネル領域２３ａ、ｎ＋型のゲート電極３６によって、ＮＭＯＳＦＥＴ１１が構成されている。ｎ＋型のゲート電極３６の側面には、ＨＴＯ（Ｈｉｇｈ Ｔｅｍｐｅｒａｔｕｒｅ Ｏｘｉｄｅ）などからなるサイドウォールスペーサ３８が形成されている。なお、ｎ+ドレイン領域２９は、本発明の「第１不純物領域」の一例である。
また、ｐウェル２３の表面には、ＮＭＯＳＦＥＴ１１のｎ＋ドレイン領域２９およびｎ＋ソース領域３０を挟むように、ｐｎｐ型のバイポーラトランジスタ１３のｎ型ベース層２６と、ｐ＋コレクタ層３１とが形成されている。ｎ型ベース層２６は、ＮＭＯＳＦＥＴ１１のｎ＋ドレイン領域２９と連続するように形成されており、ｐ＋コレクタ層３１は、ＮＭＯＳＦＥＴ１１のｎ＋ソース領域３０に隣接するように形成されている。また、ｎ型ベース層２６の表面には、ｐｎｐ型のバイポーラトランジスタ１３のｐ＋エミッタ層３２が形成されている。このように、本実施形態では、ＮＭＯＳＦＥＴ１１のｎ＋ドレイン領域２９、ｎ＋ソース領域３０およびｎ＋型のゲート電極３６、ＰＭＯＳＦＥＴ１２のｐ＋ソース領域２７、ｐ＋ドレイン領域２８およびｐ＋型のゲート電極３５、および、ｐｎｐ型のバイポーラトランジスタ１３のｎ型ベース層２６、ｐ＋コレクタ層３１およびｐ＋エミッタ層３２の全ての端子が、共に、半導体基板２１の主表面に形成されている。なお、ｎ型ベース層２６およびｐ＋コレクタ層３１は、それぞれ、本発明の「第２不純物領域」および「第１コレクタ引出領域」の一例である。
なお、本実施形態では、ｎ型ベース層２６の表面のｐ＋エミッタ層３２下には、真性ベース層２６ａが形成されており、ＮＭＯＳＦＥＴ１１のｎ＋ドレイン領域２９およびｎ＋ソース領域３０の深さと、ＰＭＯＳＦＥＴ１２のｐ＋ソース領域２７およびｐ＋ドレイン領域２８の深さとよりも小さい厚みを有する。また、図２および図３に示すように、ＰＭＯＳＦＥＴ１２のｐ＋ソース領域２７およびバイポーラトランジスタ１３のｐ＋エミッタ層３２は、コンタクト部２７ａおよび３２ａ（図３参照）を介して、電気的に接続されている。また、バイポーラトランジスタ１３のｎ型ベース層２６およびＰＭＯＳＦＥＴ１２のｐ＋ドレイン領域２８は、コンタクト部２６ｂおよび２８ａ（図３参照）を介して、配線３９により互いに電気的に接続されている。また、ｐ＋型のゲート電極３５およびｎ＋型のゲート電極３６は、同一のポリシリコンゲート４２により一体的に形成されている。また、ｎ＋ソース領域３０およびｐ＋コレクタ層３１は、コンタクト部３０ａおよび３１ａ（図３参照）を介して、電気的に接続されている。また、図３に示すように、ポリシリコンゲート４２を平面的に見てＵ字形状に配置することにより、ＮＭＯＳＦＥＴ１１、ｐｎｐ型のバイポーラトランジスタ１３、ＰＭＯＳＦＥＴ１２の素子を平面的に見て一直線上に配置することができるので、セルの面積を小さくすることが可能となる。また、図４に示すように、図３に示すセルをアレイ状にした場合、ポリシリコンゲート４２ａを、共通化することができるとともに、ｐｎｐ型のバイポーラトランジスタ１３のｐ＋コレクタ層３１ｂを共通化することができるので、１セル当たりの面積をさらに小さくすることが可能となる。なお、ポリシリコンゲート４２ａは、コンタクト部４２ｂを介してゲート端子（Ｇ）に電気的に接続されている。
図５は、本発明の第１実施形態によるｐｎｐ型のバイポーラトランジスタのエネルギーバンドの模式図である。図６は、本発明の第１実施形態によるＮＭＯＳＦＥＴのエネルギーバンドの模式図である。次に、図１、図２、図５および図６を参照して、第１実施形態による半導体装置１の動作について説明する。
この第１実施形態による半導体装置１では、図１に示すように、インバータ１４のゲート端子（Ｇ）に入力される入力信号（ＶＧ）がＨｉｇｈのとき、インバータ１４のＮＭＯＳＦＥＴ１１は、オン状態となり、ｐｎｐ型のバイポーラトランジスタ１３のベース（Ｂ）に電子が注入される。これにより、ｐｎｐ型のバイポーラトランジスタ１３は、オン状態となり、ｐｎｐ型のバイポーラトランジスタ１３のコレクタ（Ｃ）に大量の正孔が流れる（図５の下図参照）。一方、インバータ１４のゲート端子（Ｇ）に入力される入力信号（ＶＧ）がＬｏｗのとき、インバータ１４のＰＭＯＳＦＥＴ１２は、オン状態となる。これにより、ｐｎｐ型のバイポーラトランジスタ１３のベース（Ｂ）およびエミッタ（Ｅ）が同電位となり、ｐｎｐ型のバイポーラトランジスタ１３のベース（Ｂ）とコレクタ（Ｃ）との間（図５の上図参照）、および、図２に示す、ＮＭＯＳＦＥＴ１１のｎ＋ドレイン領域２９（ドレイン）とｐウェル２３との間（図６の上図参照）のｐｎ接合により耐圧を維持する。
第１実施形態では、上記のように、互いにドレイン領域が接続されたＮＭＯＳＦＥＴ１１およびＰＭＯＳＦＥＴ１２を含むインバータ１４と、インバータ１４の出力がベース（Ｂ）に入力されるｐｎｐ型のバイポーラトランジスタ１３とを備えることにより、半導体装置１がオン状態のときには、バイポーラトランジスタ１３によって増幅された電流を取り出すことができるので、オン抵抗を低くすることができる。したがって、ｐｎｐ型のバイポーラトランジスタ１３のコレクタ（Ｃ）において、より大きな電流を出力させることができる。また、ゲート端子（Ｇ）に入力される入力信号（ＶＧ）がＨｉｇｈからＬｏｗに変わるとき（ターンオフ時）には、接続されたＮＭＯＳＦＥＴ１１およびＰＭＯＳＦＥＴ１２により、ｐｎｐ型のバイポーラトランジスタ１３に蓄積された正孔を引き抜くことができるので、高速でターンオフを行うことができる。
また、第１実施形態では、ＮＭＯＳＦＥＴ１１のドレインとＰＭＯＳＦＥＴ１２のドレインとを互いに接続するとともに、インバータ１４の出力（ＮＭＯＳＦＥＴ１１およびＰＭＯＳＦＥＴ１２のドレインからの出力）をｐｎｐ型のバイポーラトランジスタ１３のベースに入力するように構成することによって、ＮＭＯＳＦＥＴ１１およびＰＭＯＳＦＥＴ１２のそれぞれのソースの電位が、ｐｎｐ型のバイポーラトランジスタ１３のベースに起因して不安定になるのを抑制することができる。これにより、ソースの電位が不安定になるのを抑制することができるので、ゲート−ソース間電圧（ＶＧＳ）が不安定になるのを抑制することができる。その結果、ＮＭＯＳＦＥＴ１１およびＰＭＯＳＦＥＴ１２の閾値電圧が安定するので、半導体装置１の動作を安定化することができる。したがって、たとえば、半導体装置１をスイッチング素子として回路内に配置する場合に、コレクタからの出力を安定して制御することができる。
また、半導体装置１がオフ状態のときには、ｐｎｐ型のバイポーラトランジスタ１３のｎ型ベース層２６とｐ＋コレクタ層３１との間、および、ＮＭＯＳＦＥＴ１１のｎ＋ドレイン領域２９とｐウェル２３との間のｐｎ接合によって耐圧が維持されるので、半導体装置１を高耐圧に維持することができる。また、ＩＧＢＴのようにバイポーラトランジスタ１３のｎ型ベース層２６の厚みで耐圧を維持する構造ではないので、ｎ型ベース層２６の厚みを小さくすることができる。
また、第１実施形態では、ｐｎｐ型のバイポーラトランジスタ１３の真性ベース層２６ａの厚みは、ＮＭＯＳＦＥＴ１１およびＰＭＯＳＦＥＴ１２のソースおよびドレインの深さよりも小さいように構成することによって、真性ベース層２６ａの厚みが小さいので、高速スイッチングができる。
また、第１実施形態では、ＮＭＯＳＦＥＴ１１およびＰＭＯＳＦＥＴ１２が形成される主表面を有する半導体基板２１をさらに備え、ＮＭＯＳＦＥＴ１１のｎ＋ドレイン領域２９、ｎ＋ソース領域３０およびｎ＋型のゲート電極３６、ＰＭＯＳＦＥＴ１２のｐ＋ソース領域２７、ｐ＋ドレイン領域２８およびｐ＋型のゲート電極３５、および、ｐｎｐ型のバイポーラトランジスタ１３のｎ型ベース層２６、ｐ＋コレクタ層３１とｐ＋エミッタ層３２とが、半導体基板２１の主表面に形成されることによって、全ての端子が主表面上に形成されているので、図示しない他の半導体装置を半導体基板２１の主表面側に容易に集積することができる。
また、第１実施形態では、ＮＭＯＳＦＥＴ１１は、半導体基板２１の主表面におけるバイポーラトランジスタ１３のｎ型ベース層２６とｐ＋コレクタ層３１との間に形成されることによって、ｐｎｐ型のバイポーラトランジスタ１３のｎ型ベース層２６とＮＭＯＳＦＥＴ１１のｎ＋ドレイン領域２９、および、ｐｎｐ型のバイポーラトランジスタ１３のｐ＋コレクタ層３１とＮＭＯＳＦＥＴ１１のｎ＋ソース領域３０とをそれぞれ隣接して形成することができるので、ｐｎｐ型のバイポーラトランジスタ１３のｎ型ベース層２６とＮＭＯＳＦＥＴ１１のｎ＋ドレイン領域２９、および、ｐｎｐ型のバイポーラトランジスタ１３のｐ＋コレクタ層３１とＮＭＯＳＦＥＴ１１のｎ＋ソース領域３０とを、それぞれ、容易に電気的に接続することができる。これにより、半導体装置１をアレイ状にした場合に集積度を向上させることができる。また、ｐｎｐ型のバイポーラトランジスタ１３のｐ＋コレクタ層３１がガードリングの働きをするので、ノイズの吸収を行うことができる。
また、第１実施形態では、ＮＭＯＳＦＥＴ１１のｎ＋ドレイン領域２９と、ｐｎｐ型のバイポーラトランジスタ１３のｎ型ベース層２６とを直接接触するように形成することによって、ＮＭＯＳＦＥＴ１１のｎ＋ドレイン領域２９と、ｐｎｐ型のバイポーラトランジスタ１３のｎ型ベース層２６とを同じｎ型の１つの領域としてみなすことができる。すなわち、ＮＭＯＳＦＥＴ１１のｎ＋ドレイン領域２９とｐｎｐ型のバイポーラトランジスタ１３のｎ型ベース層２６とが１つの領域として機能するので、ＮＭＯＳＦＥＴ１１のｎ＋ドレイン領域２９とｐｎｐ型のバイポーラトランジスタ１３のｎ型ベース層２６との間に素子分離領域を形成する場合に比べて、ｐウェル２３とのｐｎ接合部の面積がより大きくなる。したがって、その分、半導体装置１を高耐圧にすることができる。
（第２実施形態）
図７は、本発明の第２実施形態による半導体装置の断面図である。図７を参照して、この第２実施形態では、上記第１実施形態と異なり、半導体基板の表面およびゲート電極の上部をシリサイド化した半導体装置について説明する。
この第２実施形態による半導体装置では、図７に示すように、ｐ＋ソース領域２７、ｐ＋型のゲート電極３５、ｐ＋ドレイン領域２８、ｎ型ベース層２６、ｐ＋エミッタ層３２、ｎ＋ドレイン領域２９、ｎ＋型のゲート電極３６、ｎ＋ソース領域３０およびｐ＋コレクタ層３１の表面がシリサイド化されて、金属シリサイド膜４１ａ〜４１ｇが形成されている。このように、ｎ型ベース層２６、ｐ＋ソース領域２７、ｐ＋ドレイン領域２８、ｎ＋ドレイン領域２９、ｎ＋ソース領域３０、ｐ＋コレクタ層３１およびｐ＋エミッタ層３２の各不純物領域の表面と、ｐ＋型のゲート電極３５およびｎ＋型のゲート電極３６の上部とをシリサイド化することにより、各不純物領域の抵抗と、ｐ＋型のゲート電極３５およびｎ＋型のゲート電極３６の抵抗とを低減することができる。また、ｎ型ベース層２６とｎ＋ドレイン領域２９とは、金属シリサイド膜４１ｅによって電気的に接続されている。なお、素子分離酸化膜２５の表面上には、図示しないポリシリコンが配置され、このポリシリコンがシリサイド化されることにより、金属シリサイド膜４１ｃの素子分離酸化膜２５上の部分が形成可能である。これにより、ＰＭＯＳＦＥＴ１２のドレインであるｐ＋ドレイン領域２８とｐｎｐ型のバイポーラトランジスタ１３のｎ型ベース層２６とを、容易に電気的に接続することが可能となる。その結果、装置の配線層のレイアウトが容易となる。また、ｎ＋ソース領域３０およびｐ＋コレクタ層３１は、金属シリサイド膜４１ｇによって電気的に接続されている。
なお、第２実施形態のその他の効果は、上記第１実施形態と同様である。
図８〜図１５は、第２実施形態による半導体装置の製造プロセスを説明するための断面図である。次に、図８〜図１５を参照して、第２実施形態による半導体装置の製造プロセスについて説明する。
まず、図８に示すように、ｐ型シリコン基板２１の表面の所定領域に、たとえばシャロートレンチアイソレーション（ＳＴＩ）法による素子分離酸化膜２４および素子分離酸化膜２５を形成する。その後、ｐ型シリコン基板２１上の所定の領域にリンを注入することにより、ｎウェル２２を形成する。また、ｐ型シリコン基板２１上の所定の領域にボロンを注入することにより、ｐウェル２３を形成する。このとき、チャネル領域のパンチスルーを防止するための注入として、ｎウェル２２領域に砒素を注入するとともに、ｐウェル領域２３にボロンを注入する。これにより、ＮＭＯＳＦＥＴ１１およびＰＭＯＳＦＥＴ１２のチャネルのパンチスルーを防止するとともに、閾値電圧を調整することが可能となる。また、ｐウェル２３中のパンチスルーを防止するために砒素が注入された不純物層は、サブコレクタとして作用する。
次に、図９に示すように、素子形成領域の表面に熱酸化法（たとえば、約９５０℃の温度を用いたドライ酸化）を用いて、シリコン酸化膜からなるゲート酸化膜３３および３４を形成し、ゲート酸化膜３３および３４を介してポリシリコンからなるｐ＋型のゲート電極３５およびｎ＋型のゲート電極３６を形成する。なお、ポリシリコンは、アモルファスシリコンでもよい。
次に、図１０に示すように、たとえば、ＨＴＯ（Ｈｉｇｈ Ｔｅｍｐｅｒａｔｕｒｅ Ｏｘｉｄｅ）のような絶縁膜を形成した後、異方性エッチングを用いてエッチングすることにより、サイドウォールスペーサ３７および３８を形成する。
次に、図１１に示すように、ｎ型ベース層２６の形成領域以外の領域を覆うように、フォトレジスト１０１を形成した後、そのフォトレジスト１０１をマスクとして、たとえば、リンを注入する。これにより、ｐｎｐ型のバイポーラトランジスタ１３のｎ型ベース層２６を形成する。この後、フォトレジスト１０１を除去する。
次に、図１２に示すように、ＮＭＯＳＦＥＴ１１の形成領域以外の領域を覆うように、フォトレジスト１０２を形成した後、そのフォトレジスト１０２をマスクとして、たとえば、砒素を注入する。これにより、ＮＭＯＳＦＥＴ１１のｎ＋型のゲート電極３６への不純物の注入と、ｎ＋ドレイン領域２９およびｎ＋ソース領域３０の形成を同時に行う。ここで、ｎ＋ドレイン領域２９は、ｎ型ベース層２６と連続するように形成する。この後、フォトレジスト１０２を除去する。
次に、図１３に示すように、ＰＭＯＳＦＥＴ１２、ｐ＋コレクタ層３１およびｐ＋エミッタ層３２の形成領域以外の領域を覆うように、フォトレジスト１０３を形成した後、たとえば、ボロンを注入する。これにより、ＰＭＯＳＦＥＴ１２のｐ＋型のゲート電極３５への不純物の注入と、ｐ＋ソース領域２７、ｐ＋ドレイン領域２８、ｐｎｐ型のバイポーラトランジスタのｐ＋エミッタ層３２およびｐ＋コレクタ層３１の形成を同時に行う。この後、フォトレジスト１０３を除去する。
次に、図１４に示すように、ｐ＋ソース領域２７、ｐ＋型のゲート電極３５、ｐ＋ドレイン領域２８、ｐｎｐ型のバイポーラトランジスタのｎ型ベース層２６、ｐ＋エミッタ層３２、ｎ＋ドレイン領域２９、ｎ＋型のゲート電極３６、ｎ＋ソース領域３０および、ｐｎｐ型のバイポーラトランジスタのｐ＋コレクタ層３１の表面に、たとえば、ＣｏＳｉ２からなる金属シリサイド膜４１ａ〜４１ｇを形成する。また、ｐ＋ドレイン領域２８とｎ型ベース層２６との間の素子分離酸化膜２５上の一部に、たとえば、図示しないポリシリコンを形成した後、金属シリサイド膜４１ｃを形成することにより、ｐ＋ドレイン領域２８とｎ型ベース層２６とを電気的に接続する。
最後に、図１５に示すように、プラズマＣＶＤ法を用いて、半導体装置１の全面に酸化シリコンからなる層間絶縁膜１０４を形成した後、層間絶縁膜１０４に、金属シリサイド膜４１ａ、４１ｂ、４１ｄ、４１ｆおよび４１ｇにそれぞれ達するコンタクトホール１０４ａ、１０４ｂ、１０４ｃ、１０４ｄおよび１０４ｅを形成する。そして、コンタクトホール１０４ａ、１０４ｂ、１０４ｃ、１０４ｄおよび１０４ｅ内に、それぞれ、コンタクトプラグ１０５、１０６、１０７、１０８および１０９を形成する。このようにして第２実施形態による半導体装置１が形成される。
（第３実施形態）
図１６は、本発明の第３実施形態による半導体装置の断面図である。図１６を参照して、この第３実施形態では、上記第２実施形態と異なり、ｎウェル２２およびｐウェル２３は、深いｎウェル５１（ディープｎウェル：ＤＮＷ）内に形成されている。これにより、ｐｎｐ型のバイポーラトランジスタ１３のコレクタ電流のうち、ｐ型シリコン基板２１へ拡散する電流を抑制することができるので、効率よくｐ＋コレクタ層３１に電流を収束させることが可能となる。その結果、ｐｎｐ型のバイポーラトランジスタ１３のオン抵抗を低減することができる。なお、ｎウェル５１は、本発明における「第２ウェル領域」の一例である。
なお、第３実施形態のその他の効果は、上記第２実施形態と同様である。
（第４実施形態）
図１７は、本発明の第４実施形態による半導体装置の断面図である。図１７を参照して、この第４実施形態では、上記第２実施形態と異なり、ｎ型シリコン基板５２の表面上にｐ＋埋め込み層５３を形成し、さらにｐ−エピタキシャル層５４を形成した構造を有する。これにより、低抵抗率のｐ＋埋め込み層５３を介してエミッタ（Ｅ）からコレクタ（Ｃ）に正孔が流れるので、ｐｎｐ型のバイポーラトランジスタ１３のコレクタ抵抗を低減することができる。その結果、スイッチングのターンオン時間を低減することができる。なお、ｐ＋埋め込み層５３およびｐ−エピタキシャル層５４は、それぞれ、本発明における「第１埋め込み層」および「第１半導体領域」の一例である。
なお、第４実施形態のその他の効果は、上記第２実施形態と同様である。
（第５実施形態）
図１８は、本発明の第５実施形態による半導体装置の断面図である。図１８を参照して、この第５実施形態では、上記第４実施形態と異なり、高濃度不純物層であるｐ＋コレクタ層３１からｐ＋埋め込み層５３に達するｐ＋型リーチスルー５５を有している。これにより、低抵抗率のｐ＋埋め込み層５３と、低抵抗率のｐ＋型リーチスルー５５と、低抵抗率のｐ＋コレクタ層５５とを介して、エミッタ（Ｅ）からコレクタ（Ｃ）に正孔が流れるので、ｐｎｐ型のバイポーラトランジスタ１３のコレクタ抵抗をさらに低減することができる。なお、ｐ＋型リーチスルー５５は、本発明における「第２半導体領域」の一例である。
なお、第５実施形態のその他の効果は、上記第２実施形態と同様である。
（第６実施形態）
図１９は、本発明の第６実施形態による半導体装置の断面図である。図１９を参照して、この第６実施形態では、上記第５実施形態と異なり、ｐ＋埋め込み層５６をｎ型シリコン基板５２の所定の領域のみに形成する。これにより、ｐ＋埋め込み層５６とｎ型シリコン基板５２との寄生容量、および、ｎウェル２２とｐ−エピタキシャル層５４ａとの寄生容量を低減することができるので、スイッチング時間を短くすることができる。また、ｐ＋埋め込み層５６の表面からの深さをｎウェル２２に関係なく設計できるので、ｐｎｐ型のバイポーラトランジスタ１３の最適化が容易になり、さらに、スイッチング時間を短縮することができる。
なお、第６実施形態のその他の効果は、上記第２実施形態と同様である。
（第７実施形態）
図２０は、本発明の第７実施形態による半導体装置の回路図である。図２１は、本発明の第７実施形態による半導体装置の断面図である。図２０および図２１を参照して、この第７実施形態では、上記第２実施形態と異なり、インバータ６４の出力を受けるバイポーラトランジスタ６３をｎｐｎ型のバイポーラトランジスタ６３に置き換えた例について説明する。まず、図２０および図２１を参照して、本発明の第７実施形態による半導体装置の構成について説明する。
この第７実施形態による半導体装置２は、図２１に示すように、ＮＭＯＳＦＥＴ６１とＰＭＯＳＦＥＴ６２と、ｎｐｎ型のバイポーラトランジスタ６３とによって構成されている。なお、ＮＭＯＳＦＥＴ６１は、本発明の「第２導電型の第２電界効果型トランジスタ」の一例であり、ＰＭＯＳＦＥＴ６２は、本発明の「第１導電型の第１電界効果型トランジスタ」の一例である。ＮＭＯＳＦＥＴ６１のソースとｎｐｎ型のバイポーラトランジスタ６３のエミッタ（Ｅ）は、電気的に接続されている。ＰＭＯＳＦＥＴ６２のソースとｎｐｎ型のバイポーラトランジスタ６３のコレクタ（Ｃ）は、電気的に接続されている。また、ＮＭＯＳＦＥＴ６１のドレインとＰＭＯＳＦＥＴ６２のドレインとは、それぞれ、ｎｐｎ型のバイポーラトランジスタ６３のベース（Ｂ）に接続されている。また、ＮＭＯＳＦＥＴ６１のゲートとＰＭＯＳＦＥＴ６２のゲートとはゲート端子（Ｇ）に接続されている。ここで、ＮＭＯＳＦＥＴ６１のドレインとＰＭＯＳＦＥＴ６２のドレインとは接続されており、ＮＭＯＳＦＥＴ６１とＰＭＯＳＦＥＴ６２とによってインバータ６４が形成されている。このインバータ６４の出力は、ｎｐｎ型のバイポーラトランジスタ６３のベース（Ｂ）に入力される。また、半導体装置２の出力は、ＰＭＯＳＦＥＴ６２のソースと、ｎｐｎ型のバイポーラトランジスタ６３のコレクタ（Ｃ）とから出力される。
図２１に示すように、ｐ型シリコン基板７１の主表面にｐウェル７２、ｎウェル７３、素子分離酸化膜７４および素子分離酸化膜７５が形成されている。また、ｐウェル７２の表面には、チャネル領域７２ａを挟むように所定の間隔を隔ててｎ＋ソース領域７７およびｎ＋ドレイン領域７８が形成されている。ｎ＋ソース領域７７およびｎ＋ドレイン領域７８は、それぞれ、ＮＭＯＳＦＥＴ６１のソースおよびドレインとして機能する。なお、ｎ＋ソース領域７７およびｎ＋ドレイン領域７８は、ＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）構造を有するように形成してもよい。チャネル領域７２ａ上には、ゲート酸化膜８３を介して、ｎ型の不純物がドープされたポリシリコンからなるｎ＋型のゲート電極８５が形成されている。ｎ＋ソース領域７７、ｎ＋ドレイン領域７８、チャネル領域７２ａ、ｎ＋型のゲート電極８５によって、ＮＭＯＳＦＥＴ６１が構成されている。ｎ＋型のゲート電極８５の側面には、ＨＴＯ（Ｈｉｇｈ Ｔｅｍｐｅｒａｔｕｒｅ Ｏｘｉｄｅ）などからなるサイドウォールスペーサ８７が形成されている。
また、ｎウェル７３の表面には、チャネル領域７３ａを挟むように所定の間隔を隔てて、ｐ＋ドレイン領域７９およびｐ＋ソース領域８０が形成されている。ｐ＋ドレイン領域７９およびｐ＋ソース領域８０は、それぞれ、ＰＭＯＳＦＥＴ６２のドレインおよびソースとして機能する。なお、ｐ＋ドレイン領域７９およびｐ＋ソース領域８０は、ＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）構造を有するように形成してもよい。チャネル領域７３ａ上には、ゲート酸化膜８４を介してｐ型の不純物がドープされたポリシリコンからなるｐ＋型のゲート電極８６が形成されている。ｐ＋ドレイン領域７９、ｐ＋ソース領域８０、チャネル領域７３ａ、ｐ＋型のゲート電極８６によって、ＰＭＯＳＦＥＴ６２が構成されている。ｐ＋型のゲート電極８６の側面には、ＨＴＯ（Ｈｉｇｈ Ｔｅｍｐｅｒａｔｕｒｅ Ｏｘｉｄｅ）などからなるサイドウォールスペーサ８８が形成されている。
また、ｎウェル７３の表面には、ＰＭＯＳＦＥＴ６２のｐ＋ドレイン領域７９およびｐ＋ソース領域８０を挟むように、所定の間隔を隔てて、ｐｎｐ型のバイポーラトランジスタ６３のｐ型ベース層７６と、ｎ＋コレクタ層８１とが形成されている。すなわち、ｐ型ベース層７６は、ＰＭＯＳＦＥＴ６２のｐ＋ドレイン領域７９と連続するように形成されているとともに、ｎ＋コレクタ層８１は、ＰＭＯＳＦＥＴ６２のｐ＋ソース領域８０に隣接するように形成されている。また、ｐ型ベース層７６の表面には、ｎｐｎ型のバイポーラトランジスタ６３のｎ＋エミッタ層８２が形成されている。このように、本実施形態では、ＮＭＯＳＦＥＴ６１のｎ＋ソース領域７７、ｎ＋ドレイン領域７８およびｎ＋型のゲート電極８５、ＰＭＯＳＦＥＴ６２のｐ＋ドレイン領域７９、ｐ＋ソース領域８０およびｐ＋型のゲート電極８６、および、ｎｐｎ型のバイポーラトランジスタ６３のｐ型ベース層７６、ｎ＋コレクタ層８１およびｎ＋エミッタ層８２の全ての端子が、共に、半導体基板７１の主表面に形成されている。なお、ｎ＋コレクタ層８１は、本発明における「第２コレクタ引出領域」の一例である。
なお、第７実施形態では、ｐ型ベース層７６の表面のｎ＋エミッタ層８２下には、真性ベース層７６ａが形成されており、ＮＭＯＳＦＥＴ６１のｎ＋ソース領域７７およびｎ＋ドレイン領域７８の深さと、ＰＭＯＳＦＥＴ６２のｐ＋ドレイン領域７９およびｐ＋ソース領域８０の深さとよりも小さい厚みを有する。
また、ｎ＋ソース領域７７、ｎ＋型のゲート電極８５、ｎ＋ドレイン領域７８、ｐ型ベース層７６、ｎ＋エミッタ層８２、ｐ＋ドレイン領域７９、ｐ＋型のゲート電極８６、ｐ＋ソース領域８０およびｎ＋コレクタ層８１の所定の表面上がシリサイド化されて、金属シリサイド膜９１ａ〜９１ｇが形成されている。このように、ｐ型ベース層７６、ｎ＋ソース領域７７、ｎ＋ドレイン領域７８、ｐ＋ドレイン領域７９、ｐ＋ソース領域８０およびｎ＋エミッタ層８２の各不純物層の表面と、ｎ＋型のゲート電極８５およびｐ＋型のゲート電極８６の上部とをシリサイド化することにより、各不純物層の抵抗と、ｎ＋型のゲート電極８５およびｐ＋型のゲート電極８６の抵抗とを低減することが可能となる。また、ｐ型ベース層７６とｐ＋ドレイン領域７９とは、金属シリサイド膜９１ｅによって電気的に接続されている。なお、素子分離酸化膜７５の表面上には、図示しないポリシリコンが配置され、このポリシリコンがシリサイド化されることにより、金属シリサイド膜９１ｃの素子分離酸化膜７５上の部分が形成可能である。これにより、ＮＭＯＳＦＥＴ６１のドレインであるｎ＋ドレイン領域７８とｎｐｎ型のバイポーラトランジスタ６３のｐ型ベース層７６とを、容易に電気的に接続することが可能となる。その結果、装置の配線層のレイアウトが容易となる。また、ｐ＋ソース領域８０およびｎ＋コレクタ層８１は、金属シリサイド膜９１ｇによって電気的に接続されている。
次に、図２０および図２１を参照して、第７実施形態による半導体装置の動作について説明する。インバータ６４のゲート端子（Ｇ）に入力される入力信号（ＶＧ）がＬｏｗのとき、インバータ６４のＰＭＯＳＦＥＴ６２は、オン状態となり、ｎｐｎ型のバイポーラトランジスタ６３のベース（Ｂ）に正孔が注入される。これにより、ｎｐｎ型のバイポーラトランジスタ６３は、オン状態となり、コレクタ（Ｃ）に大量の電子が流れる。一方、インバータ６４のゲート端子（Ｇ）に入力される入力信号（ＶＧ）がＨｉｇｈのとき、インバータ６４のＮＭＯＳＦＥＴ６１は、オン状態になるので、ｎｐｎ型のバイポーラトランジスタ６３のベース（Ｂ）およびエミッタ（Ｅ）が同電位となり、ｎｐｎ型のバイポーラトランジスタ６３のベース（Ｂ）とコレクタ（Ｃ）との間、および、図２１に示す、ＰＭＯＳＦＥＴ６２のｐ＋ドレイン領域７９とｎウェル７３との間のｐｎ接合により耐圧を維持する。
第７実施形態では、上記のように、互いにドレイン領域が接続されたＮＭＯＳＦＥＴ６１およびＰＭＯＳＦＥＴ６２を含むインバータ６４と、インバータ６４の出力がベース（Ｂ）に入力されるｎｐｎ型のバイポーラトランジスタ６３とを備えることにより、半導体装置２がオン状態のときには、バイポーラトランジスタ６３によって増幅された電流を取り出すことができるので、オン抵抗を低くすることができる。また、ゲート端子（Ｇ）がＬｏｗからＨｉｇｈに変わるとき（ターンオフ時）には、接続されたＮＭＯＳＦＥＴ６１およびＰＭＯＳＦＥＴ６２により、ｎｐｎ型のバイポーラトランジスタ６３に蓄積された電子を引き抜くことができるので、高速でターンオフを行うことができる。また、ＮＭＯＳＦＥＴ６１のソースおよびＰＭＯＳＦＥＴ６２のソースを、それぞれ、電源供給線に接続されるように構成することによって、ＮＭＯＳＦＥＴ６１およびＰＭＯＳＦＥＴ６２のソースの電圧が安定するのでゲート−ソース間電位（ＶＧＳ）を安定化することができる。その結果、ＮＭＯＳＦＥＴ６１およびＰＭＯＳＦＥＴ６２の閾値電圧が安定するので、半導体装置の動作を安定化することができる。また、バイポーラトランジスタ６３をｎｐｎ型に置き換えることにより、移動度を高くすることができるので、ターンオン時間を短縮するとともに、オン抵抗をより低減することができる。また、半導体装置２がオフ状態のときには、ｎｐｎ型のバイポーラトランジスタ６３のｐ型ベース層７６とｎ＋コレクタ層８１との間、および、ＰＭＯＳＦＥＴ６２のｐ＋ドレイン領域７９とｎウェル７３との間のｐｎ接合によって耐圧が維持され、ＩＧＢＴのようにｎｐｎ型のバイポーラトランジスタ６３のｐ型ベース層７６の厚みで耐圧を維持する構造ではないので、ｐ型ベース層７６の厚みを小さくすることができる。
また、第７実施形態では、ｎｐｎ型のバイポーラトランジスタ６３の真性ベース層７６ａの厚みは、ＮＭＯＳＦＥＴ６１およびＰＭＯＳＦＥＴ６２のソースおよびドレインの深さよりも小さいように構成することによって、真性ベース層７６ａの厚みが小さいので、高速スイッチングができる。
また、第７実施形態では、ＮＭＯＳＦＥＴ６１およびＰＭＯＳＦＥＴ６２が形成される主表面を有する半導体基板７１をさらに備え、ＮＭＯＳＦＥＴ６１のｎ＋ソース領域７７、ｎ＋ドレイン領域７８およびｎ＋型のゲート電極８５、ＰＭＯＳＦＥＴ６２のｐ＋ドレイン領域７９、ｐ＋ソース領域８０およびｐ＋型のゲート電極８６、および、ｎｐｎ型のバイポーラトランジスタ６３のｐ型ベース層７６、ｎ＋コレクタ層８１およびｎ＋エミッタ層８２が、半導体基板７１の主表面に形成されることによって、全ての端子が主表面上に形成されているので、他の半導体装置を半導体基板７１の主表面側に集積しやすくすることができる。
また、第７実施形態では、ＰＭＯＳＦＥＴ６２は、半導体基板７１の主表面におけるｎｐｎ型のバイポーラトランジスタ６３のｐ型ベース層７６とｎ＋コレクタ層８１との間に形成されることによって、ｎｐｎ型のバイポーラトランジスタ６３のｐ型ベース層７６とＰＭＯＳＦＥＴ６２のｐ＋ドレイン領域７９、および、ｎｐｎ型のバイポーラトランジスタ６３のｎ＋コレクタ層８１とＰＭＯＳＦＥＴ６２のｐ＋ソース領域８０とをそれぞれ隣接して形成することができるので、ｎｐｎ型のバイポーラトランジスタ６３のｐ型ベース層７６とＰＭＯＳＦＥＴ６２のｐ＋ドレイン領域７９、および、ｎｐｎ型のバイポーラトランジスタ６３のｎ＋コレクタ層８１とＰＭＯＳＦＥＴ６２のｐ＋ソース領域８０とを、それぞれ、容易に電気的に接続することができる。
（第８実施形態）
図２２は、本発明の第８実施形態による半導体装置の断面図である。図２２を参照して、この第８実施形態では、上記第７実施形態と異なり、ｐ型シリコン基板９２の表面上に低抵抗率のｎ＋埋め込み層９３ａを形成し、さらにｎ−エピタキシャル層９４を形成した構造を有する。これにより、低抵抗率のｎ＋埋め込み層９３ａを介してエミッタ（Ｅ）からコレクタ（Ｃ）に電子が流れるので、ｎｐｎ型のバイポーラトランジスタ６３のコレクタ抵抗を低減することができるので、スイッチングのターンオン時間を低減することができる。なお、ｎ＋埋め込み層９３ａは、本発明における「第２埋め込み層」の一例である。
なお、第８実施形態のその他の効果は、上記第７実施形態と同様である。
（第９実施形態）
図２３は、本発明の第９実施形態による半導体装置の断面図である。図２３を参照して、この第９実施形態では、上記第８実施形態と異なり、高濃度不純物層であるｎ＋コレクタ層８１からｎ＋埋め込み層９３ａにまで達するｎ＋型リーチスルー９５を有している。これにより、低抵抗率のｎ＋埋め込み層９３ａと、低抵抗率のｎ＋型リーチスルー９５と、低抵抗率のｎ＋コレクタ層９５とを介して、エミッタ（Ｅ）からコレクタ（Ｃ）に電子が流れるので、ｎｐｎ型のバイポーラトランジスタ６３のコレクタ抵抗をさらに低減することができる。なお、ｎ＋型リーチスルー９５は、本発明における「第４半導体領域」の一例である。
なお、第９実施形態のその他の効果は、上記第７実施形態と同様である。
（第１０実施形態）
図２４は、本発明の第１０実施形態による半導体装置の断面図である。図２４を参照して、この第１０実施形態では、上記第９実施形態と異なり、ｎ＋埋め込み層９３ｂをｐ型シリコン基板９２の所定の領域のみに形成する。これにより、ｎ＋埋め込み層９３ｂとｐ型シリコン基板９２との寄生容量、および、ｐウェル７２とｎ−エピタキシャル層９４ａとの寄生容量を低減することができるので、スイッチングのターンオン時間を短くすることができる。また、ｎ＋埋め込み層９３ｂの表面からの深さを、ｐウェル７２に関係なく設計できるのでｎｐｎ型のバイポーラトランジスタ６３の最適化が容易になり、さらに、スイッチング時間を短縮することができる。なお、ｎ−エピタキシャル層９４ａは、本発明における「第３半導体領域」の一例である。
なお、第１０実施形態のその他の効果は、上記第７実施形態と同様である。
なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
たとえば、上記第１実施形態では、電極配置として、図３に示すように、ＰＭＯＳＦＥＴ１２、ｐｎｐ型のバイポーラトランジスタ１３およびＮＭＯＳＦＥＴ１１の各素子が平面的に見て一直線上に配置する構成にしたが、本発明はこれに限らず、図２５に示すように、ＰＭＯＳＦＥＴ１２がゲート端子（Ｇ）を挟んで、ＮＭＯＳＦＥＴ１１とｐｎｐ型のバイポーラトランジスタ１３と対向するように配置され、ＮＭＯＳＦＥＴ１１のｎ＋型のゲート電極３６とＰＭＯＳＦＥＴ１２のｐ＋型のゲート電極３５とは、同一のポリシリコンゲート４２ｃにより接続されている。これにより、各ゲート電極および各不純物領域のパターンが簡素化された構造となり、プロセスが容易になる。図２６は、図２５のセルをアレイ状に並べたものである。コレクタ（Ｃ）を共通化した折り返しのパターンとすることができることにより、素子の高集積化を図ることができる。
また、上記第７実施形態〜第１０実施形態では、インバータ６４のゲート端子（Ｇ）に入力される入力信号（ＶＧ）がＬｏｗのとき、ｎｐｎ型のバイポーラトランジスタ６３がオン状態となるが、本発明はこれに限らず、図２０に示すインバータ６４の前段にもう一つのインバータを加えることにより、インバータ６４のゲート端子（Ｇ）に入力される入力信号（ＶＧ）がＨｉｇｈのとき、ｎｐｎ型のバイポーラトランジスタ６３がオン状態になるようにしてもよい。
本発明の第１実施形態による半導体装置の回路図である。 図１に示した第１実施形態による半導体装置の断面図である。 図１に示した第１実施形態による半導体装置の電極配置図である。 図１に示した第１実施形態による半導体装置をアレイ状に並べたときの電極配置図である。 本発明の第１実施形態によるｐｎｐ型のバイポーラトランジスタ経路のエネルギーバンドの模式図である。 本発明の第１実施形態によるＮＭＯＳＦＥＴ経路のエネルギーバンドの模式図である。 本発明の第２実施形態による半導体装置の断面図である。 本発明の第２実施形態による半導体装置の製造プロセスを説明するための断面図である。 本発明の第２実施形態による半導体装置の製造プロセスを説明するための断面図である。 本発明の第２実施形態による半導体装置の製造プロセスを説明するための断面図である。 本発明の第２実施形態による半導体装置の製造プロセスを説明するための断面図である。 本発明の第２実施形態による半導体装置の製造プロセスを説明するための断面図である。 本発明の第２実施形態による半導体装置の製造プロセスを説明するための断面図である。 本発明の第２実施形態による半導体装置の製造プロセスを説明するための断面図である。 本発明の第２実施形態による半導体装置の製造プロセスを説明するための断面図である。 本発明の第３実施形態による半導体装置の断面図である。 本発明の第４実施形態による半導体装置の断面図である。 本発明の第５実施形態による半導体装置の断面図である。 本発明の第６実施形態による半導体装置の断面図である。 本発明の第７実施形態による半導体装置の回路図である。 本発明の第７実施形態による半導体装置の断面図である。 本発明の第８実施形態による半導体装置の断面図である。 本発明の第９実施形態による半導体装置の断面図である。 本発明の第１０実施形態による半導体装置の断面図である。 本発明の第１実施形態の変形例による半導体装置の電極配置図である。 本発明の第１実施形態の変形例による半導体装置をアレイ状に並べたときの電極配置図である。
符号の説明
１１ ＮＭＯＳＦＥＴ（第１導電型の第１電界効果型トランジスタ）
１２ ＰＭＯＳＦＥＴ（第２導電型の第２電界効果型トランジスタ）
１３ ｐｎｐ型のバイポーラトランジスタ
１４、６４ インバータ
２１、９２ ｐ型シリコン基板（半導体基板）
２２、７３ ｎウェル
２３ ｐウェル（第１ウェル領域）
２６ ｎ型ベース層（第２不純物領域）
２６ａ、７６ａ 真性ベース層
２７、８０ ｐ＋ソース領域
２８、７９ ｐ＋ドレイン領域
２９ ｎ＋ドレイン領域（第１不純物領域）
３０、７７ ｎ＋ソース領域
３１ ｐ＋コレクタ層（第１コレクタ引出領域）
３２ ｐ＋エミッタ層
３３、３４、８３、８４ ゲート酸化膜
３５、８６ ｐ＋型のゲート電極
３６、８５ ｎ＋型のゲート電極
３７、３８、８７、８８ サイドウォールスペーサ
４１ａ、４１ｂ、４１ｃ、４１ｄ、４１ｅ、４１ｆ、４１ｇ、９１ａ、９１ｂ、９１ｃ、９１ｄ、９１ｅ、９１ｆ、９１ｇ 金属シリサイド膜
４２、４２ａ、４２ｃ ポリシリコンゲート
５１ ディープｎウェル（ＤＮＷ）（第２ウェル領域）
５２ ｎ型シリコン基板（半導体基板）
５３ ｐ＋埋め込み層（第１埋め込み層）
５４、５４ａ ｐ−エピタキシャル層（第１半導体領域）
５５ ｐ＋型リーチスルー（第２半導体領域）
５６ ｐ＋埋め込み層５６
６１ ＮＭＯＳＦＥＴ（第２導電型の第２電界効果型トランジスタ）
６２ ＰＭＯＳＦＥＴ（第１導電型の第１電界効果型トランジスタ）
６３ ｎｐｎ型のバイポーラトランジスタ
７２ ｐウェル
７６ ｐ型ベース層（第２不純物領域）
７８ ｎ＋ドレイン領域
７９ ｐ＋ドレイン領域（第１不純物領域）
８１ ｎ＋コレクタ層（第２コレクタ引出領域）
８２ ｎ＋エミッタ層
９３ａ ｎ＋埋め込み層（第２埋め込み層）
９４、９４ａ ｎ−エピタキシャル層（第３半導体領域）
９５ ｎ＋型リーチスルー（第４半導体領域）

Claims (9)

  1. ソース、ドレインおよびゲート電極を、それぞれ含むとともに、互いに前記ドレイン同士が接続されるとともに互いに前記ゲート電極同士が接続された第１導電型の第１電界効果型トランジスタおよび第２導電型の第２電界効果型トランジスタを含むインバータと、
    コレクタ、ベースおよびエミッタを含むとともに、前記インバータの出力が前記ベースに入力されるバイポーラトランジスタとを備え、
    前記第１導電型の第１電界効果型トランジスタおよび前記第２導電型の第２電界効果型トランジスタのいずれか一方のトランジスタのドレインを構成する第１不純物領域と、前記第１不純物領域とは不純物濃度が異なり、前記バイポーラトランジスタのベースを構成する第２不純物領域とは、直接接触するように形成されるとともに、前記第１不純物領域の厚みが前記第２不純物領域の厚みよりも小さいことを特徴とする半導体装置。
  2. 前記バイポーラトランジスタのベースは、真性ベース層を含み、
    前記バイポーラトランジスタの真性ベース層の厚みは、前記第１導電型の第１電界効果型トランジスタおよび前記第２導電型の第２電界効果型トランジスタのソースおよびドレインの深さよりも小さい、請求項１に記載の半導体装置。
  3. 前記第１導電型の第１電界効果型トランジスタおよび前記第２導電型の第２電界効果型トランジスタが形成される主表面を有する半導体基板をさらに備え、
    前記第１導電型の第１電界効果型トランジスタおよび前記第２導電型の第２電界効果型トランジスタのそれぞれの前記ゲート電極、前記ソースおよび前記ドレイン、前記バイポーラトランジスタの前記コレクタ、前記ベースおよび前記エミッタの全ての端子が、前記半導体基板の主表面に形成されている、請求項１または２に記載の半導体装置。
  4. 前記第１導電型の第１電界効果型トランジスタは、前記半導体基板における前記バイポーラトランジスタの前記ベースと前記コレクタとの間に形成されている、請求項３に記載の半導体装置。
  5. 前記第１導電型の第１電界効果型トランジスタおよび前記第２導電型の第２電界効果型トランジスタが形成される半導体基板と、
    前記半導体基板の主表面上と、前記第１電界効果型トランジスタおよび前記第２電界効果型トランジスタのそれぞれの前記ゲート電極の表面上との少なくとも一方の表面上に形成された金属シリサイド膜とをさらに備え、
    前記第１導電型の第１電界効果型トランジスタおよび前記第２導電型の第２電界効果型トランジスタのいずれか一方のドレインと、前記バイポーラトランジスタのベースとが前記金属シリサイド膜により電気的に接続されている、請求項１〜４のいずれか１項に記載の半導体装置。
  6. 前記バイポーラトランジスタのベースを構成する第２不純物領域を覆うように形成された第２導電型の第１ウェル領域と、
    前記第２導電型の第１ウェル領域を覆うように形成された第１導電型の第２ウェル領域とをさらに備える、請求項１〜５のいずれか１項に記載の半導体装置。
  7. 第１導電型の半導体基板と、
    前記半導体基板上に前記バイポーラトランジスタのベースを構成する第１導電型の第２不純物領域を覆うように形成された第２導電型の第１半導体領域と、
    前記半導体基板と前記第１半導体領域との間に、少なくとも、第１導電型の前記第１電界効果型トランジスタおよび前記バイポーラトランジスタの下方に、前記半導体基板の表面に沿って延びるように形成された第２導電型の第１埋め込み層とをさらに備え、
    前記第２導電型の第１埋め込み層の不純物濃度は、前記第２導電型の第１半導体領域の不純物濃度よりも高くなるように形成されている、請求項１〜５のいずれか１項に記載の半導体装置。
  8. 前記第２導電型の第１埋め込み層は、前記第１電界効果型トランジスタ、前記第２電界効果型トランジスタおよび前記バイポーラトランジスタの下方の全域にわたって形成されている、請求項７に記載の半導体装置。
  9. 前記第２導電型の第１半導体領域よりも不純物濃度が高くなるように形成された第２導電型の第１コレクタ引出領域と、
    前記第２導電型の第１コレクタ引出領域と、前記第２導電型の第１埋め込み層とを接続するように形成され、前記第１半導体領域よりも高い不純物濃度を有する第２導電型の第２半導体領域とをさらに備える、請求項７に記載の半導体装置。
JP2007201225A 2006-08-31 2007-08-01 半導体装置 Expired - Fee Related JP4342579B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007201225A JP4342579B2 (ja) 2006-08-31 2007-08-01 半導体装置
US11/849,042 US8115256B2 (en) 2006-08-31 2007-08-31 Semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006234898 2006-08-31
JP2007201225A JP4342579B2 (ja) 2006-08-31 2007-08-01 半導体装置

Publications (2)

Publication Number Publication Date
JP2008085307A JP2008085307A (ja) 2008-04-10
JP4342579B2 true JP4342579B2 (ja) 2009-10-14

Family

ID=39355779

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007201225A Expired - Fee Related JP4342579B2 (ja) 2006-08-31 2007-08-01 半導体装置

Country Status (2)

Country Link
US (1) US8115256B2 (ja)
JP (1) JP4342579B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4632068B2 (ja) 2008-05-30 2011-02-16 三菱電機株式会社 半導体装置
JP4822292B2 (ja) 2008-12-17 2011-11-24 三菱電機株式会社 半導体装置
WO2017111954A1 (en) * 2015-12-22 2017-06-29 Intel Corporation FIN-BASED III-V/SI or GE CMOS SAGE INTEGRATION
CN108574013B (zh) * 2017-03-13 2021-07-30 中芯国际集成电路制造(上海)有限公司 半导体装置及其操作方法
US11804482B2 (en) * 2020-09-29 2023-10-31 Taiwan Semiconductor Manufacturing Company Ltd. Transistor drain design for ESD protection and manufacturing method thereof

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61245563A (ja) 1985-04-24 1986-10-31 Hitachi Ltd バイポ−ラｃｍｏｓ半導体装置
US5156989A (en) * 1988-11-08 1992-10-20 Siliconix, Incorporated Complementary, isolated DMOS IC technology
US4868135A (en) * 1988-12-21 1989-09-19 International Business Machines Corporation Method for manufacturing a Bi-CMOS device
US5198691A (en) * 1989-04-10 1993-03-30 Tarng Min M BiMOS devices and BiMOS memories
KR920008922A (ko) * 1990-10-29 1992-05-28 김광호 일체형 바이 시모스 회로
JPH04180260A (ja) 1990-11-14 1992-06-26 Mitsubishi Electric Corp 半導体装置の製造方法
US5119160A (en) * 1990-11-19 1992-06-02 Hall John H Clocked CBICMOS integrated transistor structure
JPH04207068A (ja) 1990-11-30 1992-07-29 Toshiba Corp 複合型半導体装置
US5376816A (en) * 1992-06-24 1994-12-27 Nec Corporation Bi-cmos integrated circuit device having buried region use in common for bipolar and mos transistors
US5441903A (en) 1993-12-03 1995-08-15 Texas Instruments Incorporated BiCMOS process for supporting merged devices
JP3237555B2 (ja) * 1997-01-09 2001-12-10 富士電機株式会社 半導体装置
JP3028803B2 (ja) 1997-07-02 2000-04-04 富士電機株式会社 半導体装置
JPH11330455A (ja) 1998-05-07 1999-11-30 Fuji Electric Co Ltd 半導体装置
US6242967B1 (en) * 1998-06-15 2001-06-05 Fuji Electric Co., Ltd. Low on resistance high speed off switching device having unipolar transistors
US7135751B2 (en) * 2003-07-25 2006-11-14 Fuji Electric Device Technology Co., Ltd. High breakdown voltage junction terminating structure

Also Published As

Publication number Publication date
JP2008085307A (ja) 2008-04-10
US20080258231A1 (en) 2008-10-23
US8115256B2 (en) 2012-02-14

Similar Documents

Publication Publication Date Title
US5831320A (en) High voltage metal oxide silicon field effect transistor
US7781292B2 (en) High power device isolation and integration
US8022506B2 (en) SOI device with more immunity from substrate voltage
US20060125041A1 (en) Transistor using impact ionization and method of manufacturing the same
JPH1197680A (ja) 高耐圧半導体装置
US8513736B2 (en) Semiconductor device
US20090159968A1 (en) BVDII Enhancement with a Cascode DMOS
US7851883B2 (en) Semiconductor device and method of manufacture thereof
JP3186421B2 (ja) 半導体装置の製造方法
JP4342579B2 (ja) 半導体装置
US8455953B2 (en) Semiconductor device and method of manufacturing semiconductor device
CN113540223B (zh) 绝缘栅极场效双极性晶体管及其制造方法
CN113130650B (zh) 功率半导体器件及其制备工艺
KR20100079381A (ko) 반도체소자 및 그 제조방법
CN107845673B (zh) 逆导型绝缘栅双极型晶体管及其制作方法、电力电子设备
US8698194B2 (en) Semiconductor integrated circuit with high withstand voltage element forming trench isolation on substrate
JP4190311B2 (ja) 半導体装置
KR100482950B1 (ko) 반도체소자 및 그 제조방법
WO2014185852A1 (en) An insulated gate bipolar transistor amplifier circuit
JP4193604B2 (ja) 半導体装置およびその製造方法
CN101136625A (zh) 半导体装置
JPH11345889A (ja) 半導体装置及びその製造方法
JPH1098183A (ja) 半導体装置とその製造方法
JP3300238B2 (ja) 半導体装置及びその製造方法
JP6475093B2 (ja) 半導体集積回路

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081021

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081028

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081216

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090609

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090707

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120717

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120717

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130717

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees