TWI261925B - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- TWI261925B TWI261925B TW094102867A TW94102867A TWI261925B TW I261925 B TWI261925 B TW I261925B TW 094102867 A TW094102867 A TW 094102867A TW 94102867 A TW94102867 A TW 94102867A TW I261925 B TWI261925 B TW I261925B
- Authority
- TW
- Taiwan
- Prior art keywords
- semiconductor
- region
- semiconductor region
- layer
- conductivity type
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 278
- 239000010410 layer Substances 0.000 claims description 137
- 239000002344 surface layer Substances 0.000 claims description 51
- 229910052732 germanium Inorganic materials 0.000 claims description 22
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 22
- 239000004020 conductor Substances 0.000 claims description 20
- 239000000758 substrate Substances 0.000 claims description 15
- 229910000679 solder Inorganic materials 0.000 claims description 6
- 210000000746 body region Anatomy 0.000 claims description 3
- 238000009413 insulation Methods 0.000 claims 2
- 241000283690 Bos taurus Species 0.000 claims 1
- 235000015429 Mirabilis expansa Nutrition 0.000 claims 1
- 244000294411 Mirabilis expansa Species 0.000 claims 1
- 241000234314 Zingiber Species 0.000 claims 1
- 235000006886 Zingiber officinale Nutrition 0.000 claims 1
- 235000008397 ginger Nutrition 0.000 claims 1
- 235000013536 miso Nutrition 0.000 claims 1
- 238000009792 diffusion process Methods 0.000 abstract description 155
- 239000013078 crystal Substances 0.000 description 10
- 230000003071 parasitic effect Effects 0.000 description 8
- 239000000470 constituent Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 229910052691 Erbium Inorganic materials 0.000 description 3
- UYAHIZSMUZPPFV-UHFFFAOYSA-N erbium Chemical compound [Er] UYAHIZSMUZPPFV-UHFFFAOYSA-N 0.000 description 3
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000006185 dispersion Substances 0.000 description 2
- 210000004508 polar body Anatomy 0.000 description 2
- 229910052707 ruthenium Inorganic materials 0.000 description 2
- 241001124076 Aphididae Species 0.000 description 1
- 244000166124 Eucalyptus globulus Species 0.000 description 1
- 241000282326 Felis catus Species 0.000 description 1
- 241000239226 Scorpiones Species 0.000 description 1
- DSAJWYNOEDNPEQ-UHFFFAOYSA-N barium atom Chemical group [Ba] DSAJWYNOEDNPEQ-UHFFFAOYSA-N 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 210000002784 stomach Anatomy 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 231100000331 toxic Toxicity 0.000 description 1
- 230000002588 toxic effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
- H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Recrystallisation Techniques (AREA)
Description
1261925 射極電極，跨設於上述第1半導體區域與上述第3半導體 區域間；其中包括：第1導電塑的第4半導體區域，於上 述半導體層的表面層中與上述第1半導體區域及上述第2 半導體區域分離而形成；第2導電型的第5半導體區域， ，在上述第4半導體區域的表面層中由上述第4半導體區域 . 圍繞而形成；第2集極電極，設置於上述第5半導體區域 中’並連接上述第1集極電極；電極，跨設於上述第4半 鲁導體區域與上述半導體層間，構成由上述半導體層到上述 第4半導體區域的導電路徑。 [發明效果] 第5半導體區域上設置與第1集極 _極，因此在上述半導體裝置導通之 區域及上述第5半導體區域所構成 侧注入至半導體層的電子由上述半 集極電極，藉此，更多的電子及電 半導體層中，有助於上述半導體層 現上述半導體裝置的快速導通動作 根據申請專利範圍第丨項所述的發明，在半導體層的 表面層中形成第4半導體區域，第5半導體區域在第4半 導體區域的表面層中由帛4半導體區域圍繞而形成，而在 電極連接的第2集極電 際，由上述第4半導體 的二極體防止射極電極 導體層流出至上述第2 洞可快速地聚積在上述 的傳導度調變，並可實 又， 且在此第 域的第5 由於在+導體層的表面層 ,,^ T形成第4半導體區域， 4半導體區域的表面馬丄 Λ 飞的表面層中形成圍繞第 半導體區域，因此在逆 千导體& 隹圯V通路徑上，可形 2108-6818-PF；Ahddub 8 1261925 、 設置於上述P擴散區P 1 1丄. 、 ’、 或U中，以及射極電極21，跨設於p 擴散區域9與r擴散層13㈤；而此基本構造中，更包括p 擴散區域23(第1導電型的第4半導體區域），於r蟲晶層 5的表面層中與擴耑p a π 1 ^ 區或9、11分離而形成；Ν +擴散區域 25(第2導電型的第$ ’、 + ¥體區域），在ρ擴散區域2 3的表 面層中由Ρ擴散區域9 ' -23圍、％而形成；弟2集極電極1 9b， 設置於N +擴散區域％ 士 、， 中’亚連接第1集極電極lga;電極 27,跨設於P擴散區域 曰 4 23與N猫日日層5間，構成由N-磊晶 層5到P擴散區域^ 23的v電路徑。其中，電極27 Γ磊晶層5中且有形 、 成於N；b«日日層5的表面層上的n +擴散 區域2 9介於其間，、 八 乂與日日層5形成歐姆接觸。 笫1閑極電極1 7# ：τ θβ 1 連接至閘極端子T g，第1集極電極
19a及第2集極電極H i 9b共同連接至集極端子Tc，而射極 電極21連接至射極端子“。 在此’各擴散區域7、9配置於N-磊晶層5的一端hl 側，而各擴散區域U、23分別配置於Γ蟲晶層5的約中央 部分、另一端h2側。又，Ν +擴散區域29配置於在Ν-蟲晶 層5的另一端h2的鄰接ρ擴散區域23側。 此半^體#置1 A，全體而言，係藉由以r蠢晶層5的 另一端h2為中心旋轉第i圖的剖面而得到的圓形元件結 構。 此半導體衣置1A的等效電路，如第2圖所示，係集極 端子Tc與射極端子Te之間插入連接pNp電晶體τγ1、於 PNP電晶體Tr 1的基極和射極間逆並聯連接二極體d 1、以 2108-6818-PF;Ahddub 10 1261925 及於PNP電晶體了〗 1的基極和集極間N通道M0SFETQ1汲 極·源極連接的電路。二極體D2係、N通道M0SFETQ1内的 寄生二極體。 PNP電晶體了十在第i圖中，係由μ散區域顯 構成的射極纟Ν蠢晶層5所構成的源極，及由ρ基板^ 與Ρ擴散區域7、9所域· 士 ώΑ隹k y 所構成的木極。二極體D1，在第1圖中， 係由N擴散區域25所構成的陰極，及由p擴散區μ所構 成的陽極。Ν通道贿卿，在第丄圖中，係由ρ擴散區 域7、9與P-基板3所構成的井區、由『磊晶層5所構成的 。斤構成的閘極、％緣膜、及由第1閘極電極^ 7所構成的間 +電桎|生一極體D2，在第i圖中，係由p擴散區域7、 9與P基板3所構成的陽極、由Γ蟲晶層5所構成的陰極。 在此由—極體D1、D2(即第1圖的各元件25、23、5、3、 7、9)形成肿肿寄生半導體開關元件。 其次，根據第1、2圖，說明上述的半導體裝置u的 動作。 “為了要導通此半導體裝置（IGBT)1A，當集極端子Tc的 電T比射極端子Te時的電位高時，施加既定的正電壓於閘 極端子。藉此’在第i閘極電極工7的正下方的p擴散層9 、表面層的部分S1中形成反轉層，由射極端子了㊀端子通 過各兀件21^ 13— S1注入電子於Γ磊晶層5ί此電子流係第 2圖中的Te— D2— Trl的基極的流向）。隨著此電子的注 入，為了保持Γ磊晶層5的電氣中性，電洞由集極端子Tc 2108-( 'PF;Ahddub 11 1261925 口」以由既疋的外部電路執行，又，藉由短路第5圖的點線 所示的兩料Tg2、Te使兩端子Tg2、Te的電位互相固定 在5 ^ 也可以與於第1閘極端子T g施加既定正電壓以 及此轭加電壓的解除（即N通道M0SFETQ1的導通斷開控制） 、聯動而自動地執行。 即第5圖的點線43所示的兩端子Tg2、Te短路而兩 端子Tg 2、Te的電位固定在同一電位時，參考第5圖，當N 鲁通道M0SFETQ1為斷開時，由集極端子Tc流至射極端子“ 側的電流停止，集極端子Tc的電位因此而上昇，同時隨著 -此上升’ P通道M0SFETQ2的汲極D的電位上昇。由於汲極 D電位的上昇’第2閘極端子Tg2的電位對於此汲極D的電 位係相對地變低，與在第2閘極端子Tg2施加既定的負電 壓的狀態係實質上相同的狀態，因此P通道M0SFETQ2係導 通的。藉由此導通，第5圖的等效電路變成與習知構造的 集極短路型（第1習知範例）的IGBT的等效電路實質上相同 肇的電路’因此電晶體T r 1的斷開動作快速。 因一方面，當N通道M0SFETQ1為導通時，電流由集極 端子T c流至射極端子τ e側，集極端子T c的電位因此而下 降，同時隨著此下降，p通道M0SFETQ2的汲極D的電位下 降。由於汲極D的電位下降，第2閘極端子Tg2的電位對 於P通道M0SFETQ2的汲極D的電位未相對地變低，成為解 除施加第2閘極端子Tg2的既定負電壓的狀態，因此P通 道M0SFETQ2係斷開的。藉由此斷開，第5圖的等效電路變 成與第一實施例的半導體裝置1A的等效電路（第2圖）實質 2108~6818-PF;Ahddub 18 Ϊ261925 才2的電路5因此電晶體ΐ r 1的導通動作快速。 、。藉此虽兩端子Tg2、Te短路以固定兩端子Tg2、Te 2包位在互為相同的電位時，不必利用外部電路而藉由簡 早配線連接可執行對第2閘極端子Tg2的電壓控制。 根據如上述所構成的半導體裝置1C，除了得到上述第 ’ 只施例的效果之外，夾在p擴散區域11、23間的『磊晶 ^ 5的表面部分中設置有第2絕緣膜3 9介於其間第2閘極 _電極41即具有P擴散區域11、2 3分別為汲極、源極的p 通道M0SFETQ2，因此藉由依此p通道M〇SFETQ2的導通/斷 開的P擴散區域丨丨、2 3間的導通/非導通，上述半導體裝 - 1c還可以選擇性地在實質上與習知構造的集極短路型 (第1 t知範例）的〗GBT相同的構造、以及實質上與根據上 _述第一只施例的半導體元件1A相同的構造間切換，因此， 在執订半導體裝置1(：的導通時，斷開p通道卵使 半導體裝置1C當作半導體裝置^而導通動作快速，另一 修方面，在執行半導體裝置1(：的斷開時，導通p通道 使半導體裝置1C當作習知構造的集極短路型的iGBT而斷 開動作快速，因而可提供導通動作及斷開動作都快速動作 的集極短路型的横型JGBT。 〈第四實施例> 此半導體裝置1D，如第6圖所示，在上述的第一實施 例中，更設置有通過夹在P擴散區域u(第2半導體區域） 及Γ擴散區域25(第5半導體區域）間的Γ磊晶層5(半導體 層）的表面部分及Ρ擴散區域23(第4半導體區域）表面部分 2108-6818-PF；Ahddub 19 1261925 而第2閘極絕緣膜47介於1日目 9 Pe , 於其間的第2閘極電極4 9，並且第 Z閘極端子Tg2連接至此第 矛/閘極電極4 9。 又，此半導體襞置1D， pa U 在上述的第三實施例中，第2 厂甲1極絕緣膜3 9 $笛 、 閑極電極4 1分別延伸通過夾在Ρ擴 月文&域丨丨及Ν +擴散區 P ^ 一 間的Ν磊晶層5的表面部分和 r顆政區域23的表面部分。戸d 楚二κ 刀 即，此半導體裝置1D，在上述 乐二實施例（第4圖）中，爭括4 γ r r , 更追加分別以元件2 5、5作為汲 極D、源極S的Ν通道η〇 士 t M⑽FET Q3，且 N 通道 MOSFET Q3 具 有每分別以元件11、23、41 1作為沒極D、源極S、閘極T g 2 的P通道M0SFET Q2共用的閘極。 在此’第2問極絕緣膜47形成大約是半導體裝置 可耐高電壓的場氧化膜的厚度。 丫从匕半V體裳置1D的等效電路，如第7圖所示，係在上 、八第一属轭例的等效電路（第5圖）中，上述的N通道m〇sfet ，更追加在汲極.源極間並聯連接二極體d 1、及閘極連接 鲁至第2閘極端子Tg2的電路。 本半導體裝置1D中’集極端子Tc的電位比射極端子 ^的電位高時，對於端子Tg、Tg2執行與上述第三實施例 情況相同的電壓施加控制（即，施加既定正電壓於第〗閘極 端子而導通N通道MOSFET Q1時，因未施加電壓於第2閘 極端子Tg2而斷開P通道MOSFET Q2,且另一方面，當解除 施加於第1閘極Tg的既定正電壓時，因施加既定負電壓於 第2閘極端子Tg2而導通P通道MOSFET Q2)。在此控制期 間，由於N通道MOSFET Q3為斷開，上述半導體裝置id成 2108-6818-PF/Ahddub 20 1261925 又，通過P擴散區域11與N +擴散區域25所夾的 晶層5的表面部分及P擴散區域2 3的表面部分，設置有第 2閘極絕緣膜4 7介於其間的第2閘極電極4 9，而形成各 MOSFET Q2、Q3，因此可以以構造簡單且空間小地形成 MOSFET Q2 、 Q3 。 又，此實施例中，雖然以形成M0SFET Q2、Q3兩者的 情況來說明，但也可以單獨形成MOSFET Q3。 〈第五實施例〉 根據本實施例的半導體装置1E中，如第8圖所示，在 上述的第一實施例中，構成逆導通用的二極體D1的p擴散 區域23(第4半導體區域）及N +擴散區域25(第5半導體區 域），係在形成於Γ磊晶層5(半檇體層）上用於連接集極端 子Tc的焊接點19c的下層中形成。 用於連接集極端子Tc的焊接點19c係由射極電極21 圍繞’並典型地形成於『蠢晶層5上而不由集極電極1 g a _拉出至射極電極2 1的外部。因此，焊接點丨9c的下層作為 元件係無效區域而浪費掉。因此，半導體裝置1E内，藉由 利用焊接點19c的下層作為構成逆導通用的二極體的元件 23、25的形成區域，上述半導體裝£ 1£不必要因形成元件 23 25而大型化，因此可防止半導體裝置π的面積内的 IGBT部分的專有面積率下降 領千r啤，而貫質上可減低半導體裝置 1E内的導電電阻並改善半導 干导體裝置1E的導通斷開動作。 根據如上述結構的半導體 — 平版裝置1E，除了得到上述第一 貫施例的效果之外，還因Λ ..... 、、毒成逆導通用的二極體的各元 2108-6818-PF；Ahddub 1261925 件23、25在形成於N-磊晶層5上用於連接集極端子Tc的 焊接點1 9c的下層中形成，可改善導通斷開動作。 〈第六實施例〉 根據本實施例的半導體裝置1F，如第9圖所示，包括 P基板3(第1導電型的半導體基板）；『磊晶層5(第2導電 型的半導體層），在P-基板3的一側的主表面上形成；p擴 散區域9(第1導電型的第1半導體區域），形成於N_磊晶層 • 5的表面層上’且經由p擴散區域了（第1導電型的第1半 導體區域）連接至P-基板3;p擴散區域1丨（第1導電型的第 • 2半導體區域），在Γ磊晶層5的表面層上與p擴散區域9 ，分離形成，Ν +擴散區域13(第2導電型的第3半導體區域）， 在Ρ擴散區域9的表面層中由ρ擴散區域9圍繞而形成； 第1閘極電極17，設置於Ν +擴散區域13與Ν-磊晶層5所 夾的Ρ擴散區域9的表面部分中而第1閘極絕緣膜1 5介於 其間；集極電極1 9，連接至ρ擴散區域11 ;射極電極21， 魯連接至Ρ擴散區域9及Ν +擴散區域1 3 ;除了此基本構造， 半導體裝置1F更包括Ν擴散區域25(第2導電型的第4半 導體區域），在P擴散區域11的表面層中由P擴散區域11 圍繞形成並且連接至集極電極19; P +擴散區域23(第1導電 型的第5半導體區域），在N擴散區域25的表面層中由N 擴散區域25圍繞而形成；電極27a、27b，連接至P +擴散區 域23與Γ磊晶層5(半導體層），構成由Γ磊晶層5至P +擴 散區域23的導電路徑。電極27a設置於『磊晶層5上而形 成於『磊晶層5表面層中的N +擴散區域29介於其間，以形 2108-6818-PF;Ahddub 24 1261925 j 14 N观日日層b的歐姆接觸。又，電極27b設置於p +擴散 區域23上且電氣連接至電極27。又，此實施例中，與上述 第貝施例的各構成部分對應的構成部分係付與同一符 號。 ，、即，此半導體裝置1F係，在上述的第一實施例中構成 逆導通用的二極體D1的各元件23、25在p擴散區域u内 形成。 本實施例的電極27a(27b)對應上述第一實施例（第1 圖）的電極27疊在ΓΓ擴散區域29(p擴散區域23)上的部 分。又，本實施例的電極19中重疊p擴散區域11(N擴散 區域2 5)的邛为係對應上述第一實施例的電極1 9 & (丨9 b)。 考慮到此對應關係，此半導體裝置1F的動作由於與上述第 一實施例的半導體裝置u的動作相同，在此省略說明。 23 11 是 路 本半導體裳置卩中，在P擴散區◎内形成由元件 25所構成的逆導通單用的二極體時，產生分別以元件 25、23作為射極、基極、集極的寄生pNp電晶體。但 由於此寄生PNP電晶體的基極·射極間經由電極19短 此寄生PNP電晶體不會導通。因此，在導通上述半導 體裝置1F時’由集極端子Tc通過電極19流入p擴散區域 11的電洞的一部分通過各元件u—25〜23流到電極2几， 而此電洞不會發生藉由電極27b與由射極端子。開始通過 各元件21—S1—5—29~>27a而流入電極27b的電子再結合 而消失。®此’即使形成由元件23、25所構成的逆導^ 的二極體，由於未引起上述電洞的消失，在Γ蟲晶層5中 2108-6818-PF;Ahddub 25 1261925 雕 -容易累積電洞及電子，各元件11、5、3所構成的電晶體Trl 的導通動作快速。 根據如上述所構成的半導體裝置丨F，除了得到上述第 一實施例的效果之外，還因為在p擴散區域i丨的表面層中 形成由P擴散區域1 1圍繞的N擴散區域25，而在此N擴散 區域25的表面層中形成由擴散區域25所圍繞的p +擴散區 域23’以及在元件11、25間跨設集極電極以使各元件n、 I 25短路，因此可在半導體裝置1F内形成由元件23、25所 構成的逆導通用的二極體’而不會阻礙由各元件11、5、3、 7、9所構成的電晶體的導通動作。 胃〈第七實施例〉 本實施例的半導體裝置1G，係集極短路型的縱型 IGBT’如第10圖所示，包括Γ磊晶層5(第2導電型的半導 體層）、P擴散區域9(第1導電型的第1半導體區域），形 成於N磊晶層5的一側的主表面内；N +擴散區域丄3 (第2導 _電型的第2半導體區域），在p擴散區域9的表面層中由p 擴散區域9圍繞而形成；第1閘極電極1 7，設置於『蠢晶 層5與N擴散層13所夹的P擴散區域9的表面部分内，並 且有第1閘極絕緣膜1 5介於其間；p擴散區域11 a (第1導 電型的弟3半導體區域）’形成於n蠢晶層5的另一側的主 表面内；第1集極電極19a，形成於p擴散區域lla的表面 上；以及射極電極21，連接至的P擴散區域9及N +擴散區 域13;而除了此基本構造，半導體裝置1G更包括P擴散區 域23(第1導電型的第4半導體區域），在『磊晶層5的表 2108-6818-PF;Ahddub 1261925 面層中與P擴散區域9分離而形成；N +擴散區域25(第2導 電型的第5半導體區域），在P擴散區域23的表面層中由p 擴散區域2 3圍繞而形成；第2集極電極1 9 b，設置於N +擴 散區域2 5中，並被施加與第1集極電極1 9 a相同的電壓； 電極27，連接至P擴散區域23及N-磊晶層5，構成由N-蠢晶層5到P擴散區域23的導電路徑^電極27設置於 蠢晶層5上且有形成於Γ蠢晶層5的表面層上的N +擴散區 馨域2 9介於其間’以與N蠢晶層5形成歐姆接觸。又，本實 施形態中，對應上述第一實施例的各構成元件的構成元件 - 係付與同一符號。 • 閘極端子Tg連接至第1閘極電極17，射極端子Te連 接至射極電極21，以及第1集極端子Tcl(第2集極端子Tc2) 分別連接至第1集極電極19a(第2集極電極i9b)。 即，此半導體裝置1G係應用上述的第一實施例於縱型 IGBT 〇 p擴散層lla對應上述第一實施例的？擴散層u，而 弟1集極電極19a對應上㈣—實施例的第丨集極電極 19a°又第1集極端子τ 第2隹炻她 汉弟z市極鳊子Tc 1同時對應上 述第一實施例的第1集極端子 鳊于1 c並鈿加相同的電壓。又， 此半導體裝置1G中，並益 …、釕應上迷弟一實施例的P擴散區 : &板3的部分。考慮到此對應關係，此半導體裝 二的動作與上述第一實施例的半導體裳置“的動作相 同，在此省略說明。 根據如上述所構成 乂 π千導體裝置1G，與上述第一實施 -6818~PF；Ahddub 27 1261925 t -例的情況同樣地，N-磊晶層5的表面層中形成p擴散區域 23，在+P擴散區域23的表面層中形成由P擴散區域23圍 繞的『擴散區⑨25，而在散區域25上由於設置施加 與第1集極電極19a相同電壓的第2集極電極⑽，藉由元 件23、25所構成的二極體，上述半導體裝置ig導通時可 防止由射極電極21注入至N蟲晶層5的電子從Γ蠢晶層5 流出至第2集極電極丨9b，因此，這部分可以有更多的電子 _及電洞快速地累積在Γ蠢晶層5，有助於『蟲晶層5的傳 導度調變，而半導體裝置1(；的導通動作可以快速執行。 • 又，Ν磊晶層5的表面層中形成Ρ擴散區域23, Ρ擴散 •區域23的表面層中形成由Ρ擴散區域23圍繞的Ν +擴散區 域 25,因此逆導通路徑（Te—21—9—5—23—25—i9b—Tc) 上，可形成這些元件23、25及既存的元件5、9所構成的 寄生半導體開關元#，而利用此寄生半導體開關元件導通 狀態中的低導通電阻，可達到逆導通電阻小的逆導通機能。 又由於電極27跨設於ρ擴散區域23與『磊晶層5 間，構成『磊晶層5到ρ擴散區域23的導電路徑，可確保 上述半導體裝置1G在逆導通時Γ磊晶層5到ρ擴散區域23 的導電，#由此導電可穩定導通上述半導體開關元件。在 此，電極27設置於Ν-蠢晶層5上而Ν +擴散區域29介於其 間，因此可確保電極27與Ν-磊晶層5間的良好的電氣接觸。 又，本貫施例中，如同上述第二實施例中地，在ΙΓ磊 晶層5(半導體層）與ρ擴散區域23間，更形成圍繞"廣散 區域23且載子密度比Γ磊晶層5高的Ν擴散區域35。 2108-6818-PF；Ahddub 28 地，由於第 的Γ磊晶層 1261925 〈弟八實施例〉 根據第八實施例的半導體裝置1 Η，如 述的第七實施例（第i 0圖）的半導體裝置 擴散區域lib(第i導電型的第6半導體區 5(半導體層）的表面層中與p擴散區域9、 體區域）分離形成；第3集極電極i9a —2， 域iib上，並連接至第2集極電極i9b;第 設置於夾在P擴散區域23、Ub間的『蟲 分上，而第2閘極絕緣膜39介於其間；以 Tg2，連接至第2閘極電極41。又，本實施 第一實施例的各構成部分的構成部分係付 即，此半導體裝置1 Η係應用上述的第 IGBT。 Ρ擴散區域U a、11 b同時對應上述第 散區域11，第1集極電極19a—1(19a)及第 _同時對應第三實施例的集極電極1 9a，以,
Tel及第2集極端+ Tc2同時對應第三實 TC。又，本半導體裝置1H中，並無對應第 散區域7 & P-基才反3。考慮到此對應關係 1H的動作與第三實施例的半導體裝置1D # 省略說明。
根據如上述所構成的半導體裝置1H 閑極電極41設置於P擴散區 的表面部分中而第2閘極舜 2108-6818-PF；Ahddub 第11圖所示，上 1G中，更包括P 域）’在N蠢晶層 23(第1、4半導 設置於P擴散區 2閘極電極41， 晶層5的表面部 及第2閘極端子 *例中，對應上述 與同一符號。 三實施例於縱型 三實施例的P擴 2集極電極 文第1集極端子 施例的集極端子 二實施例的ρ擴 ’本半導體裝置 動作相同，在此 如同第三實施例 域11 b、2 3所夾 …緣膜3 9介於其 29 1261925 ㈤，即由於具有分別卩P擴散區a 1 lb ' 23作為沒極、源 極的P通道MOSFET，藉由利用p通道M〇SFET的導通/斷開 、擴政區域11 b、2 3間的導通/非導通，可以選擇性切換 上述半導體' 、 乂 Η為與習知構造的集極短路型（第1習知 乾例）的I GBT實質上相同的構造、或是與根據上述第七實 施例的半導體裝置丨G實質上相同相的構造；因此在半導體 裝置1Η導通動作之際，斷開上述P通道MOSFET，可使半導 體裝置1H當作半導體裝置1G快速地導通；另一方面，在 半導體装置1H的斷開動作之際，導通上述p通道M0SFET， 可使半導體裝置1Η當作習知構造的集極短路型的IGBT快 速地導通；而可以提供導通動作及斷開動作同時快速動作 的集極短路型的縱型IGBT。 〈弟九貫施例〉 根據本實施例的半導體裝置丨丨，如第1 2圖所示，包括 N —蠢晶層5(第2導電型的半導體層）、P擴散區域9(第1導 _電型的第1半導體區域），形成於Γ磊晶層5的一側的主表 面上；Ν +擴散區域13(第2導電型的第2半導體區域），在Ρ 擴散區域9的表面層中由Ρ擴散區域9圍繞而形成；第1 閘極電極17，設置於Γ磊晶層5與Ν +擴散層13所夹的Ρ 擴散區域9的表面部分内，並且有閘極絕緣膜1 5介於其 間；Ρ擴散區域11 a (第1導電型的第3半導體區域），形成 於ΙΓ磊晶層5的另一側的主表面上；第1集極電極19a，形 成於P擴散區域11a的表面中；以及射極電極21，連接至 P擴散區域9及N +擴散區域13;而除了此基本構造，半導 2108-6818-PF；Ahddub 30 1261925 '體裝置II更包括P擴散區域lib(第1導電型的第4半導體 區域），在ΙΓ磊晶層5的表面層中與P擴散區域9分離而形 成；N擴散區域25(第2導電型的第5半導體區域），在p 擴散區域lib的表面層中由p擴散區域llb圍繞而形成； P擴散區域23(第1導電型的第6半導體區域），在N擴散 區域25的表面層中由N擴散區域25圍繞而形成；第2集 極電極1 9 b，跨設於N擴散區域2 5與P擴散區域11 b間， _ Π日守被加加與上述弟1集極電極相同的電壓；電極2 7 a、 2 7b ’連接至『蠢晶層5及P +擴散區域23，構成由N_磊晶 - 層5到P +擴散區域23的導電路徑。 ' 電極27a設置於N-磊晶層5上且有形成於『磊晶層5 的表面層上的N +擴散區域29介於其間，以與N-磊晶層5形 成歐姆接觸。又，電極27b設置於Γ擴散區域23上，並與 電極27a電氣接觸。又，閘極端子Tg連接至第工閘極電極 17，，射極端子Te連接至射極電極21，第i集極端子(第 _2集極端+ Tc2)分別連接至帛i集極電極⑽（第2集極電 極 19b) 〇 又，在本實施形態中，對應上述第一實施例的各構成 元件的構成元件係付與同一符號。 即，此半導體裝置1 ί係應用上述的第六實施例於縱型 IGBT。 Ρ 擴散層 11 a、1 1 b 對；fe ui + ^ 對應上述弟六實施例的P擴散層11， 而弟1集極電極19a及第9隹把；币^ 久弟2集極電極丨9t)對應上述第六實 施例的電極19 ’而第1及 τ 9 π ± 人乐ζ木極端子Tcl、Tc2同時對應 2108-6818-PF；Ahddub 31 1261925 上述第六實施例的集極端子Tc，並施加互為相同的電壓。 又，此半導體裝置1 I中，立無對應第六實施例的P擴散區 域7及P基板3的部分。考慮到此對應關係，此半導體參 置11的動作與上述第六實施例的半導體裝置1F的動作相 同，在此省略說明。
根據如上述所構成的半導體裝置Π，與第六實施例的 情況同樣地，P擴散區域1 lb的表面層中形成由p擴散區域 lib圍繞的N擴散區域25,而在N擴散區域25上的表面層 中形成由擴散區域25圍繞的P +擴散區域23，集極電極19b 跨設於各元件lib、25間而使元件lib、25短路，因此在 半導體裝置II中可形成由元件23、25所構成的逆導通用 的二極體，而不防礙各元件11b、5、9所構成的電晶體以 及各兀件11 a、5、9所構成的電晶體的導通動作。 【圖式簡單說明】 [第1圖]係根據第一實施例的半導體裝置的剖面圖。 [第2圖]係第1圖的半導體裝置的等效電路圖。 [=3圖]係根據第二實施例的半導體裝置的剖面圖。 [第4圖]係根據第三實施例的半導體裝置的剖面圖。 [第5圖]係第4圖的半導體裝置的等效電路圖。 [第6圖]係根據第四實施例的半導體裝置的剖面圖。 [第7圖]係第6圖的半導體裝置的等效電路圖。 8圖]係根據第五實施例的半導體裝置的剖面圖。 [第9圖]係根據第六實施例的半導體裝置的剖面圖。 2108-6818-PF；Ahddub 1261925 - [第1 〇圖]係根據第七實施例的半導體裝 [第1 1圖]係根據第八實施例的半導體裝 [第1 2圖]係根據第九實施例的半導體裝 主要元件符號說明】 的剖面圖。 的剖面圖。 的剖面圖。
1A-1 I 半導體裝置； 3 P基板； 5 N蟲晶層， 13、 25 > 29 I\ 15 第1閘極絕緣膜； 17 第1閘極1 19a 第1集極電極； 19b 第2集極 21 射極電極， 、 27a 、 27b 35 N擴散區域； 39 ^ 47 第 2 fi 41、 49 第2閘極電極； Trl PNP電晶] Tg 閘極端子； Tc 集極端子； Te 射極端子； Q1、 Q2 N通道 Q3 P 通道 MOSFET ; D1 二極體； D2 寄生二極體； 7、9、11、21、23 Ρ 擴散區域。 +擴散區域； :極； 電極； 電極； 極絕緣膜； ? · MOSFET ； 2108-6818~PF;Ahddub 33
Claims (1)
1261925 十、申請專利範圍： I一種半導體裝置，包括： 第1導電型的半導體基板； 第2導電型的半導體層，形成於上述半 的主表面上； 第1導電型的第半導體區域，形成於 勺表面層中並經由上述第1導電型的半導體 _述半導體基板； 第1導電型的第2半導體區域，在上述 面層中與上述第丨半導體區域分離而形成； • 第2導電型的第3半導體區域，在上述 面層中由上述第1半導體區域圍繞而形成； 弟1閘極電極，設置於夾在上述第3半 述半導體層間的上述第1半導體區域的表面 1閘極絕緣膜介於其間； ⑩ 第1集極電極，設置於上述第2半導體n 射極電極，跨設於上述第1半導體區域姜 導體區域間； 其特徵在於包括·· 第1導電型的第4半導體區域，於上述」 面層中與上述第1半導體區域及上述第2半3 而形成； 弟Z導電型的弟5半導體區域，在上述聋 域的表面層中由上述第4半導體區域圍繞而形 導體基板的側 上述半導體層 區域連接至上 半導體層的表 半導體層的表 導體區域與上 部分並且有第 ^域中；以及 每上述第3半 #導體層的表 事體區域分離 $ 4半導體區 成； 2108-6818-PF;Ahddub 34 1261925 第2集極電極，設置於上述第5半導體區域中，並連 接上述第1集極電極；以及 電極，跨設於上述第4半導體區域與上述半導體層間， 構成由上述半導體層到上述第4半導體區域的導電路徑。 2 ·如申請專利範圍第1項所述的半導體裝置，其中在 上述半導體層與上述第4半導體區域之間，圍繞上述第4 半$體區域而形成載子密度比上述半導體層高的上述第2 導電型的半導體區域。 3·如申請專利範圍第1項所述的半導體裝置，其中在 上述第2半導體區域與上述第4半導體區域所夾的上述半 導體層的表面部分中，設置有第2閘極電極，並有第2閘 極絕緣膜介於其間。 4 >·如申請專利範圍第1項所述的半導體裝置，其中在 乂半導體層與上述第5半導體區域所夾的上述第4 體區域的表面部分 & 置有弟2閘極電極，並有第2閘 極、、，巴、味臈介於其間。 5·如申請專利範圍第！ 過上述第2半導體區域广+導體裝置，其中通 半導辦展弟5半導體區域所夹的上诚 千钕體層的表面部分及上 人幻上述 設置有第弟4半導體區域的表面部分， ，弟2閘極電極，並 |刀 6·如申&衷刹_ 2閑極絕緣膜介於其間。 那曱明專利乾圍第3 裝置，其中上述第2間極” j項中任一項所述的半導體 '如申請專利範圍帛i'膜形成約場氧化膜的厚度。 述第4半導體區域與上述第項所述的半導體裝置，其中上 5半導體區域形成於在上述半 2則，18，;脑此 1261925 導體8層上形成的用於連接集極端子的焊接點的下層。 8-一種半導體裝置，包括： 第1導電型的半導體基板； 弟2導電型的半導 ， 的主表面上· 牛導體㈢形成於上述半導體基板的側 第1導電型的第 的表面層並… 形成於上述半導體層 半導體基板； 、 、+導體區域連接至上述 弟1導電型的第2半導體區域 面層中盥上迚筮·[丄 隹上述丰導體層的表 …述苐1半導體區域分離而形成； 第2導電型的第 面；中“、一 域，在上述半導體層的表 \ 述第1半導體區域圍繞而形成； 过本！ 1閑極電極，設置於夾在上述第3半導體…上 述+導體層間的上述第〗车域”上 ! π ^ 弟1 +導體區域的表面部分並且有第 1閘極絕緣膜介於其間； 集極電極，連接至上述第2半導體區域；以及 2極電極’連接上述第1及上述第3半導體區域； 其特徵在於包括： 第2導電型的第4半導 _ L x 千导體£域，於上述第2半導體區 域的表面層中由上述第2半導妒卩 干导體k域圍繞而形成，並連 至上述集極電極； 第1導電型的第5 域的表面層中由上述第 電極，連接至第5 半導體區域，在上述第4半導體區 4半導體區域圍繞而形成；以及 半導體區域與上述半導體層，構成 2108-6818-PF;Ahddub 36 J261925 '由上述半導體層到上述第5半導體區域的導電路徑。 9· 一種半導體裝置，包括·· 第2導電型的半導體層； 第1導電型的第1半導體區域，形成於上述半導體層 .的表面層中； .第2導電型的第2半導體區域，在上述第1半導體區 域的表面層中由上述第1半導體區域圍繞而形成； _ 第1閘極電極，設置於夾在上述半導體層與上述第2 半導體區域間的上述第1半導體區域的表面部分並且有第 -1閘極絕緣膜介於其間； - 第1導電型的第3半導體區域，形成於上述半導體層 的另側的主表面上； 第1集極電極，設置於上述第3半導體區域的另側的 主表面上；以及 射極電極，跨設於上述第丨半導體區域與上述第2半 春導體區域間； 其特徵在於包括： 第1導電型的第4半導體區域，於上述半導體層的表 面層中與上述第1半導體區域分離而形成； 、第2導電型的第5半導體區域，在上述第4半導體區 域的：面層中由上述第4半導體區域圍繞而形成； "極電極又置於上述第5半導體區域中，並施 加與上述第1集極電極相同的電壓’·以及 電極’連接上述第4半導體區域與上述半導體層，構 2108-6818~PF/Ahddub 1261925 成由上述半導體層到上述第4半導體 1 0 ·如申請專利範圍第8項所述的 第1導電型的第6半導體區域， 面層中與上述第1半導體區域及上述 而形成； 第3集極電極，設置於上述第6 至上述第2集極電極；以及 | 第2閘極電極，設置於夾在上述 述弟6半導體區域間的上述半導體層 ' 2閘極絕緣膜介於其間。 • 11. 一種半導體裝置，包括： 第2導電型的半導體層； 第1導電型的第1半導體區域， 的表面層中； 第2導電型的第2半導體區域， _域的表面層中由上述第1半導體區域 閘極電極，設置於夾在上述半導, 體區域間的上述第1半導體區域的表 緣膜介於其間； 第1導電型的第3半導體區域， 的另側的主表面上； 弟1集極電極，設置於上述第3 主表面上；以及 射極電極，跨設於上述第1半導《 區域的導電路徑。 半導體裝置，更包括： 在上述半導體層的表 第4半導體區域分離 半導體區域，並連接 第4半導體區域與上 的表面部分並且有第 形成於上述半導體層 在上述第1半導體區 圍繞而形成； 體層與上述第2半導 面部分並且有閘極絕 形成於上述半導體層 半導體區域的另側的 蠻區域與上述第2半 2108-6818-PF；Ahddub 38 1261925 •導體區域間； 其特徵在於包括· 第1導電型的第4半導體區域，於上述半導體層的表 面層中與上述第1半導體區域分離而形成； 第2導電型的第5半導體區域，在上述第4半導體區 域的表面層中由上述第4半導體區域圍繞而形成； 第1導電型的第6半導體區域，在上述第5半導體區 域的表面層中由上述第5半導體區域圍繞而形成； i 第2集極電極，跨設於上述第4半導體區域與上述第5 半導體區域間，並施加與上述第1集極電極相同的電壓； 以及 電極，連接上述半導體層與上述第6半導體區域，構 成由上述半導體層到上述第6半導體區域的導電路徑。
2108-6818-PF/Ahddub 39
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004248214A JP4440040B2 (ja) | 2004-08-27 | 2004-08-27 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200608572A TW200608572A (en) | 2006-03-01 |
| TWI261925B true TWI261925B (en) | 2006-09-11 |
Family
ID=35941849
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW094102867A TWI261925B (en) | 2004-08-27 | 2005-01-31 | Semiconductor device |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US7723802B2 (zh) |
| JP (1) | JP4440040B2 (zh) |
| KR (1) | KR100689728B1 (zh) |
| CN (1) | CN100485957C (zh) |
| DE (1) | DE102005031139B4 (zh) |
| TW (1) | TWI261925B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI427764B (zh) * | 2008-12-17 | 2014-02-21 | Mitsubishi Electric Corp | 內建絕緣柵雙極電晶體之半導體裝置 |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7557386B2 (en) * | 2006-03-30 | 2009-07-07 | Infineon Technologies Austria Ag | Reverse conducting IGBT with vertical carrier lifetime adjustment |
| JP5047653B2 (ja) | 2007-03-13 | 2012-10-10 | 三菱電機株式会社 | 半導体装置 |
| JP5092174B2 (ja) * | 2007-04-12 | 2012-12-05 | 三菱電機株式会社 | 半導体装置 |
| JP4959596B2 (ja) * | 2008-02-07 | 2012-06-27 | セイコーインスツル株式会社 | 絶縁膜の評価方法および測定回路 |
| JP4632068B2 (ja) | 2008-05-30 | 2011-02-16 | 三菱電機株式会社 | 半導体装置 |
| JP2010098189A (ja) * | 2008-10-17 | 2010-04-30 | Toshiba Corp | 半導体装置 |
| WO2012046329A1 (ja) * | 2010-10-07 | 2012-04-12 | 株式会社日立製作所 | 半導体装置およびその製造方法 |
| CN102487078A (zh) * | 2010-12-06 | 2012-06-06 | 无锡华润上华半导体有限公司 | 绝缘栅双极型功率管及其制造方法 |
| WO2016132418A1 (ja) * | 2015-02-18 | 2016-08-25 | 富士電機株式会社 | 半導体集積回路 |
| US10218349B2 (en) * | 2016-05-17 | 2019-02-26 | Littelfuse, Inc. | IGBT having improved clamp arrangement |
| EP3279935B1 (en) * | 2016-08-02 | 2019-01-02 | ABB Schweiz AG | Power semiconductor module |
| US9905558B1 (en) | 2016-12-22 | 2018-02-27 | Texas Instruments Incorporated | Conductivity modulated drain extended MOSFET |
| CN111261698B (zh) * | 2020-02-14 | 2021-08-06 | 电子科技大学 | 一种消除电压折回现象的rc-ligbt器件 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2513874B2 (ja) * | 1989-12-28 | 1996-07-03 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| JP3132587B2 (ja) | 1990-11-26 | 2001-02-05 | 富士電機株式会社 | パワーデバイスの過熱検出回路 |
| JP3203814B2 (ja) | 1992-10-19 | 2001-08-27 | 富士電機株式会社 | 半導体装置 |
| JP3085037B2 (ja) * | 1993-08-18 | 2000-09-04 | 富士電機株式会社 | 絶縁ゲートバイポーラトランジスタ |
| GB2286484A (en) | 1994-02-11 | 1995-08-16 | Fuji Electric Co Ltd | Conductivity modulated semiconductor device |
| JPH0982961A (ja) | 1995-09-19 | 1997-03-28 | Hitachi Ltd | 半導体装置 |
| JP3386943B2 (ja) | 1995-10-30 | 2003-03-17 | 三菱電機株式会社 | 半導体装置 |
| US5977569A (en) * | 1996-09-24 | 1999-11-02 | Allen-Bradley Company, Llc | Bidirectional lateral insulated gate bipolar transistor having increased voltage blocking capability |
| JP3237555B2 (ja) | 1997-01-09 | 2001-12-10 | 富士電機株式会社 | 半導体装置 |
| JP4437655B2 (ja) | 2003-10-02 | 2010-03-24 | 三菱電機株式会社 | 半導体装置及び半導体装置の駆動回路 |
-
2004
- 2004-08-27 JP JP2004248214A patent/JP4440040B2/ja active Active
-
2005
- 2005-01-31 TW TW094102867A patent/TWI261925B/zh active
- 2005-02-02 US US11/048,295 patent/US7723802B2/en active Active
- 2005-07-04 KR KR1020050059706A patent/KR100689728B1/ko active IP Right Grant
- 2005-07-04 DE DE102005031139A patent/DE102005031139B4/de active Active
- 2005-07-06 CN CNB2005100821004A patent/CN100485957C/zh active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI427764B (zh) * | 2008-12-17 | 2014-02-21 | Mitsubishi Electric Corp | 內建絕緣柵雙極電晶體之半導體裝置 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE102005031139B4 (de) | 2009-09-03 |
| CN100485957C (zh) | 2009-05-06 |
| KR20060049818A (ko) | 2006-05-19 |
| CN1741282A (zh) | 2006-03-01 |
| KR100689728B1 (ko) | 2007-03-08 |
| TW200608572A (en) | 2006-03-01 |
| US20060043475A1 (en) | 2006-03-02 |
| DE102005031139A1 (de) | 2006-03-30 |
| JP2006066692A (ja) | 2006-03-09 |
| US7723802B2 (en) | 2010-05-25 |
| JP4440040B2 (ja) | 2010-03-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI261925B (en) | Semiconductor device | |
| US20200111909A1 (en) | Embedded JFETs for High Voltage Applications | |
| CN104282733B (zh) | 半导体器件 | |
| US8704269B2 (en) | Die package | |
| TW200306007A (en) | Field effect transistor and application device of the same | |
| TW200924201A (en) | Gallium nitride diodes and integrated components | |
| US8847312B2 (en) | LDMOS device and method for improved SOA | |
| US20080303057A1 (en) | Semiconductor device and method of manufacturing thereof | |
| JP2009065026A (ja) | 電気回路のスイッチング装置 | |
| KR20060105591A (ko) | 양방향 트랜지스터 및 그 방법 | |
| US8723238B1 (en) | Method of forming a transistor and structure therefor | |
| CN109643728A (zh) | 半导体装置 | |
| US9614064B2 (en) | Semiconductor device and integrated circuit | |
| TW523928B (en) | Semiconductor device | |
| CN105702719B (zh) | 具有改进稳定性的功率半导体器件及其生产方法 | |
| TW201511222A (zh) | 半導體裝置 | |
| TW200901438A (en) | Integrated circuit with a subsurface diode | |
| TWI337776B (en) | Semiconductor device provided with floating electrode | |
| JP2000031471A (ja) | Ｍｏｓｆｅｔ構成素子 | |
| JPH01270357A (ja) | 伝導度変調型ｍｏｓｆｅｔ | |
| CN100472786C (zh) | 半导体集成电路器件 | |
| CN107078129A (zh) | 半导体模块 | |
| US8766278B2 (en) | Silicon carbide semiconductor device | |
| CN105264666B (zh) | 绝缘栅双极型晶体管放大器电路 | |
| TWI517414B (zh) | 具有增強崩潰電壓之蕭基特二極體 |