JPH0982961A - 半導体装置 - Google Patents

Abstract

(57)【要約】 【目的】 ＩＧＢＴにおいて、コレクタ・エミッタ間の
逆方向耐圧の低減と、ターンオフ速度の向上と、オン電
圧の低減とを達成することを目的とする。 【構成】 従来のＩＧＢＴ１１のｎ型ベース２３からコ
レクタ端子２２への電流経路１２としてダイオード３２
を設ける。これにより、コレクタ・エミッタ間に逆方向
電圧が印加されたとき、ダイオード３２を流れる電流は
ｐｎｐトランジスタ３１を逆方向動作させるためのベー
ス電流となり逆方向耐圧が低減する。また、コレクタ・
エミッタ間が順方向に接続される場合にはダイオード３
２により、少数キャリアの蓄積低減によるターンオフ速
度の向上と、オン電圧の低減とを実現できる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体装置に関し、特
に逆方向耐圧の低減と、ターンオフ速度の向上と、オン
電圧の低減とを図った絶縁ゲート型バイポーラトランジ
スタに適用して有効な技術に関する。

【０００２】

【従来の技術】電力の制御や変換を行うスイッチング素
子の一種として、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａ
ｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ：以下Ｉ
ＧＢＴと称する）が知られている。このＩＧＢＴは、Ｍ
ＯＳ ＦＥＴとバイポーラトランジスタとを複合化した
半導体装置であり、大電流、高耐圧に優れているので、
いわゆるパワーデバイスとして広範囲に用いられてい
る。

【０００３】このようなＩＧＢＴにおいて、ターンオフ
速度の向上を目的として、ＩＧＢＴの半導体チップの裏
面に高濃度のｐ型領域（いわゆるｐ＋型領域）とｎ型領
域（いわゆるｎ＋型領域）をストライプ状に形成するこ
とによりｐ＋型コレクタ領域とｎ＋型ベース領域とを短
絡した構造、いわゆるコレクタ短絡型ＩＧＢＴが、ピー
・シー・アイ・エム'８８のプロシーディングス（ＰＣ
ＩＭ '８８ ＰＲＯＣＥＥＤＩＮＧＳ）ＰＰ１４２−Ｐ
Ｐ１５１に報告されている。

【０００４】このコレクタ短絡型ＩＧＢＴでは、ｎ＋型
バッファ領域に蓄積した少数キャリアをｐ＋型コレクタ
領域で吸収できるため、少数キャリア蓄積によるスイッ
チング遅延を抑えることにより、ターンオフ速度の向上
が可能である。また、コレクタ短絡型ＩＧＢＴでは、ｎ
＋型エミッタ領域とｐ＋型コレクタ領域間に寄生ｐｎ接
合ダイオードが存在している。このため、この寄生ダイ
オードを誘導性負荷を駆動するときのフリーホイリング
（Ｆｌｅｅ Ｗｈｅｅｌｉｎｇ）ダイオードとして代用
することも可能であるという利点がある。

【０００５】

【発明が解決しようとする課題】前述したコレクタ短絡
型ＩＧＢＴの場合、半導体チップの裏面に高濃度のｐ型
領域（いわゆるｐ＋型領域）とｎ型領域（いわゆるｎ＋
型領域）とを形成する必要があるので、プロセス工程に
おけるウエハの段階でそれら高濃度のｐ型領域とｎ型領
域とを形成した後には裏面エッチングをほとんど行えな
いという制約を受ける。

【０００６】このため、前記ｎ型ベース領域の厚さを約
１００μｍ以下にした後にプロセス工程を進める必要が
あるので、約６００Ｖ耐圧レベル以下で耐圧とオン電圧
を最適化したコレクタ短絡型の縦型ＩＧＢＴは実現不可
能であるという問題があった。

【０００７】また、通常のＩＧＢＴではエミッタをコレ
クタより高電圧にしたときの耐圧はｐ＋型コレクタ領域
とｎ＋型バッファ領域との間で形成されるｐｎ接合ダイ
オードの耐圧により決まり、通常の逆方向耐圧は約２０
Ｖ以上となる。このため、誘導性負荷を駆動する場合に
はフリーホイリングダイオードをＩＧＢＴと並列に接続
する必要があった。

【０００８】本発明の第１の目的は、フリーホイリング
ダイオードの接続を不要にする、コレクタ・エミッタ間
の逆方向耐圧の低減を図ったＩＧＢＴを提供することに
ある。

【０００９】本発明の第２の目的は、ベース領域に少数
キャリアが蓄積するのを防止することにより、ターンオ
フ速度の向上を図ったＩＧＢＴを提供することにある。

【００１０】本発明の第３の目的は、ベース領域とコレ
クタ領域との間の順方向電圧降下を低減することによ
り、オン電圧の低減を図ったＩＧＢＴを提供することに
ある。

【００１１】

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば下
記の通りである。

【００１２】（１）本発明の半導体装置は、第１導電型
コレクタ領域と第２導電型ベース領域と第１導電型ベー
ス領域と第２導電型エミッタ領域とゲート層を有する半
導体装置であって、前記第２導電型ベース領域と前記第
１導電型コレクタ領域との間に電流経路を設けている。

【００１３】（２）本発明の半導体装置は、電流経路と
してダイオードを設けている。

【００１４】（３）本発明の半導体装置は、ダイオード
として多結晶シリコンダイオードを用いている。

【００１５】（４）本発明の半導体装置は、ダイオード
の第１導電型領域を、前記第２導電型ベース領域に接続
し、前記ダイオードの第２導電型領域を前記第１導電型
コレクタ領域に接続している。

【００１６】（５）本発明の半導体装置は、第２導電型
ベース領域内に第１導電型コレクタ領域と第２導電型ベ
ース領域とは分離した第２の第１導電型コレクタ領域と
を設け、第２の第１導電型コレクタ領域と第２導電型ベ
ース領域とを短絡させてコレクタ短絡型の絶縁ゲート型
バイポーラトランジスタを構成して、電流経路としてコ
レクタ短絡型の絶縁ゲート型バイポーラトランジスタを
用いている。

【００１７】（６）本発明の半導体装置は、オン状態の
とき、コレクタ短絡型の絶縁ゲート型バイポーラトラン
ジスタのコレクタ電流成分が全コレクタ電流成分の半分
以下になるように構成されている。

【００１８】（７）本発明の半導体装置は、第１導電型
コレクタ領域を半導体チップの裏面に形成するととも
に、第２の第１導電型コレクタ領域を半導体チップの表
面に形成し、第１導電型コレクタ領域と第２の第１導電
型コレクタ領域とを接続してコレクタとしている。

【００１９】（８）本発明の半導体装置は、電流通路と
して抵抗を設けている。

【００２０】（９）本発明の半導体装置は、第２導電型
ベース領域内に電極を設け、この電極とコレクタ端子と
の間に多結晶シリコン抵抗を接続し、この多結晶シリコ
ン抵抗を電流経路としている。

【００２１】（１０）本発明の半導体装置は、第２導電
型ベース領域内の電極から第１導電型ベース領域までの
距離を第１導電型コレクタ領域までの距離より長くし、
第２導電型ベース領域を電流経路として働く抵抗として
いる。

【００２２】（１１）本発明の半導体装置は、電流経路
として働く抵抗として第２導電型ベース領域内に第１導
電型拡散抵抗領域を設け、この第１導電型拡散抵抗領域
内に第２導電型ベース領域とオーミックコンタクトをと
る手段と、コレクタ端子とオーミックコンタクトをとる
手段とを設けている。

【００２３】（１２）本発明の半導体装置は、コレクタ
端子とオーミックコンタクトをとった第２導電型ベース
領域内の電極と第１導電型ベース領域までの間にフロー
ティングの第１導電型領域とを設け、第２導電型ベース
領域を電流経路として働く抵抗としている。

【００２４】（１３）本発明の半導体装置は、オン状態
のとき、電流経路に流れる電流成分が全コレクタ電流成
分の半分以下になるように構成されている。

【００２５】（１４）本発明の半導体装置は、第１導電
型コレクタ領域を半導体チップの裏面に形成するととも
に、第１導電型コレクタ領域への電流経路の終端を半導
体チップの表面に形成している。

【００２６】（１５）本発明の半導体装置は、第１導電
型がｐ型からなるとともに、第２導電型がｎ型からなっ
ている。

【００２７】

【作用】本発明によれば、特に例えばｐ型コレクタ領域
とｎ型ベース領域とが分離された縦型のＩＧＢＴの半導
体チップの表面側に、ｎ型ベース領域とｐ型コレクタ領
域との間に電流経路として働くダイオードまたは抵抗あ
るいは横型でｐ型コレクタ領域とｎ型ベース領域とを接
続したコレクタ短絡型のＩＧＢＴを設けた。これによ
り、コレクタ・エミッタ間に逆方向電圧が印加されたと
き、ｎ型ベース領域からｐ型ベース領域に電流が流れ、
さらにこの電流が縦型のＩＧＢＴのｐ型ベース領域、ｎ
型ベース領域、ｐ型コレクタ領域を各々エミッタ、ベー
ス、コレクタとする寄生ｐｎｐトランジスタをオンさせ
るベース電流となる。このため、逆方向耐圧を低減でき
る。

【００２８】また、電流経路によりＩＧＢＴをターンオ
フさせる場合のｎ型ベース領域への少数キャリアの蓄積
が低減できるため、ターンオフ速度を向上できる。さら
に、電流経路によりｐ型コレクタ領域とｎ型ベース領域
間の電圧降下を低減できるため、オン電圧を低減でき
る。

【００２９】なお、本技術はすべて横型のＩＧＢＴで構
成しても同様な効果が得られる。

【００３０】以下、本発明について、図面を参照して実
施例とともに詳細に説明する。

【００３１】なお、実施例を説明するための全図におい
て、同一機能を有するものは同一符号を付け、その繰り
返しの説明は省略する。

【００３２】

【実施例】

（実施例１）図１は本発明の実施例１に係るＩＧＢＴの
等価回路図、図２はその断面図、図３はその平面図を示
している。

【００３３】図１の等価回路図で示される本実施例のＩ
ＧＢＴ１０において、２０はエミッタ端子、２１はゲー
ト端子、２２はコレクタ端子である。１１は従来のＩＧ
ＢＴの等価回路部分で、３０はＭＯＳＦＥＴ部、３１は
ｐｎｐトランジスタ、２３はｎ型ベース、２４はｐ型ベ
ースである。本実施例のＩＧＢＴでは、ｎ型ベース２３
からコレクタ端子２２への電流経路１２としてダイオー
ド３２を接続している。

【００３４】図２は図３の平面図のaーa'領域の断面構
造を示しており、この本実施例のＩＧＢＴ１０は従来の
縦型ＩＧＢＴと同様のプロセスで形成できる。すなわ
ち、ｐ型コレクタ領域として働く約４００μｍの高濃度
ｐ型半導体基板１０１上に、約１０μｍ、０.１Ωｃｍ
のｎ型バッファ領域１０２をエピタキシャル成長した後
に、約５５μm、６０Ωｃｍのｎ型ベース領域１０３を
エピタキシャル成長する。

【００３５】縦型ＩＧＢＴを形成する部分には約１００
ｎｍのゲート酸化膜１０５ａ上に形成した多結晶シリコ
ンゲート領域１０６ａのパターン間に深さ約１０μｍ、
ドーズ量１×１０¹⁵／cm²程度の第１のｐ型ベース用拡
散領域１０４ａと、多結晶シリコンゲート領域１０６ａ
をマスクにして自己整合的に形成した深さ約４μｍ、ド
ーズ量５×１０¹³／cm²程度の第２のｐ型ベース用拡散
領域１０７ａと深さ約１μｍ、ドーズ量１×１０¹⁶／cm
²程度のエミッタ用ｎ型拡散領域１０８ａを設け、ｐ型
ベース領域１０４ａ、１０７ａとアルミ電極１１１ａの
間をオーミックなコンタクトを取るために深さ約１μ
ｍ、ドーズ量１×１０¹⁵／cm²程度の高濃度Ｐ型拡散領
域１０９ａを設ける。

【００３６】本実施例の場合には、前記エミッタ用ｎ型
拡散領域１０８ａを形成するためのリンまたはヒ素のイ
オン打ち込みと、高濃度Ｐ型拡散領域１０９ａを形成す
るためのボロンイオン打ち込みを、多結晶シリコン領域
にも行ないｐ型多結晶シリコン領域１０６ｂとｎ型多結
晶シリコン領域１０６ｃを形成して、図１に示したダイ
オード３２を多結晶シリコンダイオードによって形成し
てある。ここでｎ型拡散領域１０８ｂは前記ダイオード
３２のアノードをアルミ電極１１１ｂでｎ型ベース領域
１０３とオーミックに接続するために設けてある。

【００３７】図３の平面図においては、多結晶シリコン
ダイオードからなるダイオード３２のカソード用アルミ
電極１１１ｃと、ｎ型拡散領域１０８ｂの平面構造が特
にわかるように示してある。ダイオード３２のカソード
用アルミ電極１１１ｃはコレクタ用のボンディングパッ
ド１２２に接続してある。このコレクタ用ボンディング
パッド１２２に接続されたボンディングワイヤを、本Ｉ
ＧＢＴの半導体チップが実装される金属のステムまたは
コレクタ用のリードフレームに接続することにより、ｐ
型コレクタ基板１０１とオーミックコンタクトをとるこ
とができる。これにより、図１に示した実施例１による
ＩＧＢＴ１０が実現できる。

【００３８】このように構成される実施例１のＩＧＢＴ
１０では、コレクタ端子２２に負荷を接続し正の電圧を
印加した場合にはダイオード３２は遮断状態であるた
め、従来のＩＧＢＴと同様に、ゲート端子２１に正の電
圧が印加されるとコレクタ端子２２からｎ型ベース領域
１０３にホールが注入されてオンし、コレクタ電位はオ
ン電圧まで低下する。しかしながら従来は、コレクタ端
子２２とｎ型ベース２３との間にはｐｎｐトランジスタ
３１のエミッタ・ベース間ダイオードが存在しているた
め、このオン電圧を低減することが難しかった。

【００３９】これに対し、本実施例の場合にはコレクタ
端子２２とｎ型バッファ領域１０２との間に多結晶シリ
コンダイオードからなるダイオード３２が存在している
ため、このダイオード３２が電流経路として動作するた
め、オン電圧を低減できるという効果がある。

【００４０】また、次にゲート端子２１の電圧を下げて
ＩＧＢＴ１０を遮断する場合には、ダイオード３２のな
い従来のＩＧＢＴ１１ではｎ型ベース領域１０３に注入
されたホールが蓄積されるため遮断速度が速くできない
という問題があったが、本実施例ではダイオード３２を
通ってコレクタ端子２２側に流すことができるため、高
速に遮断できるようになるという効果がある。

【００４１】さらにまた、通常のＩＧＢＴでは、エミッ
タをコレクタより高電圧にしたときの耐圧はｐｎｐトラ
ンジスタ３１のエミッタ・ベース間ダイオードの耐圧に
より決まり、通常の逆方向耐圧は約２０Ｖ以上となる。
このため、誘導性負荷を駆動する場合にはフリーホイリ
ングダイオードをコレクタ端子２２とエミッタ端子２０
間に追加して接続する必要があった。これに対し、本実
施例の場合には、ダイオード３２とｐ型ベース２４とｎ
型ベース２３の間に形成されるダイオードを通ってエミ
ッタ端子２０からコレクタ端子２２に電流が流れる。さ
らに、ダイオード３２の流せる電流はたとえ少なくて
も、この電流はｐｎｐトランジスタ３１が逆方向動作し
たときのベース電流となるため、ｐｎｐトランジスタ３
１の逆方向動作でのエミッタ電流がｎ型ベース２４から
コレクタ端子２２へ電流が流れる。このため、逆方向耐
圧は約３Ｖ程度以下の低い値にできる。

【００４２】従って、以上のような実施例１によれば次
のような効果が得られる。

【００４３】（１）フリーホイリングダイオードの接続
を不要にする、コレクタ・エミッタ間の逆方向耐圧の低
減を図ったＩＧＢＴを提供することができる。

【００４４】（２）ベース領域に少数キャリアが蓄積す
るのを防止することにより、ターンオフ速度の向上を図
ったＩＧＢＴを提供することができる。

【００４５】（３）ベース領域とコレクタ領域との間の
順方向電圧降下を低減することにより、オン電圧の低減
を図ったＩＧＢＴを提供することができる。

【００４６】（実施例２）図４は本発明の実施例２に係
るＩＧＢＴを示す断面図である。本実施例のＩＧＢＴで
は、ダイオード３２として実施例１における多結晶シリ
コンダイオードに代えて、ｐｎ接合ダイオードを用いた
例を示している。

【００４７】すなわち、ｎ型拡散領域１０８ａと同じ工
程で形成されるｎ型拡散領域１０８ｃをダイオード３２
のカソード、ｐ型拡散領域１０７ａと同じ工程で形成さ
れるｐ型拡散領域１０７ｂをダイオード３２のアノード
として用いる点が異なるだけであり実質的には全く同じ
である。よって、実施例１で述べたコレクタ・エミッタ
間の逆方向耐圧の低減効果、ターンオフ速度の向上効
果、オン電圧の低減効果は実施例１の場合と同様に得ら
れる。

【００４８】なお、本実施例においては、ｐ型拡散領域
１０７ｂの代わりにｐ型拡散領域１０４ａと同一工程で
形成されるｐ型拡散領域をダイオード３２のアノードと
してもよい。また、ダイオード３２のカソード用アルミ
電極１１１c（これを第２のコレクタ電極とも呼ぶこと
にする）と半導体チップの裏面であるｐ型コレクタ領域
１０１との接続方法も実施例１の場合と同様にして実現
できる。

【００４９】本実施例において、高濃度ｎ型拡散層１０
８ｂ、１０８ｃと高濃度ｐ型拡散層１０９ｂはアルミ電
極１１１ｂ、１１１ｃとオーミックコンタクトをとるた
めに設けてあり、以下の実施例においても同じ目的で設
けてある。

【００５０】（実施例３）図５は本発明の実施例３に係
るＩＧＢＴの等価回路図、図６はその断面図、図７はそ
の平面図を示している。本実施例のＩＧＢＴ１０では、
ｎ型ベース２３からコレクタ端子２２への電流経路１２
として多結晶シリコンからなる抵抗３４を接続してい
る。

【００５１】図６は図７の平面図のaーa'領域の断面構
造を示している。本実施例における抵抗３４は、ゲート
電極領域１０６ａと同時に形成される多結晶シリコン領
域１０６ｄを使用している。第２のコレクタ電極１１１
ｃは実施例１の場合と同様にして半導体チップ裏面のｐ
型コレクタ領域１０１と接続される。

【００５２】図７の平面図においては、第２のコレクタ
電極１１１ｃと多結晶シリコン層１０６ｄからなる抵抗
３４とｎ型ベース領域１０３をオーミックに接続するた
めの高濃度ｎ型拡散領域１０８ｂの平面構造が特にわか
るように示してある。

【００５３】このように構成される実施例３のＩＧＢＴ
１０では、コレクタ端子２２に負荷を接続し正の電圧を
印加した場合には抵抗３４が存在しているので、ｐｎｐ
トランジスタ３１がオンするために必要なエミッタ・ベ
ース間電圧がコレクタ端子２２とｎ型ベース２３との間
に発生する。このため、従来のＩＧＢＴと同様に、ゲー
ト端子２１に正の電圧が印加されるとコレクタ端子２２
からｎ型ベース領域１０３にホールが注入されてオン
し、コレクタ電位はオン電圧まで低下する。本実施例の
場合にはコレクタ端子２２とｎ型バッファ領域１０２と
の間は抵抗３４で接続されているため、この抵抗３４が
電流通路として動作するため、オン電圧を低減できると
いう効果がある。

【００５４】また、次にゲート端子２１の電圧を下げて
ＩＧＢＴ１０を遮断する場合には、ｎ型ベース領域１０
３に注入されたホールを抵抗３４を通ってコレクタ端子
２２側に流すことができるため、高速に遮断できるよう
になるという効果がある。

【００５５】さらにまた、エミッタをコレクタより高電
圧にしたときには抵抗３４を通ってエミッタ端子２０か
らコレクタ端子２２に電流が流れる。さらに、抵抗３４
の電流がたとえ低くても、抵抗３４を流れる電流はｐｎ
ｐトランジスタ３１が逆方向動作したときのベース電流
となるため、ｐｎｐトランジスタ３１の逆方向動作での
エミッタ電流がｎ型ベース２４からコレクタ端子２２へ
電流が流れる。このため、逆方向耐圧は約２Ｖ程度以下
の低い値にできる。

【００５６】従って、このような実施例３によっても、
コレクタ・エミッタ間の逆方向耐圧の低減効果、ターン
オフ速度の向上効果、オン電圧の低減効果は実施例１の
場合と同様に得られる。

【００５７】（実施例４）図８は本発明の実施例４に係
るＩＧＢＴの第４の実施例の等価回路図、図９はその断
面図、図１０はその平面図を示している。本実施例のＩ
ＧＢＴ１０では、ｎ型ベース２３からコレクタ端子２２
への電流経路１２として、コレクタ短絡型のＩＧＢＴが
動作するようにｐｎｐトランジスタ３３とｎ型ベース領
域１０３に存在する等価的な抵抗３５、３６を接続して
いる。

【００５８】図９は図１０の平面図のaーa'領域の断面
構造を示している。本実施例では、ｐ型拡散領域１０４
ａと同一工程で形成されるｐ型拡散領域１０４ｂとｐ型
拡散領域１０４ａと同一工程で形成されるｐ型拡散領域
１０４ｂを第２のｐ型コレクタ領域とし、ｎ型拡散領域
１０８ａと同一工程で形成されるｎ型拡散領域１０８ｃ
を第２のコレクタ電極１１１ｃとｎ型ベース領域１０３
とをオーミックに接続するためのｎ型拡散領域として用
いている。このため、表面には横型でコレクタ短絡型の
ＩＧＢＴが形成される。

【００５９】ｎ型拡散領域１０８ｃ直下からｐ型拡散領
域１０４ｂ直下までのｎ型エピタキシャル領域１０３は
図９の抵抗３６で、またｐ型拡散領域１０４ｂとｐ型拡
散領域１０９ａの間のｎ型エピタキシャル領域１０３は
抵抗３５で等価的には表現している。また、ｐ型拡散領
域１０４ａと同一工程で形成されるｐ型拡散領域１０４
ｃはフローティングとなっており、高耐圧化のためのフ
ィールドリミティングリングとしての役割も果たせる
が、本実施例の場合にはｐ型拡散領域１０４ｂと共に前
記抵抗３５の値を大きくし、ｎ型拡散領域１０８ｃとｐ
型ベース領域１０４ａ、１０７ａ、１０９ａとの距離を
長くしなくてもすむようにしてある。もしも、ｐ型拡散
領域１０４ｃやｐ型拡散領域１０４ｂがない場合には、
ｐ型拡散領域１０９ｂとｐ型ベース領域１０４ａ、１０
７ａ、１０９ａとの距離はｐ型基板１０１とｐ型ベース
領域１０４ａ、１０７ａ、１０９ａの距離より長くする
必要がある。

【００６０】図１０の平面図においては、ｐ型拡散領域
１０４ｃやｐ型拡散領域１０４ｂの平面構造が特にわか
るように示してある。

【００６１】なお、本実施例において、第２のコレクタ
電極１１１ｃをｎ型拡散領域１０８ｃのみと接続し、ｐ
型拡散領域１０４ｂと１０９ｂは設けなくとも構わな
い。この場合には横型でコレクタ短絡型のＩＧＢＴとし
ての動作がなくなるだけであり、実施例３の図５の抵抗
３４として、ｎ型ベース領域の抵抗３５、３６を用いた
ことと同じになる。また、コレクタ短絡型のＩＧＢＴの
単位面積当りの電流駆動能力は通常のＩＧＢＴ部に比べ
低いため、コレクタ電流成分が全コレクタ電流成分の半
分以下になるように構成することが望ましい。

【００６２】このように構成される実施例３のＩＧＢＴ
１０では、コレクタ端子２２に負荷を接続し正の電圧を
印加した場合には抵抗３５、３６が存在しているので、
ｐｎｐトランジスタ３１がオンするために必要なエミッ
タ・ベース間電圧がコレクタ端子２２とｎ型ベース２３
との間に発生する。このため、従来のＩＧＢＴと同様
に、ゲート端子２１に正の電圧が印加されるとコレクタ
端子２２からｎ型ベース領域１０３にホールが注入され
てオンし、コレクタ電位はオン電圧まで低下する。本実
施例の場合にはコレクタ端子２２とｎ型バッファ領域１
０２との間は抵抗３５、３６で接続されているため、オ
ン電圧を低減できるという効果がある。

【００６３】また、次にゲート端子２１の電圧を下げて
ＩＧＢＴ１０を遮断する場合には、ｎ型ベース領域２３
に注入されたホールを抵抗３５、３６を通ってコレクタ
端子２２側に流すことができるため、高速に遮断できる
ようになるという効果がある。

【００６４】さらにまた、エミッタをコレクタより高電
圧にしたときには抵抗３５、３６を通ってエミッタ端子
２０からコレクタ端子２２に電流が流れる。さらに、抵
抗３５、３６の電流がたとえ低くても、抵抗３５を流れ
る電流はｐｎｐトランジスタ３１が逆方向動作したとき
のベース電流となるため、ｐｎｐトランジスタ３１の逆
方向動作でのエミッタ電流がｐ型ベース２４からコレク
タ端子２２へ電流が流れる。このため、逆方向耐圧は約
２Ｖ程度以下の低い値にできる。

【００６５】従って、このような実施例４によっても、
コレクタ・エミッタ間の逆方向耐圧の低減効果、ターン
オフ速度の向上効果、オン電圧の低減効果は実施例１の
場合と同様に得られる。

【００６６】（実施例５）図１１は本発明の実施例２に
係るＩＧＢＴを示す断面図である。本実施例のＩＧＢＴ
では、実施例３の図５に示した抵抗３４を図６に示した
ような多結晶シリコン抵抗に代えて拡散抵抗を用いた例
を示している。等価回路的には図８と同じになる。

【００６７】すなわち、ｐ型拡散領域１０７ａと同じ工
程で形成されるｐ型拡散領域１０７ｃを第２のｐ型コレ
クタ領域とし、ｎ型ベース領域１０３とはアルミ電極１
１１ｂにより接続されている。ここで、ｐ型拡散領域１
０７ｃの拡散抵抗は図８の抵抗３６、ｎ型拡散領域１０
８ｂとｐ型ベース領域１０４ａ、１０７ａ、１０９ａと
の間のｎ型エピタキシャル領域１０３は抵抗３５とな
る。

【００６８】従って、このような実施例５によっても、
コレクタ・エミッタ間の逆方向耐圧の低減効果、ターン
オフ速度の向上効果、オン電圧の低減効果は実施例１の
場合と同様に得られる。

【００６９】また、本実施例ではｐ型拡散抵抗１０７ｃ
の値によりｎ型ベース領域１０３への少数キャリアの注
入を最適化できるため、コレクタとｎ型ベースが分離さ
れたＩＧＢＴ成分だけの場合でもＩＧＢＴのオン抵抗低
減を図りやすいという特徴がある。なお、本実施例にお
いて抵抗３５を増加するためには、図９に示したフロー
ティング状態のｐ型拡散領域１０４ｃを使用することも
できる。なお、高濃度ｐ型拡散層１０９ｃはアルミ電極
１１１ｃとオーミックコンタクトをとるために設けてあ
る。

【００７０】（実施例６）図１２は本発明の実施例６に
係るＩＧＢＴを示す断面図である。実施例１乃至５にお
けるＩＧＢＴにおいては、コレクタ電流の大部分は半導
体チップの裏面を流れる縦型構造の例で説明したのに対
して、本実施例のＩＧＢＴでは、横型構造の例を示すも
のである。

【００７１】本実施例においては通常のＩＧＢＴのコレ
クタ電極と本発明の特徴の一つである第２のコレクタ電
極とが共通のアルミ電極１１１ｄになる。図１２におい
て、中央部から左側はｐ型拡散領域１０７ｃをコレクタ
とする通常の横型ＩＧＢＴ構造になっており、一方、中
央部から右側の表面金傍の断面構造は図１１に示した断
面構造と同様の構造になっている。すなわち、ｎ型ベー
ス領域１０３とコレクタ電極１１１ｄとの間にはｐ型拡
散領域１０７ｃにより形成された抵抗（図８の３６）が
存在する。

【００７２】なお、本実施例においてはリング状に形成
されたｐ型ベース領域１０４ａと酸化膜１１２により図
の中央のｎ型ベース領域１０３が分離できる。また、本
実施例においては、大部分のコレクタ電流は横型ＩＧＢ
Ｔ部を通り流れるように中央部から左側の構造の割合を
多くとることが低損失化のためには望ましい。

【００７３】なお、本実施例の構造のＩＧＢＴの製造方
法は、周知のウエハの張り合わせ技術を用いて実現する
ことができる。すなわち、半導体基板１０１上に酸化膜
を形成したウエハと、ｎ型半導体基板（領域）１０３上
に酸化膜を形成したウエハとを酸化膜同士を接触させて
接着させることにより、ｎ型半導体領域１０３を有する
構造を得る。その後の製造方法は実施例１の説明で述べ
た方法と同様であるので省略する。

【００７４】従って、このような実施例６によっても、
コレクタ・エミッタ間の逆方向耐圧の低減効果、ターン
オフ速度の向上効果、オン電圧の低減効果は実施例１の
場合と同様に得られる。

【００７５】また、本実施例ではｐ型ベース領域１０４
ａと酸化膜１０３により素子分離できる構造であるた
め、分離された複数の素子を同一半導体チップ上に形成
できるという利点もある。なお、本実施例の場合には半
導体基板１０１はｎ型でもｐ型でも構わない。

【００７６】以上、本発明者によってなされた発明を、
前記実施例に基づき具体的に説明したが、本発明は、前
記実施例に限定されるものではなく、その要旨を逸脱し
ない範囲において種々変更可能であることは勿論であ
る。

【００７７】例えば、前記各実施例では、ｎチャネル型
のＩＧＢＴを例にあげて説明したが、これに限らずｐチ
ャネル型のＩＧＢＴに適用しても同様の効果が得られ
る。

【００７８】また、前記各実施例で示したＩＧＢＴの各
構成部分の厚さ寸法、不純物ドーズ量などは一例を示し
たものであり、これらの値は目的、用途などに応じて任
意の変更が可能である。

【００７９】

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記の通りである。

【００８０】（１）フリーホイリングダイオードの接続
を不要にする、コレクタ・エミッタ間の逆方向耐圧の低
減を図ったＩＧＢＴを提供することができる。

【００８１】（２）ベース領域に少数キャリアが蓄積す
るのを防止することにより、ターンオフ速度の向上を図
ったＩＧＢＴを提供することができる。

【００８２】（３）ベース領域とコレクタ領域との間の
順方向電圧降下を低減することにより、オン電圧の低減
を図ったＩＧＢＴを提供することができる。

【図面の簡単な説明】

【図１】本発明の実施例１に係るＩＧＢＴの等価回路図
である。

【図２】本発明の実施例１に係るＩＧＢＴの断面図であ
る。

【図３】本発明の実施例１に係るＩＧＢＴの平面図であ
る。

【図４】本発明の実施例２に係るＩＧＢＴの断面図であ
る。

【図５】本発明の実施例３に係るＩＧＢＴの等価回路図
である。

【図６】本発明の実施例３に係るＩＧＢＴの断面図であ
る。

【図７】本発明の実施例３に係るＩＧＢＴの平面図であ
る。

【図８】本発明の実施例４に係るＩＧＢＴの等価回路図
である。

【図９】本発明の実施例４に係るＩＧＢＴの断面図であ
る。

【図１０】本発明の実施例４に係るＩＧＢＴの平面図で
ある。

【図１１】本発明の実施例５に係るＩＧＢＴの断面図で
ある。

【図１２】本発明の実施例６に係るＩＧＢＴの断面図で
ある。

【符号の説明】

１０…本発明のＩＧＢＴ、１１…従来のＩＧＢＴの部
分、１２…電流経路、２０…エミッタ端子、２１…ゲー
ト端子、２２…コレクタ端子、２３…ｎ型ベース、２４
…ｐ型ベース、３０…ＭＯＳＦＥＴ部、３１，３３…ｐ
ｎｐトランジスタ、３２…ダイオード、３４，３５，３
６…抵抗、１０１…ｐ型基板（コレクタ領域）、１０２
…ｎ型エピタキシャル領域（ｎ型バッファ領域）、１０
３…ｎ型エピタキシャル領域（ｎ型ベース領域）、１０
４ａ…ｐ型拡散領域（ｐ型ベース領域）、１０４ｂ，１
０４ｃ…ｐ型拡散領域、１０５ａ，１０５ｂ，１１２…
酸化膜、１０６ａ…多結晶シリコン領域（ゲート電
極）、１０６ｂ…ｐ型多結晶シリコン領域、１０６ｃ…
ｎ型多結晶シリコン領域、１０６ｄ…多結晶シリコン領
域（抵抗）、１０７ａ…ｐ型拡散領域（ｐ型ベース領
域）、１０７ｂ，１０７ｃ…ｐ型拡散領域、１０８ａ…
ｎ型拡散領域（ｎ型エミッタ領域）、１０８ｂ，１０８
ｃ…ｎ型拡散領域、１０９ａ，１０９ｂ，１０９ｃ…ｐ
型拡散領域、１１０…保護膜、１１１ａ…アルミ電極
（エミッタ電極）、１１１ｂ…アルミ電極（アノード電
極）、１１１ｃ…アルミ電極（第２のコレクタ電極）、
１１１ｄ…アルミ電極（コレクタ電極）。

Claims (15)

【特許請求の範囲】
1. 【請求項１】 第１導電型コレクタ領域と第２導電型ベ
   ース領域と第１導電型ベース領域と第２導電型エミッタ
   領域とゲート層を有する半導体装置であって、前記第２
   導電型ベース領域と前記第１導電型コレクタ領域との間
   に電流経路を設けたことを特徴とする半導体装置。
2. 【請求項２】 前記電流通路として、ダイオードを設け
   たことを特徴とする請求項１に記載の半導体装置。
3. 【請求項３】 前記ダイオードが、多結晶シリコンダイ
   オードであることを特徴とする請求項２に記載の半導体
   装置。
4. 【請求項４】 前記ダイオードの第１導電型領域を、前
   記第２導電型ベース領域に接続し、前記ダイオードの第
   ２導電型領域を前記第１導電型コレクタ領域に接続した
   ことを特徴とする請求項２または３に記載の半導体装
   置。
5. 【請求項５】 前記第２導電型ベース領域内に前記第１
   導電型コレクタ領域と前記第２導電型ベース領域とは分
   離した第２の第１導電型コレクタ領域とを設け、前記第
   ２の第１導電型コレクタ領域と前記第２導電型ベース領
   域とを短絡させてコレクタ短絡型の絶縁ゲート型バイポ
   ーラトランジスタを構成して、前記電流経路として前記
   コレクタ短絡型の絶縁ゲート型バイポーラトランジスタ
   を用いたことを特徴とする請求項１に記載の半導体装
   置。
6. 【請求項６】 オン状態のとき、前記コレクタ短絡型の
   絶縁ゲート型バイポーラトランジスタのコレクタ電流成
   分が全コレクタ電流成分の半分以下であることを特徴と
   する請求項５に記載の半導体装置。
7. 【請求項７】 前記第１導電型コレクタ領域を半導体チ
   ップの裏面に形成するとともに、前記第２の第１導電型
   コレクタ領域を半導体チップの表面に形成し、前記第１
   導電型コレクタ領域と第２の第１導電型コレクタ領域と
   を接続してコレクタとしたことを特徴する請求項５また
   は６に記載の半導体装置。
8. 【請求項８】 前記電流通路として、抵抗を設けたこと
   を特徴とする請求項１に記載の半導体装置。
9. 【請求項９】 前記第２導電型ベース領域内に電極を設
   け、該電極とコレクタ端子との間に多結晶シリコン抵抗
   を接続し、前記多結晶シリコン抵抗を前記電流経路とし
   たことを特徴とする請求項８に記載の半導体装置。
10. 【請求項１０】 前記第２導電型ベース領域内の電極か
    ら前記第１導電型ベース領域までの距離を前記第１導電
    型コレクタ領域までの距離より長くし、前記第２導電型
    ベース領域を前記電流経路として働く抵抗としたことを
    特徴とする請求項９に記載の半導体装置。
11. 【請求項１１】 前記電流経路として働く抵抗として前
    記第２導電型ベース領域内に第１導電型拡散抵抗領域を
    設け、該第１導電型拡散抵抗領域内に前記第２導電型ベ
    ース領域とオーミックコンタクトをとる手段と、コレク
    タ端子とオーミックコンタクトをとる手段とを設けたこ
    とを特徴とする請求項８に記載の半導体装置。
12. 【請求項１２】 前記コレクタ端子とオーミックコンタ
    クトをとった前記第２導電型ベース領域内の電極と前記
    第１導電型ベース領域までの間にフローティングの第１
    導電型領域とを設け、前記第２導電型ベース領域を前記
    電流経路として働く抵抗としたことを特徴とする請求項
    ８に記載の半導体装置。
13. 【請求項１３】 オン状態のとき、前記電流経路に流れ
    る電流成分が全コレクタ電流成分の半分以下であること
    を特徴とする請求項８乃至１２のいずれか１項に記載の
    半導体装置。
14. 【請求項１４】 前記第１導電型コレクタ領域を半導体
    チップの裏面に形成するとともに、前記第１導電型コレ
    クタ領域への電流経路の終端を半導体チップの表面に形
    成したことを特徴する請求項８乃至１３のいずれか１項
    に記載の半導体装置。
15. 【請求項１５】 前記第１導電型がｐ型からなるととも
    に、前記第２導電型がｎ型からなることを特徴とする請
    求項１乃至１４のいずれか１項に記載の半導体装置。