DE3443854A1 - Halbleiteranordnung - Google Patents

Halbleiteranordnung

Info

Publication number
DE3443854A1
DE3443854A1 DE19843443854 DE3443854A DE3443854A1 DE 3443854 A1 DE3443854 A1 DE 3443854A1 DE 19843443854 DE19843443854 DE 19843443854 DE 3443854 A DE3443854 A DE 3443854A DE 3443854 A1 DE3443854 A1 DE 3443854A1
Authority
DE
Germany
Prior art keywords
semiconductor
zone
semiconductor zone
layer
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19843443854
Other languages
English (en)
Other versions
DE3443854C2 (de
Inventor
Akio Hiratsuka Kanagawa Nakagawa
Hiromichi Yokohama Ohashi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP58224089A external-priority patent/JPH0680831B2/ja
Priority claimed from JP13590484A external-priority patent/JPS6115370A/ja
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of DE3443854A1 publication Critical patent/DE3443854A1/de
Application granted granted Critical
Publication of DE3443854C2 publication Critical patent/DE3443854C2/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thyristors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

Halble iteranordnung
Die Erfindung betrifft eine Halbleiteranordnung mit veränderlicher Leitfähigkeit (Leitfähigkeits-moduliert) zur Verwendung als Leistungs- oder Stromschaltervorrichtung.
In neuerer Zeit sind Leistungs-MOSFETs als Leistungsschalterelemente verfügbar geworden; ein Element mit einer Sperrspannung von über 1000 V und einem ausreichend niedrigen Widerstand im Durchschaltzustand ist jedoch noch nicht bekanntgeworden. Dies beruht darauf, daß sich bei einem gewöhnlichen Leistungs-MOSFET der Durchschaltzustands-Widerstand RON mit einer Erhöhung der Sperrspannung VB erhöht. Zwischen diesen beiden Größen besteht bekanntlich die folgende Beziehung:
RON cc VB2 '5
Zur Lösung dieses Problems wurde in Erwägung gezogen, einen Leitfähigkeits-modulierten FET (Feldeffekttransistor) , d.h. einen FET mit veränderlicher Leitfähigkeit (conductivity modulated FET) bzw. sog. COMFET als Leistungs-MOSFET zu benutzen. Gemäß Fig. 1 umfaßt
dieser COMFET eine ρ -Drain-Zone 1, eine auf letzterer ausgebildete η -Typ-Schicht 2 hohen Widerstands, im Oberflächenbereich der Hochwiderstandsschicht 2 selektiv ausgebildete ρ -Typ-Zonen 3-1 und 3-2 sowie in deren Oberflächenbereich ausgebildete η -Typ-Zonen 4-1 und 4-2. Die Oberflächenbereiche der ρ -Zonen 3-1 und 3-2 zwischen der Hochwiderstandsschicht 2 und den η Zonen 4-1 und 4-2 wirken als Kanalbereiche oder -zonen. Dabei ist nämlich eine Gate-Elektrode 5 auf einer Gate-Isolierschicht 6 über den Oberflächenbereichen der Hochwiderstandsschicht 2 und der ρ -Zonen 3-1 und 3-2 ausgebildet, die zwischen den η -Zonen 4-1 und 4-2 liegen. Weiterhin sind eine erste Source-Elektrode 7-1 auf den ρ - und η -Zonen 3-1 bzw. 4-1, eine zweite Source-Elektrode 7-2 auf den ρ - und η -Zonen 3-2 bzw. 4-2 und eine Drain-Elektrode 8 unter der ρ -Zone ausgebildet. Der Aufbau dieses COMFETs ist einem als Vertikaldiffusions-MOSFET bezeichneten Leistungs-MOSFET äquivalent, nur mit dem Unterschied, daß die Drainzone durc]
ist.
Dieser COMFET arbeitet wie folgt:
Wenn die Source-Elektroden 7-1 und 7-2 an Masse liegen und eine positive Spannung an die Gate-Elektrode und die Drain-Elektrode 8 angelegt wird, werden in den Oberflächenbereichen der ρ -Zonen 3-1 und 3-2 unmittelbar unter der Gate-Elektrode 5 invertierte Sehichten, d.h. Kanäle, auf ähnliche Weise wie beim Vertikal-DMOSFET gebildet. Auf diese Weise wird der COMFET auf ähnliche Weise wie der Vertikal-DMOSFET durchgeschaltet. Beim Durchschalten des COMFETs werden jedoch Elektronenmangelstellen oder sog. Löcher von der ρ Drainzone 1 auch in die η -Hochwiderstandsschicht 2
durch die ρ -Schicht anstelle der η -Schicht gebildet
injiziert und darin gesammelt, wodurch der Widerstandswert der Hochwiderstandsschicht 2 herabgesetzt wird. Diese Leitfähigkeits-Modulationswirkung ermöglicht es, die Sperrspannung des COMFETs auf einen hohen Wert zu erhöhen und den Durchschaltzustands-Widerstand ausreichend zu erniedrigen.
Der COMPET gemäß Fig. 1 ist mit dem Mangel behaftet, daß seine Sperrzeit länger ist als beim Vertikal-DMOSFET. Dies beruht darauf, daß eine lange Zeit nötig ist, um die in der η -Schicht 2 gespeicherten Ladungsträger verschwinden zu lassen.
Fig. 2 ist ein Wellenformdiagramm zur Veranschaulichung der Arbeitsweise der COM-Schaltervorrichtung nach Fig. 1. Wie sich aus diesem chrakteristischen Wellenformdiagramm ergibt, werden dann, wenn die COM-Schaltervorrichtung zu einer Zeit tN eine Gate-Spannung an der Gate-Elektrode 5 erhält, in den Oberflächenberei-
4.
chen der ρ -Zonen 3-1 und 3-2 Kanäle gebildet, so daß ein Drain-Strom schnell auf eine vorbestimmte Größe ansteigt. Wenn die Zufuhr dieser Gate-Spannung zum Zeitpunkt tF beendet wird, fällt der Drain-Strom schnell auf 0 ab. Die Sperr-Charakteristik oder -Kennlinie der COM-Schaltervorrichtung enthält erste und zweite Phasen PH1 bzw. PH2. In der ersten Phase pH1 verschwinden die Kanäle in den ρ -Zonen 3-1 und 3-2, weil die Gate-Spannung die Größe 0 erreicht. Zudem werden die durch diese Kanäle fließenden Elektrodenströme gesperrt (shut out). Somit wird ein Teil des von den Elementen geführten Drain-Stroms augenblicklich verringert. In der zweiten Phase PH2 fließen die in der n~-Schicht 2 verbleibenden Ladungsträger durch die n~-Schicht 2 und die ρ -Zone 1 aufgrund der durch die p+-Zonen 3-1 und 3-2, die n~-Schicht 2 und die ρ -Zone
ausgeübte Transistorwirkung, und sie werden entsprechend der Lebensdauer dieser Ladungsträger gelöscht. Der Drain-Strom fällt mithin allmählich auf 0 ab.
Bei einer bisherigen COM-Schaltervorrichtung mit einer
14 -3 Fremdatomkonzentration von 1 χ 10 (cm ) und einer Dicke der η -Schicht 2 von 40 - 50 μπι beträgt die Sperrzeit TOF mehr als 10 us.
Aufgabe der Erfindung ist damit die Schaffung einer COM-Halbleiteranordnung mit ausreichend niedrigem Durchschaltzustandswiderstand, bei welcher die Sperrzeit auf eine ausreichend kleine Größe verkürzt ist.
Diese Aufgabe wird durch die in den beigefügten Patentansprüchen gekennzeichneten Merkmale gelöst.
Gegenstand der Erfindung ist eine Halbleiteranordnung mit einer ersten Halbleiterzone eines ersten Leitfähigkeitstyps, einer zweiten Halbleiterzone eines zweiten Leitfähigkeitstyps, die auf der ersten Halbleiterzone ausgebildet ist und eine Gesamtmenge an Fremdatomen
13 -2
von mehr als 5 χ 10 cm pro Flächeneinheit aufweist, einer dritten Halbleiterzone des zweiten Leitfähigkeitstyps, deren Fremdatomkonzentration kleiner ist als diejenige der zweiten Halbleiterzone und die auf letzterer ausgebildet ist, einer im Oberflächenbereich der dritten Halbleiterzone ausgebildeten vierten Halbleiterzone, einer im Oberflächenbereich der vierten Halbleiterzone ausgebildeten fünften Halbleiterzone, einer auf einer Isolierschicht über dem Oberflächenbereich der vierten Halbleiterzone, der zwischen dritter und fünfter Halbleiterzone liegt, ausgebildeten Gate-Elektrode, einer mit vierter und fünfter Halbleiterzone in Kontakt stehenden Source-
Elektrode sowie einer die erste Halbleiterzone kontaktierend ausgebildeten Drain-Elektrode.
Da bei dieser Halbleiteranordnung die Injektion der Minoritätsträger von der ersten Halbleiterzone zur dritten Halbleiterzone aufgrund des Vorhandenseins der zweiten Halbleiterzone deutlich begrenzt ist, ist die beim Sperren der Anordnung in der dritten Halbleiterzone verbleibende Zahl der Minoritätsträger klein, so daß die Sperrzeit merklich verkürzt sein kann.
Im folgenden sind bevorzugte Ausführungsformen der Erfindung im Vergleich zum Stand der Technik anhand der Zeichnung näher erläutert. Es zeigen:
Fig. 1 eine schematische Schnittdarstellung des Aufbaus einer bisherigen COM-Schaltervorrichtung, d.h. einer Schaltervorrichtung mit veränderlicher Leitfähigkeit,
Fig. 2 eine Drainstrom-Kennlinie zur Verdeutlichung der Schaltoperation der COM-Schaltervorrichtung nach Fig. 1 ,
Fig. 3 eine schematische Schnittdarstellung des Aufbaus einer COM-Schaltervorrichtung gemäß einer ■ Ausführungsform der Erfindung,
Fig. 4 eine Drainstrom-Kennlinie zur Verdeutlichung der Schaltoperation der COM-Schaltervorrichtung nach Fig. 3,
Fig. 5 eine graphische Darstellung der Änderung im Verhältnis von Elektronenstromkomponente zu
Drainstrom bei Änderung der Fremdatomkonzentration der η -Schicht b<
vorrichtung nach Fig. 3,
tration der η -Schicht bei der COM-Schalter-
Fig. 6 eine schematische Schnittdarstellung einer eine rückwärts leitende Diode aufweisenden COM-Schaltervorrichtung gemäß einer anderen Ausführungsform der Erfindung,
Fig. 7 eine Schnittansicht einer Abwandlung der
COM-Schaltervorrichtung nach Fig. 6,
Fig. 8 eine Schnittansicht einer weiteren Abwandlung der COM-Schaltervorrichtung nach Fig. 6,
Fig. 9 eine schematische Schnittansicht einer COM-Schaltervorrichtung gemäß noch einer anderen Ausführungsform der Erfindung mit einer rückwärts leitenden Diode des Schottky-Typs und
Fig. 10 eine Schnittansicht einer Abwandlung der COM-Schaltervorrichtung nach Fig. 6.
Die Fig. 1 und 2 sind eingangs bereits erläutert worden.
Fig. 3 veranschaulicht eine COM-Halbleiteranordnung gemäß der Erfindung. Diese Halbleiteranordnung umfaßt eine auf einem ρ -Substrat 11 mit einer Frematomkonzentration von 1 χ 10 cm ausgebildete η -Schicht
17 -3 mit einer Fremdatomkonzentration von 6 χ 10 cm und einer Dicke von 5 μπι, eine auf der η -Schicht 10 ausgebildete η -Schicht 12 mit einer Fremdatomkonzen-
14 -3
tration von 3 χ 10 cm und einer Dicke von 40 μπι, in den Oberflächenbereichen der η -Schicht 12 nach
selektiver Diffusionstechnik mit einer Tiefe von bis zu 5 μΐη ausgebildete ρ -Zonen 13-1 und 13-2 sowie in den Oberflächenbereichen der ρ -Zonen 13-1 und 13-2 ausgebildete η -Zonen 14-1 bzw. 14-2. Ober den Oberflächen der ρ -Zonen 13-1 und 13-2 sowie der η -Schicht 12 zwischen den η -Zonen 14-1 und 14-2 ist auf einer durch Hochtemperatur-Oxidation erzeugten Gate-Isolierschicht 16 eine Gate-Elektrode 15 ausgebildet. Weiterhin sind in ohmschem Kontakt mit den ρ - und η -Zonen 13-1 bzw. 14-1 sowie mit den ρ - und η -Zonen 13-2 bzw. 14-2 stehende Source-Elektroden 17-1 bzw. 17-2 vorgesehen. Die Elektroden 15, 17-1 und 17-2 sind in der Weise ausgebildet, daß eine z.B. 5 μΐη dicke, aufgedampfte Aluminiumschicht einer entsprechenden Ätzung unterworfen wird. Weiterhin ist eine aus einer V-Ni-Au-Schicht bestehende Drai
Schicht 11 ausgebildet,
Schicht bestehende Drain-Elektrode 18 unter der ρ -
Die Schaltoperation der COM-Schaltervorrichtung nach Fig. 3 ist nun anhand des Kennliniendiagramms von Fig. 4 erläutert. Wenn eine positive Gate-Spannung zu einem Zeitpunkt tN in dem Zustand, in welchem eine positive Spannung an der Drain-Elektrode 18 anliegt und die Source-Elektroden 17-1 und 17-2 an Masse liegen, an die Gate-Elektrode angelegt wird, entstehen Kanäle in den Oberflächenbereichen der ρ -Zonen 13-1 und 13-2, so daß ein Löcherstrom durch die ρ -Schicht 11, die η -Schicht 10, die η -Schicht 12 sowie die ρ Zonen 13-1 und 13-2 fließt, ein Elektronenstrom von den η -Zonen 14-1 und 14-2 über eine unterschiedliche Strecke oder andere Kanäle fließt und der Drainstrom schnell auf eine vorbestimmte Größe ansteigt. In diesem Fall wird der Injektionswirkungsgrad der Löcher vom p+-Typ-Substrat 11 zur n~-Schicht 12 aufgrund des Vorhandenseins der η -Schicht 10 stark herabgesetzt.
Infolgedessen vergrößert sich das Verhältnis oder der Anteil der Elektronenstromkomponente in dem im Durchschalt zustand durch die η -Schicht 12 fließenden Strom. Wenn somit die Gate-Spannung zum Zeitpunkt tF auf 0 V gesetzt wird, verschwinden die Kanäle, und der Elektronenstrom wird augenblicklich unterbrochen, so daß der Drainstrom in der ersten Phase PH1 beträchtlich verringert wird. Anschließend fließen in der zweiten Phase PH2 die restlichen Ladungsträger in der η -Schicht 12 allmählich in Richtung auf die Drain-Elektrode 18 und die Source-Elektroden17-1,17-2, um gelöscht zu werden. Infolgedessen beträgt die Sperrzeit TOF, in welcher der Drainstrom von 90% einer Anfangsgröße auf 10% abfällt, etwa 6 με, so daß sich die Sperrzeit TOF im Vergleich zur (bisherigen) Schaltervorrichtung nach Fig. 1 um etwa die Hälfte verkürzt.
Fig. 5 zeigt eine auf der Grundlage von theoretischen Berechnungen erhaltene Kennlinie für die Beziehung zwischen der Menge an Fremdatomen pro Flächeneinheit der η -Schicht 10 bei der COM-Schaltervorrichtung nach Fig. 3 und dem Verhältnis (ΙΕ/ID) eines Drainstroms ID und einer Elektronenstromkomponente IE im Durchschaltzustand. Aus Fig. 5 geht hervor, daß sich dann, wenn die Fremdatommenge der η -Schicht 10 größer ist als 4 bis 5 χ 1013 (cm"2), das Verhältnis IE/ID der Elektronenstromkomponente IE zum Drainstrom ID schnell vergrößert.
In Verbindung mit der COM-Schaltervorrichtung nach Fig.3 ist eine Halbleiteranordnung bekannt, bei welcher die Durchgriff-Aushaltespannung der η -Schicht 12 dadurch erhöht ist, daß anstelle der η -Schicht 10 eine n-Schicht mit einer Fremdatomkonzentration von 2 χ 10 cm und einer Dicke von 15 um und schließlich einer Fremdatom-
13 -2 menge pro Flächeneinheit von 3 χ 10 cm vorgesehen ist. Selbst bei Verwendung der η-Schicht mit einer
13 —2
Fremdatommenge in der Größenordnung von 3 χ 10 cm verändert sich jedoch, wie aus Fig. 5 hervorgeht, das Verhältnis ΙΕ/ID kaum, so daß die erfindungsgemäß gewährleistete Wirkung dabei nicht erzielbar ist. Durch Einstellung der Fremdatommenge der η -Schicht 10 auf
13 -2
z.B. 5 χ 10 cm oder mehr wird dagegen eine Wirkung im Sinne einer Verkürzung der Sperrzeit erzielt.
Darüber hinaus erhöht sich dabei durch Einstellung der Fremdatommenge der η -Schicht 10 auf z.B. etwa 5 χ 1013 bis 1 χ 1015 (cm"2) das Verhältnis der Elektronenstromkomponente IE zum Drainstrom ID. Gleichzeitig kann damit der Durchschaltzustandswiderstand dieser COM-Schaltervorrichtung im Vergleich zum herkömmlichen DMOSFET zufriedenstellend klein sein.
Fig. 6 veranschaulicht eine mit einer rückwärts leitenden Diode versehene COM-Schaltervorrichtung gemäß einer anderen Ausführungsform der Erfindung. Der Hauptteil dieser COM-Schaltervorrichtung besitzt einen ähnlichen Aufbau wie bei der Anordnung nach Fig. 3 und umfaßt
eine ρ -Schicht 11, eine η -Schicht 10, eine η -Hochwiderstandsschicht 12, ρ -Zonen 13-1 und 13-2, η -Zonen 14-1 und 14-2, Source-Elektroden 17-1 und 17-2 sowie eine Gate-Elektrode 15. Diese COM-Schaltervorrichtung enthält weiterhin eine im Oberflächenbereich der η Schicht 12 der ρ -Zone 13-2 gegenüberstehend ausgebildete ρ -Zone 13-3, eine im Oberflächenbereich der ρ Zone 13-2 der η -Zone 14-2 gegenüberstehend ausgebildete η -Zone 14-3 und eine im Oberflächenbereich der ρ -Zone 13-3 ausgebildete η -Zone 14-4. Eine Gate-Elektrode 19 ist auf einer Isolierschicht 20 über den Oberflächenbereichen der ρ -Zonen 13-2 und 13-3 sowie der η -Schicht 12 zwischen den η -Zonen 14-3 und 14-4
ausgebildet. Eine Elektrode 17-3 steht in ohmschem Kontakt mit der ρ -Zone 13-3 und der η -Zone 14-4. Weiterhin sind bei dieser COM-Schaltervorrichtung z.B. die n~-Schicht 12 durch ein Silizium-Substrat gebildet und die η -Schicht 10 unter dem η -Substrat 12 nach einem Dampfphasen-Aufwachsverfahren oder nach thermischer Diffusionstechnik mit einer Dicke von etwa 15 μια und einer Fremdatomkonzentration von 6 χ 10 /cm ausgebildet. Die ρ -Schicht 11 ist mit einer Dicke von 5 - 8 μΐϋ im Oberflächenbereich der η -Schicht 10 an der Stelle ausgebildet, an welcher die Schicht 11 den η -Zonen 14-1 bis 14-4 zugewandt ist. Eine η -Schicht 21 mit einer Oberflächen- bzw. Fremdatomkonzentration von etwa 3 χ 10 /cm ist im restlichen Oberflächenbereich der η -Zone 10 vorgesehen. Die ρ -Zonen 13-1 und 13-2 sind mit Oberflächen- bzw. Fremdatomkonzentrationen
17 3 +
von etwa 4 χ 10 /cm ausgebildet, und die ρ -Zonen 11 und 13-3 besitzen eine ausreichend große Oberflächen-
19 3 bzw. Fremdatomkonzentration von etwa 5 χ 10 /cm
Bei der COM-Schaltervorrichtung nach Fig. 6 bilden die η -Schicht 21 und die auf oder über dieser ausgebildeten Abschnitte der η -Schicht 10, der n~-Schicht 12 und der ρ -Zone 13-3 gemeinsam eine rückwärts leitende Diode; dies bedeutet, daß der Diodenteil oder -abschnitt dieser COM-Schaltervorrichtung mit dem p-i-n-(p -Zone 13-3, η -Schicht 12 und η -Schichten 10 und 21)-Aufbau ausgebildet ist. Die Sperrträgheitszeit (reverse recovery time) in diesem Diodenabschnitt ist daher kurz. Andererseits sind im MOSFET-Abschnitt dieser COM-Schaltervorrichtung die Gate-Elektroden 15 und 19 sowie die Source-Elektroden 17-1 bis 17-3 jeweils elektrisch miteinander gekoppelt. Im Prinzip arbeitet dieser MOSFET-Abschnitt ähnlich wie die Schaltervorrichtung nach Fig. 3.
Durch Bestrahlung des MOSFET-Abschnitts und des Diodenabschnitts der COM-Schaltervorrichtung nach Fig. 6 mit einem Elektronenstrahl, einem Neutronenstrahl oder mit Gammastrahlung kann die Lebensdauer TT und Td der Minoritätsträger in den betreffenden Abschnitten gesteuert werden. Diese Lebensdauer 1"T bzw. Td kann auch durch Eindiffundieren eines Schwermetalls, wie Gold, Platin o.dgl. gesteuert werden. Es ist nicht nötig, die Lebensdauergrößen T1T und TD gleich groß einzustellen. Im Fall der Verkürzung der Sperrträgheitszeit im Diodenabschnitt kann beispielsweise TT größer eingestellt sein als Td.
Bei dieser Ausführungsform erstreckt sich zudem gemäß
Fig. 6 die ρ -Schicht 11 nach rechts über die η -Zone 14-4 hinaus. Infolgedessen können Störungen verhindert werden, etwa daß ein parasitärer Thyristor, der durch
die p+-Schicht 11, die n+-Schicht 10, die n~-Schicht 12,
die ρ -Zone 13-3 und die η -Zone 14-4 gebildet wird, aufgrund der Ladungsträger durchgeschaltet wird, die nach Beendigung des Leitzustands der rückwärts leitenden Diode in der η -Schicht 12 verbleiben.
Wie vorstehend beschrieben, kann bei dieser Ausführungsform der Diodenabschnitt ohne weiteres unter Heranziehung der η -Schicht 10, der η -Schicht 12 und der ρ Zone 13-3 im MOSFET-Abschnitt ausgebildet werden.
Fig. 7 veranschaulicht eine Abwandlung der COM-Schaltervorrichtung nach Fig. 6, die sich im Aufbau von letzterer dadurch unterscheidet, daß ein Anschlußdraht BW über dem die ρ -Zone 13-3 kontaktierenden Abschnitt der Source-Elektrode 17-3 vorgesehen ist. Da hierbei der Diodenabschnitt die ρ -Zone 13-3, die η -Schicht 12, die η Schicht 10 und die η -Schicht 21 unter dem Anschlußdraht
-Ϋλ-
BW umfaßt, kann dieser Diodenabschnitt ohne wesentliche Vergrößerung der Fläche des Chips ausgebildet sein.
Fig. 8 veranschaulicht eine andere Abwandlung der COM-Schaltervorrichtung nach Fig. 6, die im wesentlichen der letzteren entspricht, nur mit dem Unterschied, daß eine Kontaktelektrode (bump electrode) BE auf der Source-Elektrode 17-3 in der Weise ausgebildet worden ist, daß z.B. eine Isolierschicht 22 auf der Gesamtoberfläche der Halbleiteranordnung ausgebildet und der dem Mitteilteil der Source-Elektrode 17-3 entsprechende Teil der Isolierschicht 22 entfernt wird. Sodann wird auf den auf diese Weise freigelegten Mitteilteil der Source-Elektrode 17-3 ein Lötmaterial aufgebracht. Indem mehrere solche Kontaktelektroden ausgebildet und unter Druck mit zugeordneten externen Klemmen oder Anschlüssen verbunden werden, kann ein großer Strom durch diese Kontaktelektroden geleitet werden. In diesem Fall kann ebenfalls der Diodenabschnitt ohne Vergrößerung der Chip-Oberfläche unter der Kontaktelektrode BE erzeugt werden.
Fig. 9 zeigt eine COM-Schaltervorrichtung gemäß einer anderen Ausführungsform der Erfindung, die im wesentlichen derjenigen nach Fig. 6 entspricht, nur mit dem Unterschied, daß eine ρ -Zone 23 im Flächenbereich der η -Zone 12 in Kontakt mit der ρ -Zone 13-3, welche die η -Zone 14-4 umschließt, ausgebildet ist. Anstelle der Source-Elektrode 17-3 ist auf der η -Zone 14-4 eine Elektrode 17-31 ausgebildet, während eine Schottky-Elektrode 17-32 aus z.B. Platin o.dgl. auf der ρ -Zone 13-3 und der ρ -Zone 23 in Kontakt mit der Elektrode 17-31 ausgebildet ist. Hierbei wird durch entsprechende Wahl des Werkstoffs für die Schottky-Elektrode 17-32
eine sog. Bipolarmodus-Schottky-Diode gebildet, die den Effekt von injizierten Minoritätsträgern ausnutzt.
Fig. 10 zeigt eine COM-Schaltervorrichtung gemäß noch einer anderen Ausführungsform der Erfindung, die im wesentlichen derjenigen nach Fig. 6 entspricht, nur mit dem Unterschied, daß die ρ -Schicht 11 im Oberflächenbereich der η -Schicht 10 so ausgebildet ist, daß sie teilweise unterschiedliche bzw. variierende Tiefen besitzt. Die Fremdatommenge der η -Schicht 10 im flachen Abschnitt der ρ -Schicht 11 ist größer als
13 2
5 χ 10 /cm , wodurch die Injektion der Minoritätsträger oder Löcher in die η -Schicht 12 durch die η Schicht 10 in diesem Abschnitt verhindert wird. Infolgedessen werden die Sperrzeit verkürzt und die Schaltgeschwindigkeit dieser COM-Schaltervorrichtung verbessert.
Zusätzlich sind bei dieser Ausführungsform die Gate-Elektroden 15 und 19 aus polykristallinem Silizium hergestellt und mit Siliziumoxidschichten abgedeckt. Eine Source-Elektrode 17A ist auf und über der Elektrode 17-32, den ρ -Zonen 13-1 bis 13-3, den n+-Zonen 14-1 bis 14-4 und den Siliziumoxidschichten ausgebildet. Auf der Source-Elektrode 17A ist zur Verbesserung der Haftung eine Metallschicht 17B mit einer Lötmaterialschicht 17C ausgebildet.
Obgleich die Erfindung vorstehend anhand verschiedener Ausführungsformen beschrieben ist, ist sie keineswegs
darauf beschränkt. Beispielsweise können die bei diesen Ausführungsformen vorgesehenen Halbleiterzonen oder -schichten des p- und η-Typs durch solche des n- bzw. p-Typs ersetzt werden.
35
-14-
Außerdem kann die η -Zone 21 weggelassen werden, wenn die η -Schicht 10 eine solche Fremdatomkonzentration besitzt, daß sie mit der Drain-Elektrode 18 in ohmschen Kontakt bringbar ist.

Claims (8)

  1. PATENTANSPRÜCHE
    ί 1.J Halbleiteranordnung, umfassend eine erste Halbleiterzone (11) eines ersten Leitfähigkeitstyps, eine auf der ersten Halbleiterzone (11) ausgebildete zweite Halbleiterzone (10) eines zweiten Leitfähigkeitstyps, eine dritte Halbleiterzone (12) des zweiten Leitfähigkeitstyps, die eine niedrigere Fremdatomkonzentration als die zweite Halbleiterzone (10) besitzt und auf letzterer ausgebildet ist, mindestens eine im Oberflächenbereich der dritten Halbleiterzone (12) ausgebildete vierte Halbleiterzone (13-1 bis 13-2) des ersten Leitfähigkeitstyps, mindestens eine im Oberflächenbereich der vierten Halbleiterzone (13-1 bis 13-3) ausgebildete fünfte Halbleiterzone (14-1 bis 14-4) des zweiten Leitfähigkeitstyps, eine Gate-Elektrode (15, 19), die unter Isolierung über dem zwischen dritter und fünfter Halbleiterzone (12; 14-1 bis 14-4) liegenden Oberflächenbereich der vierten Halbleiterzone (13-1 bis 13-3) ausgebildet ist, eine mit vierter und fünfter Halbleiterzone (13-1 bis 13-3; 14-1 bis 14-4) in Kontakt stehende Source-Elektrode (17-1 bis 17-3) und eine mit der ersten Halbleiterzone (11) in Kontakt stehende Drain-Elektrode (18), dadurch gekennzeichnet , daß die Fremdatommenge pro Flächeneinheit der zweiten Halbleiterzone (10)
    13 -2
    5 χ 10 cm oder mehr beträgt.
  2. 2. Halbleiteranordnung nach Anspruch 1, dadurch gekenn-
    3A43854
    zeichnet, daß die zweite Halbleiterzone (10, 21) einen auf der ersten Halbleiterzone (11) ausgebildeten Hauptbereich (oder -zone) und einen mit der Drain-Elektrode (18) in ohmschem Kontakt stehenden zusätzlichen oder Hilfsbereich aufweist und daß eine sechste Halbleiterzone des ersten Leitfähigkeitstyps vorgesehen ist, die im Oberflächenbereich in dem über dem Hilfsbereich ausgebildeten Teilbereich der dritten Halbleiterzone (12) ausgebildet ist, wobei ein Teil der Source-Elektrode (17-3) auf der sechsten Halbleiterzone ausgebildet ist.
  3. 3. Halbleiteranordnung nach Anspruch 2, dadurch gekennzeichnet, daß die sechste Halbleiterzone materialeinheitlich mit der vierten Halbleiterzone ausgebildet ist.
  4. 4. Halbleiteranordnung nach Anspruch 3, dadurch gekennzeichnet, daß ein Anschlußdraht vorgesehen ist, der mit dem auf der sechsten Halbleiterzone ausgebildeten Abschnitt der Source-Elektrode (17-3) in Kontakt steht.
  5. 5. Halbleiteranordnung nach Anspruch 3, dadurch gekennzeichnet, daß eine Kontaktelektrode vorgesehen ist, die mit dem auf der sechsten Halbleiterzone ausgebildeten Abschnitt der Source-Elektrode (17-3) in Kontakt steht.
  6. 3Q 6. Halbleiteranordnung nach· Anspruch 2, dadurch gekennzeichnet, daß die sechste Halbleiterzone (23) eine niedrigere Fremdatomkonzentration als die vierte Halbleiterzone (13-3) besitzt.
  7. 7. Halbleiteranordnung nach Anspruch 6, dadurch gekenn-
    -3-
    1 zeichnet, daß ein auf der sechsten Halbleiterzone (23) ausgebildeter Abschnitt der Source-Elektrode (17-32) eine Schottky-Elektrode darstellt, die zusammen mit der sechsten Halbleiterzone (23) eine
    5 Schottky-Diode bildet.
  8. 8. Halbleiteranordnung nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß der Hauptbereich der zweiten Halbleiterzone (10) mit variierender Dicke 10 ausgebildet ist.
DE19843443854 1983-11-30 1984-11-30 Halbleiteranordnung Granted DE3443854A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP58224089A JPH0680831B2 (ja) 1983-11-30 1983-11-30 半導体装置
JP13590484A JPS6115370A (ja) 1984-06-30 1984-06-30 半導体装置

Publications (2)

Publication Number Publication Date
DE3443854A1 true DE3443854A1 (de) 1985-06-05
DE3443854C2 DE3443854C2 (de) 1987-02-26

Family

ID=26469636

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19843443854 Granted DE3443854A1 (de) 1983-11-30 1984-11-30 Halbleiteranordnung

Country Status (3)

Country Link
US (1) US4689647A (de)
DE (1) DE3443854A1 (de)
GB (1) GB2150753B (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4333618A1 (de) * 1992-10-02 1994-04-07 Fuji Electric Co Ltd Schottky-Gleichrichter
DE10250575B4 (de) * 2002-10-30 2010-04-15 Infineon Technologies Ag IGBT mit monolithisch integrierter antiparalleler Diode

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5212396A (en) * 1983-11-30 1993-05-18 Kabushiki Kaisha Toshiba Conductivity modulated field effect transistor with optimized anode emitter and anode base impurity concentrations
US4672407A (en) * 1984-05-30 1987-06-09 Kabushiki Kaisha Toshiba Conductivity modulated MOSFET
DE3628857A1 (de) * 1985-08-27 1987-03-12 Mitsubishi Electric Corp Halbleitereinrichtung
US4779123A (en) * 1985-12-13 1988-10-18 Siliconix Incorporated Insulated gate transistor array
US5262336A (en) * 1986-03-21 1993-11-16 Advanced Power Technology, Inc. IGBT process to produce platinum lifetime control
JPS63173365A (ja) * 1986-11-26 1988-07-16 ゼネラル・エレクトリック・カンパニイ ラテラル形絶縁ゲート半導体装置とその製法
US4933740A (en) * 1986-11-26 1990-06-12 General Electric Company Insulated gate transistor with vertical integral diode and method of fabrication
EP0270975B1 (de) * 1986-12-01 1994-11-09 Kabushiki Kaisha Toshiba Halbleiter-Schaltanordnung mit einer Anodenkurzschlussstruktur
JPH0821713B2 (ja) * 1987-02-26 1996-03-04 株式会社東芝 導電変調型ｍｏｓｆｅｔ
US5105243A (en) * 1987-02-26 1992-04-14 Kabushiki Kaisha Toshiba Conductivity-modulation metal oxide field effect transistor with single gate structure
US5237186A (en) * 1987-02-26 1993-08-17 Kabushiki Kaisha Toshiba Conductivity-modulation metal oxide field effect transistor with single gate structure
US4811065A (en) * 1987-06-11 1989-03-07 Siliconix Incorporated Power DMOS transistor with high speed body diode
US4900693A (en) * 1987-12-21 1990-02-13 United Technologies Process for making polysilicon field plate with improved suppression of parasitic transistors
JPH0828506B2 (ja) * 1988-11-07 1996-03-21 三菱電機株式会社 半導体装置およびその製造方法
JP2507557B2 (ja) * 1988-09-29 1996-06-12 三菱電機株式会社 半導体装置の製造方法
US5248622A (en) * 1988-10-04 1993-09-28 Kabushiki Kashiba Toshiba Finely controlled semiconductor device and method of manufacturing the same
DE68923056T2 (de) * 1988-10-04 1995-11-30 Toshiba Kawasaki Kk Halbleiteranordnung mit kurzgeschlossener Anode und Verfahren zu deren Herstellung.
US5171696A (en) * 1988-11-07 1992-12-15 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and method of manufacturing the same
JPH02163974A (ja) * 1988-12-16 1990-06-25 Mitsubishi Electric Corp 絶縁ゲート型バイポーラトランジスタおよびその製造方法
US5111253A (en) * 1989-05-09 1992-05-05 General Electric Company Multicellular FET having a Schottky diode merged therewith
TW399774U (en) * 1989-07-03 2000-07-21 Gen Electric FET, IGBT and MCT structures to enhance operating characteristics
EP0409010A1 (de) * 1989-07-19 1991-01-23 Asea Brown Boveri Ag Abschaltbares Leistungshalbleiterbauelement
EP0450082B1 (de) * 1989-08-31 2004-04-28 Denso Corporation Bipolarer transistor mit isolierter steuerelektrode
JPH0396282A (ja) * 1989-09-08 1991-04-22 Fuji Electric Co Ltd 絶縁ゲート型半導体装置
JP2663679B2 (ja) * 1990-04-20 1997-10-15 富士電機株式会社 伝導度変調型ｍｏｓｆｅｔ
JP3190057B2 (ja) * 1990-07-02 2001-07-16 株式会社東芝 複合集積回路装置
JPH0541524A (ja) * 1991-08-06 1993-02-19 Fuji Electric Co Ltd 絶縁ゲート型バイポーラトランジスタ
DE4240027A1 (de) * 1992-11-28 1994-06-01 Asea Brown Boveri MOS-gesteuerte Diode
US5455442A (en) * 1993-11-17 1995-10-03 Harris Corporation COMFET switch and method
JPH09172167A (ja) * 1995-12-19 1997-06-30 Toshiba Corp 半導体装置
EP0970525B1 (de) * 1997-01-31 2003-05-21 Infineon Technologies AG Asymmetrischer thyristor
US6413806B1 (en) * 2000-02-23 2002-07-02 Motorola, Inc. Semiconductor device and method for protecting such device from a reversed drain voltage
JP4357127B2 (ja) 2000-03-03 2009-11-04 株式会社東芝 半導体装置
JP5332175B2 (ja) * 2007-10-24 2013-11-06 富士電機株式会社 制御回路を備える半導体装置
JP2010098189A (ja) * 2008-10-17 2010-04-30 Toshiba Corp 半導体装置
JP6260515B2 (ja) 2014-11-13 2018-01-17 三菱電機株式会社 半導体装置
JP6297172B2 (ja) 2015-01-07 2018-03-20 三菱電機株式会社 炭化珪素半導体装置及びその製造方法
US11393812B2 (en) * 2017-12-28 2022-07-19 Fuji Electric Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
WO2020174799A1 (ja) 2019-02-27 2020-09-03 富士電機株式会社 半導体装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4364073A (en) * 1980-03-25 1982-12-14 Rca Corporation Power MOSFET with an anode region
EP0081269A2 (de) * 1981-12-07 1983-06-15 Philips Electronics Uk Limited Feldeffekttransistor mit isoliertem Gate

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3324359A (en) * 1963-09-30 1967-06-06 Gen Electric Four layer semiconductor switch with the third layer defining a continuous, uninterrupted internal junction
US4054893A (en) * 1975-12-29 1977-10-18 Hutson Jearld L Semiconductor switching devices utilizing nonohmic current paths across P-N junctions
JPS54112179A (en) * 1978-02-23 1979-09-01 Sony Corp Semiconductor device
JPS6011815B2 (ja) * 1979-07-09 1985-03-28 三菱電機株式会社 サイリスタ

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4364073A (en) * 1980-03-25 1982-12-14 Rca Corporation Power MOSFET with an anode region
EP0081269A2 (de) * 1981-12-07 1983-06-15 Philips Electronics Uk Limited Feldeffekttransistor mit isoliertem Gate

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
GB-Z.: Solid-State Electronics, Bd. 26, 1983, S.1133-1141 *
IEEE IEDM 1982, S. 264-267 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4333618A1 (de) * 1992-10-02 1994-04-07 Fuji Electric Co Ltd Schottky-Gleichrichter
US5430323A (en) * 1992-10-02 1995-07-04 Fuji Electric Co., Ltd. Injection control-type Schottky barrier rectifier
DE4333618C2 (de) * 1992-10-02 1999-05-20 Fuji Electric Co Ltd Injektions-gesteuerter Schottky-Gleichrichter
DE10250575B4 (de) * 2002-10-30 2010-04-15 Infineon Technologies Ag IGBT mit monolithisch integrierter antiparalleler Diode

Also Published As

Publication number Publication date
GB8430147D0 (en) 1985-01-09
DE3443854C2 (de) 1987-02-26
US4689647A (en) 1987-08-25
GB2150753B (en) 1987-04-01
GB2150753A (en) 1985-07-03

Similar Documents

Publication Publication Date Title
DE3443854A1 (de) Halbleiteranordnung
EP0886883B1 (de) Elektronische einrichtung zum schalten elektrischer ströme, für hohe sperrspannungen und mit geringen durchlassverlusten
DE2625917C3 (de) Halbleiteranordnung
DE4122347C2 (de) MOSFET-Halbleiterbauelement mit integriertem Stoßspannungsschutzelement
DE68926098T2 (de) Mit einer Schottky-Sperrschicht versehene, bipolare Halbleiteranordnung mit isolierter Steuerelektrode und Verfahren zu deren Herstellung
DE2706623C2 (de)
DE69034136T2 (de) Bipolarer transistor mit isolierter steuerelektrode
DE4208695C2 (de) Leitungsmodulations MOSFET
DE3816002A1 (de) Hochleistungs-mos-feldeffekttransistor sowie integrierte steuerschaltung hierfuer
DE4424738C2 (de) Halbleitereinrichtung des Typs mit hoher Durchbruchspannung
DE2047166A1 (de) Halbleitervorrichtung
DE2727405A1 (de) Feldgesteuerter thyristor mit eingebettetem gitter
DE3521079C2 (de)
DE3824836A1 (de) Isolierschicht-bipolartransistor
EP0071916B1 (de) Leistungs-MOS-Feldeffekttransistor und Verfahren zu seiner Herstellung
DE3905434C2 (de) Bipolare Halbleiterschalteinrichtung und Verfahren zu ihrer Herstellung
DE19528998A1 (de) Bidirektionaler Halbleiterschalter und Verfahren zu seiner Steuerung
DE3024939A1 (de) Halbleiterbauelement hoher durchbruchsspannung
DE2021160A1 (de) Halbleiterschaltvorrichtung
DE1213920B (de) Halbleiterbauelement mit fuenf Zonen abwechselnden Leitfaehigkeitstyps
DE1764791B2 (de) Vierschicht-halbleiterbauelement
WO1998012749A2 (de) Emittergesteuerter thyristor
DE2534703C3 (de) Abschaltbarer Thyristor
DE2915885C2 (de) Thyristor mit Steuerung durch Feldeffekttransistor
DE19518339C2 (de) Halbleitereinrichtung und ein Verfahren zur Benutzung derselben

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8128 New person/name/address of the agent

Representative=s name: HENKEL, G., DR.PHIL. FEILER, L., DR.RER.NAT. HAENZ

D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee