DE3824836A1 - Isolierschicht-bipolartransistor - Google Patents
Isolierschicht-bipolartransistorInfo
- Publication number
- DE3824836A1 DE3824836A1 DE3824836A DE3824836A DE3824836A1 DE 3824836 A1 DE3824836 A1 DE 3824836A1 DE 3824836 A DE3824836 A DE 3824836A DE 3824836 A DE3824836 A DE 3824836A DE 3824836 A1 DE3824836 A1 DE 3824836A1
- Authority
- DE
- Germany
- Prior art keywords
- layer
- conductivity type
- source
- voltage drop
- bipolar transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000009413 insulation Methods 0.000 title claims description 5
- 239000004065 semiconductor Substances 0.000 claims description 18
- 239000000758 substrate Substances 0.000 claims description 12
- 239000012535 impurity Substances 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 3
- 239000002699 waste material Substances 0.000 claims description 2
- 101100346656 Drosophila melanogaster strat gene Proteins 0.000 claims 2
- 150000002500 ions Chemical class 0.000 claims 1
- 239000010410 layer Substances 0.000 description 161
- 230000000694 effects Effects 0.000 description 15
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 11
- 230000015572 biosynthetic process Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 238000000034 method Methods 0.000 description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000007740 vapor deposition Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000010276 construction Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000003486 chemical etching Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- -1 phosphorus ions Chemical class 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
Description
Die Erfindung betrifft einen Isolierschicht-Bipolartransistor,
der als ein Bauteil eines elektrischen Schalters für elektri
sche Energie verwandt werden kann.
Es gibt viele, kürzlich veröffentlichte Berichte bezüglich
eines Isolierschicht-Bipolartransistors, der als ein Bauteil
eines elektrischen Schalters für elektrische Energie verwandt
werden kann.
Ein derartiges Bauteil hat üblicherweise einen P-N-P-N-Aufbau,
ähnlich wie ein üblicher Leistungs-MOSFET, d.h. ein MOS-Feld
effekttransistor, bei dem Isolierschicht-Bipolartransistor
können jedoch gleichzeitig eine hohe Stehspannung und ein nie
driger Durchlaßwiderstand erzielt werden, was bisher bei ei
nem üblichen Leistungs-MOSFET als unmöglich angesehen wurde,
indem der Durchlaßwiderstand, der durch eine Modulation der
Leitfähigkeit der eine Hochwiderstandsschicht aufweisenden
Drainschicht verursacht wird, dadurch herabgesetzt wird, daß
eine Halbleiterschicht im Drainbereich vorgesehen wird, deren
Leitfähigkeitstyp dem der Sourceschicht entgegengesetzt ist.
Ein derartiger Isolierschicht-Bipolartransistor hat einen Auf
bau aus vier Schichten P-N-P-N zwischen einer Drainelektrode
und eine Source-Elektrode und arbeitet trotz der Tatsache, daß
er einem Thyristor ähnlich ist, nicht als Thyristor, da die
Sourceelektrode einen Kurzschluß zwischen der Basisschicht mit
P-Leitfähigkeit und der Sourceschicht mit N⁺-Leitfähigkeit
bewirkt, und das Halbleiterelement dadurch immer gesperrt ist,
daß die Spannung zwischen der Gate-Elektrode und der Source-
Elektrode auf Null gesetzt wird.
Bei einem derartigen Isolierschicht-Bipolartransistor besteht
jedoch noch ein weiteres Problem. Wenn nämlich die Dichte des
in einem derartigen Bauelement fließenden Stromes zunimmt,
nimmt auch der Spannungsabfall aufgrund des Querwiderstandes
unter der Sourceschicht zu, so daß dieses Bauele
ment zwangsweise als Thyristor arbeitet, da der Über
gang zwischen der Basisschicht mit P-Leitfähigkeit und der
Sourceschicht mit N⁺-Leitfähigkeit in Vorwärtsrichtung vorge
spannt ist und dementsprechend ein Latch-up-Effekt oder ein
unerwünschter Sperreffekt auftritt, bei dem selbst dann, wenn
die Vorspannung zwischen dem Gate und der Source gleich Null
ist, der Strom im Halbleiterbauelement nicht gesperrt ist.
Um dieses Problem zu überwinden, ist in der JP-OS 60-1 96 974
ein Verfahren vorgeschlagen worden, mit dem der Latch-up-Ef
fekt selbst in einem Bereich mit großer Stromstärke dadurch
vermieden werden kann, daß der Querspannungsabfall so klein
wie möglich gehalten wird, indem der Widerstand der Basis
schicht direkt unter der Sourceschicht herabgesetzt wird.
Wenn die Betriebstemperatur über 125°C liegt, wird dennoch
selbst dann, wenn nur ein kleiner Querspannungsabfall in der
Basisschicht direkt unter der Sourceschicht auftritt,
der Übergang zwischen der Basisschicht vom P-Leitfähig
keitstyp und der Sourceschicht vom N⁺-Leitfähigkeitstyp in
Vorwärtsrichtung vorgespannt und ein Latch-up-Effekt auftre
ten, so daß dieses Verfahren das obige Problem nicht voll
ständig beseitigt.
Selbst bei einem Betrieb bei Raumtemperatur wird dann, wenn
ein Strom fließt, dessen Stromstärke größer als die des Stro
mes ist, der in einem Bereich fließt, in dem niemals ein
Latch-up-Effekt aufgetreten ist, ein derartiger Effekt
schließlich auftreten, so daß folglich der Hauptgrund für
diesen Latch-up-Effekt nicht beseitigt werden kann.
In Hinblick darauf soll durch die Erfindung ein Isolierschicht-
Bipolartransistor geschaffen werden, der einen derartigen Auf
bau hat, daß ein Latch-up-Effekt, der durch einen Spannungsab
fall in der Sourceschicht hervorgerufen wird, vermieden werden
kann.
Dazu ist gemäß der Erfindung ein Spannungsabfallteil entweder
an der Innenseite der Sourceschicht oder zwischen der Source
schicht und der Basisschicht vorgesehen und zeichnet sich der
erfindungsgemäße Isolierschicht-Bipolartransistor insbesondere
dadurch aus, daß er ein Halbleitersubstrat von einem ersten
Leitfähigkeitstyp, eine Halbleiterschicht von einem zweiten
Leitfähigkeitstyp, die auf dem Substrat ausgebildet ist, und
eine niedrige Störstellenkonzentration hat, eine Basisschicht
vom ersten Leitfähigkeitstyp, die auf der Oberfläche der Halb
leiterschicht ausgebildet ist, eine Sourceschicht vom zweiten
Leitfähigkeitstyp, die auf der Oberfläche der Basisschicht aus
gebildet ist und einen Kanalbereich an wenigstens einem Ende
aufweist, eine Gate-Elektrode, eine Source-Elektrode und eine
Drain-Elektrode umfaßt, wobei der Spannungsabfallteil im Be
reich entweder an der Innenseite der Sourceschicht oder
zwischen der Sourceschicht und der Source-Elektrode vorgesehen
ist.
Gemäß der Erfindung wird zwangsweise verhindert, daß der
Übergang zwischen der Sourceschicht und der Basisschicht
in einen in Durchlaßrichtung vorgespannten Zustand kommt, in
dem ein im Spannungsabfallteil erzeugter Spannungsabfall an
einem Teil an der Innenseite der Sourceschicht und/oder an
einem Teil zwischen der Sourceschicht und der Basisschicht
liegt, um dadurch sicherzustellen, daß ein Latch-up-Effekt bei
einer hohen Temperatur oder dann, wenn die Stromstärke groß
ist, im wesentlichen nicht auftreten kann.
Im folgenden werden anhand der zugehörigen Zeichnung beson
ders bevorzugte Ausführungsbeispiele der Erfindung näher be
schrieben. Es zeigen:.
Fig. 1 eine Querschnittsansicht des Aufbaus ei
nes ersten Ausführungsbeispiels des erfin
dungsgemäßen Isolierschicht-Bipolartransis
tors,
Fig. 2 eine Querschnittsansicht des Aufbaus eines
zweiten Ausführungsbeispiels des erfin
dungsgemäßen Isolierschicht-Bipolartransis
tors,
Fig. 3 ein äquivalentes Schaltbild zur Erläute
rung der Arbeitsweise des ersten und zwei
ten Ausführungsbeispiels des erfindungs
gemäßen Transistors,
Fig. 4 eine Querschnittsansicht des Aufbaus ei
nes dritten Ausführungsbeispiels des er
findungsgemäßen Isolierschicht-Bipolar
transistors,
Fig. 5 ein äquivalentes Schaltbild zur Erläute
rung der Arbeitsweise des dritten Ausfüh
rungsbeispiels des erfindungsgemäßen
Transistors,
Fig. 6 die elektrische Kennlinie einer Z-Diode,
die bei dem dritten Ausführungsbeispiel
der Erfindung verwandt wird,
Fig. 7 eine Querschnittsansicht eines vierten
Ausführungsbeispiels des erfindungsge
mäßen Isolierschicht-Bipolartransistors,
und
Fig. 8 eine Querschnittsansicht eines fünften
Ausführungsbeispiels des erfindungsge
mäßen Isolierschicht-Bipolartransistors.
Im folgenden wird anhand von Fig. 1 ein erstes Ausführungsbei
spiel dadurch beschrieben, daß das Herstellungsverfahren er
läutert wird.
Zunächst wird ein Silizium-Halbleitersubstrat 1 mit P⁺-Leit
fähigkeit gebildet und wird eine Halbleiterschicht 2 mit N--
Leitfähigkeit und niedriger Störstellenkonzentration sowie
einem spezifischen Widerstand von mehr als 50 Ω × cm auf dem
Substrat 1 mittels eines Epitaxialaufwachsverfahrens bis zu
einer Stärke von etwa 100 µm ausgebildet. Anschließend wird
ein Gate-Oxidfilm 3 auf der N⁻-Schicht 2 durch Oxidieren ih
rer Oberfläche gebildet und wird eine Gate-Elektrode 4 aus
einer dünnen polykristallinen Siliziumschicht mit einer Stär
ke von etwa 5000 Å auf der dünnen Gate-Oxidschicht 3 vorge
sehen. Danach wird eine Basisschicht 5 mit P-Leitfähigkeit an
der Innenseite der N⁻-Schicht 2 durch Eindiffundieren von Bor
mit einer Dosis von 3×1014 cm-2 auf etwa 3 µm ausgebildet,
während die Gate-Elektrode 4 als Maske benutzt wird.
Nachdem nur der mittlere Teil des von der Gate-Elektrode 4
begrenzten Fensters mit einer nicht dargestellten dünnen
Oxidschicht überzogen worden ist, wird anschließend eine
Source-Schicht 6 mit N⁺-Leitfähigkeit durch Implantieren von
Phosphor-Ionen mit einem Dosiswert 1×1015 cm-2 ausgebildet,
wobei die Gate-Elektrode 4 und der Oxidfilm 3 als Maske be
nutzt werden und erfolgen anschließend Wärmebehandlungen, um
einen Kanal 7 mittels eines Diffusionsselbstausrichtungs-
Prozesses DSA auszubilden, bei dem sowohl die Basisschicht 5
mit P-Leitfähigkeit als auch die Sourceschicht 6 mit N⁺-
Leitfähigkeit positioniert werden, während die Gate-Elektrode
4 als gemeinsame Maske dient.
Die dünne Oxidschicht 3 wird dann geätzt, und es wird eine
dünne Zwischenisolierschicht 10 durch Ausbilden einer nicht
dargestellten dünnen Oxidschicht durch chemisches Aufdampfen
und Ätzen der nicht dargestellten dünnen Oxidschicht erhal
ten.
Ein Teil der dünnen Isolierschicht 10, der dem Teil der
Sourceschicht 6 entspricht, wird dann beispielsweise durch
Ätzen entfernt, um eine Öffnung zu bilden, woraufhin ein
Spannungsabfallteil 12 in Form einer dünnen polykristallinen
Siliziumschicht mit einem spezifischen Widerstand von etwa
2 Ω×cm und einer Stärke von etwa 1 µm an der Öffnung unter
Verwendung einer geeigneten Maske gebildet wird.
Anschließend wird eine Source-Elektrode 14 in Form einer
dünnen Aluminiumschicht durch Aufdampfen unter Vakuum gebil
det, deren Muster mit einer geeigneten Maske erzielt wird,
und wird schließlich eine Drain-Elektrode 15 auf der gegen
überliegenden Seite des Substrates 1 durch Aufdampfen einer
dünnen Metallschicht ausgebildet. In dieser Weise wird das
erste Ausführungsbeispiel des erfindungsgemäßen Isolier
schicht-Bipolartransistors erhalten.
Der Spannungsabfallteil 12 kann an irgendeinem gewünschten
Teil vorgesehen werden, und die Oberfläche des
Übergangs 70 zwischen der Sourceschicht 6 und der Basisschicht
5 kann mit der Zwischenisolierschicht 10 überzogen sein.
Fig. 2 zeigt ein zweites Ausführungsbeispiel des erfindungsge
mäßen Isolierschicht-Bipolartransistors.
Bei diesem Ausführungsbeispiel unterscheidet sich die Aus
bildung des Spannungsabfallteils 12 des Transistors von dem
ersten Ausführungsbeispiel isofern, als der Spannungsabfall
teil 12 die Gate-Elektrode 4 überdeckt, und daher das Her
stellungsverfahren eines derartigen Isolierschicht-Bipolar
transistors von dem Verfahren beim ersten Ausführungsbei
spiel verschieden ist.
Die Schritte bis zur Ausbildung der Zwischenisolierschicht 10
beim ersten Ausführungsbeispiel gelten auch für das zweite
Ausführungsbeispiel, die Schritte nach der Ausbildung der
Isolierschicht 10 sind jedoch insofern davon verschieden, daß
nach der Bildung der Isolierschicht 10 eine dünne polykristal
line Siliziumschicht mit einem spezifischen Widerstand von
etwa 2 Ω×cm und einer Stärke von etwa 1 µm über der Isolier
schicht 10 ausgebildet wird und ein Teil zwischen der Schicht
10 und dem Spannungsabfallteil 12, der aus einer dünnen poly
kristallinen Siliziumwiderstandsschicht besteht, dadurch ge
bildet wird, daß ein Teil der dünnen Siliziumschicht durch
Ätzen entfernt wird, der die Oberfläche der Basisschicht 5
mit P-Leitfähigkeit überdeckt.
Im folgenden wird anhand der Fig. 2 und 3 die Arbeitsweise der
in den Fig. 1 und 2 dargestellten Ausführungsbeispiele des er
findungsgemäßen Isolierschicht-Bipolartransistors beschrieben.
Wenn eine positive Spannung an der Gate-Elektrode 4 liegt,
wird der Kanal 7 durchgeschaltet, so daß somit Elektronen in
die durch einen Pfeil 20 in Fig. 2 dargestellte Richtung
fließen. Die Elektronen fließen nämlich der Reihe nach durch
die Source-Elektrode 14, die dünne polykristalline Silizium
widerstandsschicht, d.h. den Spannungsabfallteil 12, die N⁺-
Sourceschicht 6, den Kanal 7, die N⁻-Drainschicht 2, die P⁺-
Drainschicht 1 und die Drain-Elektrode 15. Im Gegenzug zu
diesem Strom von Elektronen werden Löcher von der P⁺-Drain
schicht 1 in die N⁻-Drainschicht 2 implantiert, die in die
durch einen Pfeil 25 angegebene Richtung, d.h. der Reihe
nach durch die P⁺-Drainschicht 1, die N⁻-Drainschicht 2, die
P⁺-Basisschicht 5 und die Source-Elektrode 15 gehen.
Ein Stromverhältnis k, das das Verhältnis des Lochstromes Ih,
der durch eine gekrümmte Pfeillinie 25 in Fig. 2 dargestellt
ist, zum Elektronenstrom Ie, der durch eine gekrümmte Pfeil
linie 20 in Fig. 2 dargestellt ist, ist durch die folgende
Gleichung (1) gegeben:
k = Ih/Ie (1)
Der Wert k ist durch den Zustand des Übergangs zwischen der
N⁻-Drainschicht 2 und der P⁺-Drainschicht 1 und das bestehen
de Verhältnis der Löcher in der N⁻-Drainschicht 2 bestimmt.
Bei den vorliegenden Ausführungsbeispielen kann der Wert k
beispielsweise bei 5 liegen.
In Fig. 3 ist das elektrische äquivalente Schaltbild des Auf
baus der in den Fig. 1 und 2 dargestellten Ausführungsbeispie
le des erfindungsgemäßen Isolierschicht-Bipolartransistors
dargestellt.
Der in Fig. 3 dargestellte Widerstand R 1 ist ein äquivalenter
Widerstand, der dem Widerstand der dünnen polykristallinen
Siliziumwiderstandsschicht 12 entspricht, wenn Elektronen in
die durch den Pfeil 20 dargestellte Richtung fließen. Die
Spannung V 1 ist die Klemmenspannung des Widerstandes R 1 und
entspricht dem Spannungsunterschied zwischen einem Punkt a und
einem Punkt b′. Der Widerstand R 1 ist ein äquivalenter Wider
stand, der dem Widerstand der P-Basischicht 5 entspricht, wenn
Löcher in die durch einen Pfeil 25 dargestellte Richtung
fließen, und die Spannung V 2 ist die Klemmenspannung des Wi
derstandes R 2, die einem Spannungsunterschied zwischen einem
willkürlichen Punkt a auf der Source-Elektrode 14 und einem
Punkt c im Bereich der Basisschicht 5 direkt unter der Source
schicht 6 entspricht. Der Widerstand R ch ist ein äquivalenter
Widerstand, der dem Widerstand des Kanals 7 entspricht, und
die Diode 30 ist eine Diode mit PN-Übergang die einer Diode
aus einem Teil des Übergangs zwischen der N⁺-Sourceschicht 6 und
der P-Basisschicht 5 entspricht und nahe an einem beliebigen
Punkt c im Bereich der Basisschicht 5 direkt unter der Source
schicht 6 vorhanden ist. Die Spannung V d ist die Klemmen
spannung der Diode 30, und der Anschluß d entspricht einem
beliebigen Punkt in der N⁻-Drainschicht 2.
Im folgenden wird die Arbeitsweise des ersten und zweiten
Ausführungsbeispiels des erfindungsgemäßen Isolierschicht-
Bipolartransistors anhand von Fig. 3 beschrieben.
Wenn die Spannung V gs an der Gate-Elektrode 14 zunimmt, und
gleichfalls die Spannung V ds an der Drain-Elektrode 15 an
steigt, dann nimmt zunächst der Elektronenstrom Ie und gleich
zeitig der Löcherstrom Ih nach Gleichung (1) zu.
Die Spannungen V 1, V 2 und V d sind durch die folgenden Glei
chungen jeweils gegeben:
V₁ = Ie × R₁ (2)
V₂ = Ih × R₂ (3)
V d = V₂ - V₁ (4)
Um die Spannung V d als Funktion des Elektronenstroms Ie wiederzugeben,
kann aus den Gleichungen (1) bis (4) die folgende
Gleichung gebildet werden:
V d = Ie (k × R₂ - R₁) (5)
Der Ausdruck (k × R₂ - R₁) in Gleichung (5) ist gewöhnlich
positiv, d. h.
(k × R₂ - R₁) < 0 (6)
so daß auch V d immer positiv ist (V d < O).
Die Siliziumdiode 30 wird gewöhnlich bei etwa 0,7 V bei Raum
temperatur, d.h. bei einer absoluten Temperatur von 300°K,
durchgeschaltet, wobei dann, wenn die Diode 30 durchgeschal
tet ist, ein Teil des Löcherstromes Ih, der längs der Kurven
linie fließt, die durch den Pfeil 25 wiedergegeben ist, so
umgeleitet wird, daß er vom Anschluß c zum Anschluß b fließt,
und gleichzeitig ein Teil des Elektronenstroms Ie, der ent
lang der Kurve fließt, die durch den Pfeil 20 wiedergegeben
ist, gleichfalls so umgeleitet wird, daß er vom Anschluß b
zum Anschluß c fließt, so daß folglich aufgrund der theoreti
schen Arbeit eines Transistors infolge des Nebenflusses der
Elektronen und Löcher ein Latch-up-Effekt auftritt.
Wenn weiterhin die Temperatur 125°C erreicht, nimmt die Schwel
lendurchschaltspannung der Diode 30 von 0,7 V auf 0,4 V ab.
Da weiterhin der Widerstand R 2 ein Bahnwiderstand der P-Basis
schicht 5 ist, wird sein Widerstandswert mit steigender Tem
peratur zunehmen, so daß die Abnahme der Begrenzung des Strom
wertes, bei dem ein Latch-up-Effekt auftreten wird, umso
größer sein wird, je höher die Temperatur ist.
Wie es oben beschrieben wurde, ist bei den bekannten Anordnun
gen der Wert (k×R 2-R 1) gewöhnlich positiv, so daß leicht
ein Latch-up-Effekt auftritt, bei der erfindungsgemäßen Aus
bildung kann jedoch der Wert V d gleich Null werden oder sogar
negativ sein (V d ≦0), indem der Wert des Widerstandes R 1 der
dünnen polykristallinen Siliziumwiderstandsschicht 12 nach
der folgenden Gleichung erhalten wird:
(k × R₂ - R₁) ≦ 0 (7)
so daß die Diode 30 unabhängig von der Stärke des Elektronen
stroms Ie nicht in Durchlaßrichtung vorgespannt werden kann.
Dementsprechend kann ein Latch-up-Effekt aufgrund eines
Nebenflusses der Elektronen und Löcher wirksam vermieden wer
den und kann ein Isolierschicht-Bipolartransistor erhalten
werden, der wirksam verhindert, daß ein derartiger Latch-up-
Effekt auftritt.
Selbst wenn bei der erfindungsgemäßen Ausbildung die Glei
chung (7) nicht erfüllt werden kann, hat der Isolierschicht-
Bipolartransistor einen höheren Strombegrenzungswert, bei dem
ein Latch-up-Effekt auftreten wird, was sich aus Gleichung
(5) ergibt, da der Wert des Ausdruckes (k×R 2-R 1) durch
den zusätzlichen Wert des Widerstandes R 1 verringert ist.
Fig. 4 zeigt ein drittes Ausführungsbeispiel des erfindungsge
mäßen Isolierschicht-Bipolartransistors. In Fig. 4 sind Bau
teile, die denen in Fig. 2 entsprechen, mit den gleichen Be
zugszeichen wie in Fig. 2 versehen.
Bei diesem dritten Ausführungsbeispiel ist ein Spannungsab
fallteil 12 aus einer P⁺-Schicht 40 dadurch ausgebildet, daß
Bor mit einem Dosiswert von 5×1015 cm-2 in die Oberfläche
der N⁺-Sourceschicht 6 implantiert ist, statt eine dünne poly
kristalline Siliziumwiderstandsschicht 12 als Spannungsabfall
teil zu verwenden, wie es bei dem zweiten Ausführungsbeispiel
der Fall war.
Durch die P⁺-Schicht 40, die zwischen der N⁺-Sourceschicht 6
und der Source-Elektrode 14 vorgesehen ist, kann eine Diode
mit P⁺-N⁺-Übergang zwischen der N⁺-Sourceschicht 6 und der
Source-Elektrode 14 bei diesem dritten Ausführungsbeispiel des
erfindungsgemäßen Isolierschicht-Bipolartransistors gebildet
werden.
Das elektrische Äquivalentschaltbild des Aufbaus des dritten
Ausführungsbeispiels des erfindungsgemäßen Isolierschicht-
Bipolartransistors ist in Fig. 5 dargestellt. In Fig. 5 ist ei
ne Z-Diode 42 mit einem P⁺-N⁺-Übergang statt des Widerstandes
R 1 beim Äquivalentschaltbild des zweiten Ausführungsbeispiels
vorgesehen.
Die elektrische Kennlinie der Z-Diode 42 ist durch die Ver
teilung der Störstellen in der P⁺-Schicht 40 und der N⁺-Source
schicht 6, die Konfiguration und die Außentemperatur bestimmt
und in Fig. 6 dargestellt.
Die Arbeitsweise des dritten Ausführungsbeispiels des erfin
dungsgemäßen Transistors wird im folgenden anhand von Fig. 5
beschrieben.
Wie es aus dem Äquivalentschaltbild in Fig. 5 ersichtlich ist,
ist bei diesem dritten Ausführungsbeispiel die Z-Diode 42 in
Sperrichtung vorgespannt und beträgt der Spannungsabfall V z
der Z-Diode 42 etwa 0,5-1 V.
Durch das Ersetzen des Widerstandes R 1 beim ersten und zwei
ten Ausführungsbeispiel durch die Z-Diode 42 wird aus den
Gleichungen (1) bis (7) die folgende Gleichung (8) erhalten:
V d = Ie × k × R₂ - V z (8)
Aus Gleichung (8) ist ersichtlich, daß durch dieses dritte
Ausführungsbeispiel ein Isolierschicht-Bipolartransistor er
halten wird, der einen Latch-up-Effekt verhindert, da die
Spannung V d infolge des Spannungsabfalles V 2 (0,5-1 V) der
Z-Diode 42 herabgesetzt werden kann.
Fig. 7 zeigt ein viertes Ausführungsbeispiel des erfindungsge
mäßen Isolierschicht-Bipolartransistors.
Die Herstellungsschritte bis zur Ausbildung der N⁺-Source
schicht 6 beim ersten und zweiten Ausführungsbeispiel gelten
alle auch für dieses vierte Ausführungsbeispiel, bei dem je
doch nach der Bildung der N⁺-Sourceschicht 6 die nicht darge
stellte dünne Oxidschicht, die wenigstens an der Oberfläche
der Sourceschicht 6 vorgesehen ist, durch Ätzen entfernt wird,
und anschließend eine weitere, nicht dargestellte dünne Oxid
schicht wenigstens an der Schicht 6 vorgesehen wird, die zu
sammen mit der Gate-Elektrode 4 als Maske wirkt, um eine Öff
nung zu bilden, die nur an einem der Enden der N⁺-Source
schicht 6 neben der Gate-Elektrode 4 vorhanden ist.
Danach wird eine N-Sourceschicht 50, d.h. ein Spannungsab
fallteil, an einem Teil der N⁺-Sourceschicht 6 durch Implan
tieren von Borstörstellen mit niedriger Konzentration, d.h.
mit einem Dosiswert von 7×1014 cm-2 ausgebildet.
Anschließend wird die oben erwähnte dünne Oxidschicht ge
ätzt und wird die dünne Zwischenisolierschicht 10 durch Aus
bilden einer weiteren dünnen Oxidschicht durch chemisches Auf
dampfen und Ätzen dieser Oxidschicht vorgesehen und wird
schließlich eine Source-Elektrode 14 aus einer dünnen Alu
miniumschicht durch Aufdampfen im Vakuum gebildet, deren
Muster mit einer geeigneten Maske bestimmt wird.
Schließlich wird eine Drain-Elektrode 15 auf der gegenüber
liegenden Seite des Substrates 1 dadurch vorgesehen, daß
durch Aufdampfen darauf eine dünne Metallschicht ausgebildet
wird, um dadurch dieses Ausführungsbeispiel des erfindungs
gemäßen Isolierschicht-Bipolartransistors zu erhalten.
Bei diesem vierten Ausführungsbeispiel ist eine N-Source
schicht 50 an einem Teil neben der Gate-Elektrode 4 an der
Innenseite der N⁺-Sourceschicht 6 ausgebildet, die als Wider
stand gegenüber dem Elektronenstrom in der N⁺-Sourceschicht
6 wirkt.
Das Äquivalentschaltbild des vierten Ausführungsbeispiels ist
gleich dem des ersten und zweiten Ausführungsbeispiels, das
in Fig. 3 dargestellt ist, mit der Ausnahme, daß der Widerstand
R 1 in Fig. 3 durch den Widerstand der N-Sourceschicht 50 er
setzt ist, so daß dieses vierte Ausführungsbeispiel des er
findungsgemäßen Transistors genau in der gleichen Weise wie
die ersten beiden Ausführungsbeispiele arbeitet.
Der Vorteil des vierten Ausführungsbeispiels des erfindungs
gemäßen Transistors besteht darin, daß die Stärke der dün
nen Schicht des Spannungsabfallteils verringert werden kann,
da die N-Sourceschicht 50 an der Innenseite der N⁺-Source
schicht 6 ausgebildet ist.
Fig. 8 zeigt ein fünftes Ausführungsbeispiel des erfindungsge
mäßen Isolierschicht-Bipolartransistors.
Auch bei diesem Ausführungsbeispiel gelten die Herstellungs
schritte bis zur Ausbildung der N⁺-Sourceschicht 6 des
ersten und zweiten Ausführungsbeispiels, nach der Bildung der
N⁺Sourceschicht 6 wird jedoch bei diesem fünften Ausführungs
beispiel eine N-Sourceschicht 56, d.h. ein Spannungsabfall
teil, vollständig an der Innenseite der N⁺-Sourceschicht 6
durch Implantieren von Borstörstellen mit einem Dosiswert
von 7×1014 cm-2 in die N⁺-Sourceschicht 6 ausgebildet, ohne
die nicht dargestellte dünne Oxidschicht durch Ätzen zu ent
fernen.
Das Äquivalentschaltbild dieses Ausführungsbeispiels ist das
gleiche wie beim ersten und zweiten Ausführungsbeispiel, das
in Fig. 3 dargestellt ist, mit der Ausnahme, daß der Widerstand
R 1 in Fig. 3 durch einen Widerstand ersetzt ist, der den re
lativ hohen Widerstandswert in der N-Sourceschicht 56 mit ei
ner relativ niedrigen Störstellenkonzentration hat, so daß
die Arbeitsweise dieses Ausführungsbeispiels des erfindungs
gemäßen Transistors genau die gleiche wie die der ersten bei
den Ausführungsbeispiele ist.
Der Vorteil des fünften Ausführungsbeispiels des erfindungs
gemäßen Transistors besteht darin, daß der Spannungsabfall
teil ohne Bildung einer separaten dünnen Oxidschicht als Mas
ke ausgebildet werden kann.
Bei den ersten beiden Ausführungsbeispielen diente eine dün
ne polykristalline Siliziumwiderstandsschicht 12 als Span
nungsabfallteil, das Material des Spannungsabfallteils ist
jedoch nicht auf polykristallines Silizium beschränkt, es
kann vielmehr irgendein Material mit dem gewünschten spezifi
schen Widerstand, beispielsweise ein Silizid, eine Legierung,
ein Metall oder ein anderes halbleitendes Material sein.
Der Teil, an dem die dünne polykristalline Siliziumwider
standsschicht 12 ausgebildet wird, ist weiterhin nicht auf
den in Fig. 1 und 2 dargestellten Teil beschränkt, diese
Schicht kann als ein Teil zwischen der Source-Elektrode und
der N⁺-Sourceschicht und/oder an der Innenseite der Source
elektrode ausgebildet sein. Vorzugsweise hat die Widerstands
schicht 12 einen gewünschten Widerstand.
Bei allen obigen Ausführungsbeispielen kann darüber hinaus
der Leitfähigkeitstyp jedes Teils umgekehrt sein.
Gemäß der Erfindung wird ein Latch-up-Effekt bei einem Iso
lierschicht-Bipolartransistor wirksam verhindert.
Isolierschicht-Bipolartransistor mit einem Halbleitersubstrat
von einem ersten Leitfähigkeitstyp, einer Halbleiter
schicht von einem zweiten Leitfähigkeitstyp, die auf dem
Substrat ausgebildet ist und eine niedrige Störstellen
konzentration hat, einer Basisschicht vom ersten Leit
fähigkeitstyp, die auf einer Oberfläche der Halbleiterschicht
ausgebildet ist, einer Sourceschicht vom zweiten
Leitfähigkeitstyp, die auf der Oberfläche der Basisschicht
ausgebildet ist und einen Kanalbereich an wenigstens
einem Ende aufweist, einer Gate-Elektrode einer Source-
Elektrode und einer Drain-Elektrode. Ein Spannungs
abfallteil ist an der Innenseite der Sourceschicht
und/oder zwischen der Sourceschicht und der Source-Elek
trode vorgesehen. Ein Isolierschicht-Bipolartransistor
mit einem derartigen Aufbau kann einen Latch-up-Effekt ver
hindern, der durch einen Spannungsabfall in der Sourceschicht
verursacht wird.
Claims (10)
1. Isolierschicht-Bipolartransistor mit einem Halbleitersub
strat von einem ersten Leitfähigkeitstyp, einer Halbleiter
schicht von einem zweiten Leitfähigkeitstyp, die auf dem
Substrat ausgebildet ist und eine niedrige Störstellenkon
zentration hat, einer Basisschicht vom ersten Leitfähig
keitstyp, die in der Halbleiterschicht ausgebildet ist,
einer Sourceschicht vom zweiten Leitfähigkeitstyp, die in
der Basisschicht ausgebildet ist und an wenigstens einem
Ende einen Kanalbereich aufweist, einer Gate-Elektrode,
einer Source-Elektrode und einer Drain-Elektrode,
gekennzeichnet durch
einen Spannungsabfallteil, der in einem Bereich an der In
nenseite der Sourceschicht vorgesehen ist.
2. Isolierschicht-Bipolartransistor mit einem Halbleitersub
strat von einem ersten Leitfähigkeitstyp, einer Halblei
terschicht von einem zweiten Leitfähigkeitstyp, die auf
dem Substrat ausgebildet ist und eine niedrige Störstel
lenkonzentration hat, einer Basisschicht vom ersten Leit
fähigkeitstyp, die in der Halbleiterschicht ausgebildet
ist, einer Sourceschicht vom zweiten Leitfähigkeitstyp,
die in der Basisschicht ausgebildet ist und an wenigstens
einem Ende einen Kanalbereich aufweist, einer Gate-Elek
trode, einer Source-Elektrode und einer Drain-Elektrode,
gekennzeichnet durch
einen Spannungsabfallteil, der in einem Bereich zwischen
der Sourceschicht und der Source-Elektrode vorgesehen ist.
3. Isolierschicht-Bipolartransistor mit einem Halbleitersub
strat von einem ersten Leitfähigkeitstyp, einer Halblei
terschicht von einem zweiten Leitfähigkeitstyp, die auf
dem Substrat ausgebildet ist und eine niedrige Störstel
lenkonzentration hat, einer Basisschicht vom ersten Leit
fähigkeitstyp, die in der Halbleiterschicht ausgebildet
ist, einer Sourceschicht vom zweiten Leitfähigkeitstyp, die
in der Basisschicht ausgebildet ist und an wenigstens ei
nem Ende einen Kanalbereich aufweist, einer Gate-Elektro
de, einer Source-Elektrode und einer Drain-Elektrode,
gekennzeichnet durch
einen Spannungsabfallteil, der in einem Bereich zwischen
der Sourceschicht und der Source-Elektrode vorgesehen
ist, wobei die Sourceschicht vom zweiten Leitfähigkeits
typ mit einer dünnen Zwischenisolierschicht überzogen ist,
die Gate-Elektrode wenigstens in der Nähe des Kanalberei
ches vorgesehen ist, der Spannungsabfallteil an einem Öff
nungsbereich der dünnen Isolierschicht an der Source
schicht vom zweiten Leitfähigkeitstyp und in Kontakt da
mit vorgesehen ist und die Source-Elektrode in Form einer
dünnen Schicht ausgebildet ist, die alle Oberflächen der
Basisschicht, der dünnen Isolierschicht und des Spannungs
abfallteils überzieht.
4. Bipolartransistor nach Anspruch 2,
dadurch gekennzeichnet,
daß der Spannungsabfallteil in Form einer dünnen Schicht
so vorgesehen ist, daß wenigstens ein Teil der Oberflä
che der Sourceschicht vom zweiten Leitfähigkeitstyp und
der Zwischenisolierschicht mit der Gate-Elektrode we
nigstens in der Nähe des Kanalbereiches überdeckt ist
und die Source-Elektrode wenigstens die Oberfläche der
Basisschicht vom ersten Leitfähigkeitstyp und der dünnen
Schicht des Spannungsabfallteils überdeckt.
5. Bipolartransistor nach Anspruch 1,
dadurch gekennzeichnet,
daß der Spannungsabfallteil aus einer P⁺-Schicht besteht,
die in dem von der Gate-Elektrode entfernt liegenden End
abschnitt der Sourceschicht vom zweiten Leitfähigkeits
typ ausgebildet ist.
6. Bipolartransistor nach Anspruch 5,
dadurch gekennzeichnet,
daß der Spannungsabfallteil dadurch ausgebildet ist, daß
P⁺-Ionen in die Sourceschicht vom zweiten Leitfähigkeits
typ implantiert sind.
7. Bipolartransistor nach Anspruch 6,
dadurch gekennzeichnet,
daß der Spannungsabfallteil eine Z-Diode bildet, die aus
einer Diode mit P⁺-N⁺-Übergang besteht.
8. Bipolartransistor nach Anspruch 1,
dadurch gekennzeichnet,
daß der Spannungsabfallteil, der aus einer N-Source
schicht besteht, in einem Endabschnitt der Sourceschicht
vom zweiten Leitfähigkeitstyp und neben der Gate-Elektro
de vorgesehen ist.
9. Bipolartransistor nach Anspruch 1,
dadurch gekennzeichnet,
daß der Spannungsabfallteil, der aus einer N-Sourceschicht
besteht, im gesamten Teil der Sourceschicht vom zweiten
Leitfähigkeitstyp vorgesehen ist.
10. Bipolartransistor nach Anspruch 1,
dadurch gekennzeichnet,
daß der Spannungsabfallteil aus einem Material mit einem
elektrischen Widerstand besteht.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18180987 | 1987-07-21 | ||
JP63093692A JP2786196B2 (ja) | 1987-07-21 | 1988-04-15 | 絶縁ゲート型半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3824836A1 true DE3824836A1 (de) | 1989-02-02 |
DE3824836C2 DE3824836C2 (de) | 1996-02-22 |
Family
ID=26434994
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE3824836A Expired - Fee Related DE3824836C2 (de) | 1987-07-21 | 1988-07-21 | Isolierschicht-Bipolartransistor |
Country Status (3)
Country | Link |
---|---|
US (1) | US4985743A (de) |
JP (1) | JP2786196B2 (de) |
DE (1) | DE3824836C2 (de) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0399530A1 (de) * | 1989-05-23 | 1990-11-28 | Kabushiki Kaisha Toshiba | Halbleiteranordnung mit einer Zwischenschicht zwischen einer Elektrode und einer Verbindungselektrode |
EP0581246A2 (de) * | 1992-07-28 | 1994-02-02 | Fuji Electric Co., Ltd. | Halbleiterbauelement vom MOS-Typ |
EP0656661A1 (de) * | 1993-11-12 | 1995-06-07 | Nippondenso Co., Ltd. | DMOSFET mit einem Widerstand zum Verbessern der Stromführung bei umgekehrter Vorspannung |
EP0657947A1 (de) * | 1993-12-07 | 1995-06-14 | Nippondenso Co., Ltd. | Leistungsumwandler |
US5608616A (en) * | 1993-12-07 | 1997-03-04 | Nippondenso Co., Ltd. | Power converter |
US5694311A (en) * | 1995-03-31 | 1997-12-02 | Nippondenso Co., Ltd. | Power supply system |
US5780953A (en) * | 1993-12-07 | 1998-07-14 | Nippondenso Co., Ltd. | Alternator |
FR2764119A1 (fr) * | 1997-05-27 | 1998-12-04 | Mitsubishi Electric Corp | Transistor bipolaire a grille isolee et procede pour sa fabrication |
DE10026742A1 (de) * | 2000-05-30 | 2001-12-13 | Infineon Technologies Ag | In beide Richtungen sperrendes Halbleiterschaltelement |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02163974A (ja) * | 1988-12-16 | 1990-06-25 | Mitsubishi Electric Corp | 絶縁ゲート型バイポーラトランジスタおよびその製造方法 |
JPH02312280A (ja) * | 1989-05-26 | 1990-12-27 | Mitsubishi Electric Corp | 絶縁ゲート型バイポーラトランジスタ |
JP2862027B2 (ja) * | 1991-03-12 | 1999-02-24 | 株式会社デンソー | 絶縁ゲート型バイポーラトランジスタ |
JP2833610B2 (ja) * | 1991-10-01 | 1998-12-09 | 株式会社デンソー | 絶縁ゲート型バイポーラトランジスタ |
US5719412A (en) * | 1993-04-02 | 1998-02-17 | Nippondenso Co., Ltd | Insulated gate bipolar transistor |
US5455442A (en) * | 1993-11-17 | 1995-10-03 | Harris Corporation | COMFET switch and method |
US5723882A (en) * | 1994-03-10 | 1998-03-03 | Nippondenso Co., Ltd. | Insulated gate field effect transistor having guard ring regions |
DE19750413A1 (de) * | 1997-11-14 | 1999-05-20 | Asea Brown Boveri | Bipolartransistor mit isolierter Steuerelektrode (IGBT) |
US6583024B1 (en) * | 2001-12-06 | 2003-06-24 | Seh America, Inc. | High resistivity silicon wafer with thick epitaxial layer and method of producing same |
KR101701667B1 (ko) * | 2013-04-02 | 2017-02-01 | 도요타 지도샤(주) | 트렌치 게이트 전극을 이용하는 igbt |
CN105609548A (zh) * | 2015-12-25 | 2016-05-25 | 电子科技大学 | 一种半导体器件及其制造方法 |
TWI804736B (zh) * | 2020-03-25 | 2023-06-11 | 立錡科技股份有限公司 | 具有橫向絕緣閘極雙極性電晶體之功率元件及其製造方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60169974A (ja) * | 1983-11-16 | 1985-09-03 | ジヤン ドゴルス | クレジツトカ−ドとその使用方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5640269A (en) * | 1979-09-11 | 1981-04-16 | Toshiba Corp | Preparation of semiconductor device |
US4364073A (en) * | 1980-03-25 | 1982-12-14 | Rca Corporation | Power MOSFET with an anode region |
DE3114971A1 (de) * | 1980-04-14 | 1982-01-14 | Supertex, Inc., 94086 Sunnyvale, Calif. | Dmos-halbleiterbauelement |
FR2507820A1 (fr) * | 1981-06-16 | 1982-12-17 | Thomson Csf | Transistor bipolaire a commande par effet de champ au moyen d'une grille isolee |
JPS60196974A (ja) * | 1984-03-19 | 1985-10-05 | Toshiba Corp | 導電変調型mosfet |
JPS62266871A (ja) * | 1986-05-15 | 1987-11-19 | Fuji Electric Co Ltd | たて形mosfet |
-
1988
- 1988-04-15 JP JP63093692A patent/JP2786196B2/ja not_active Expired - Lifetime
- 1988-07-19 US US07/221,354 patent/US4985743A/en not_active Expired - Lifetime
- 1988-07-21 DE DE3824836A patent/DE3824836C2/de not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60169974A (ja) * | 1983-11-16 | 1985-09-03 | ジヤン ドゴルス | クレジツトカ−ドとその使用方法 |
Cited By (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5032880A (en) * | 1989-05-23 | 1991-07-16 | Kabushiki Kaisha Toshiba | Semiconductor device having an interposing layer between an electrode and a connection electrode |
EP0399530A1 (de) * | 1989-05-23 | 1990-11-28 | Kabushiki Kaisha Toshiba | Halbleiteranordnung mit einer Zwischenschicht zwischen einer Elektrode und einer Verbindungselektrode |
EP0581246A2 (de) * | 1992-07-28 | 1994-02-02 | Fuji Electric Co., Ltd. | Halbleiterbauelement vom MOS-Typ |
EP0581246B1 (de) * | 1992-07-28 | 1999-03-03 | Fuji Electric Co., Ltd. | Halbleiterbauelement vom MIS-Typ |
US5714774A (en) * | 1992-07-28 | 1998-02-03 | Fuji Electric Co., Ltd. | Two-gate semiconductor power switching device |
US5696396A (en) * | 1993-11-12 | 1997-12-09 | Nippondenso Co., Ltd. | Semiconductor device including vertical MOSFET structure with suppressed parasitic diode operation |
EP0656661A1 (de) * | 1993-11-12 | 1995-06-07 | Nippondenso Co., Ltd. | DMOSFET mit einem Widerstand zum Verbessern der Stromführung bei umgekehrter Vorspannung |
EP0657947A1 (de) * | 1993-12-07 | 1995-06-14 | Nippondenso Co., Ltd. | Leistungsumwandler |
US5780953A (en) * | 1993-12-07 | 1998-07-14 | Nippondenso Co., Ltd. | Alternator |
US5608616A (en) * | 1993-12-07 | 1997-03-04 | Nippondenso Co., Ltd. | Power converter |
US5694311A (en) * | 1995-03-31 | 1997-12-02 | Nippondenso Co., Ltd. | Power supply system |
FR2764119A1 (fr) * | 1997-05-27 | 1998-12-04 | Mitsubishi Electric Corp | Transistor bipolaire a grille isolee et procede pour sa fabrication |
US5925899A (en) * | 1997-05-27 | 1999-07-20 | Mitsubishi Denki Kabushiki Kaisha | Vertical type insulated gate bipolar transistor having a planar gate structure |
DE10026742A1 (de) * | 2000-05-30 | 2001-12-13 | Infineon Technologies Ag | In beide Richtungen sperrendes Halbleiterschaltelement |
US6512251B2 (en) | 2000-05-30 | 2003-01-28 | Infineon Technologies Ag | Semiconductor switching element that blocks in both directions |
DE10026742B4 (de) * | 2000-05-30 | 2007-11-22 | Infineon Technologies Ag | In beide Richtungen sperrendes Halbleiterschaltelement |
Also Published As
Publication number | Publication date |
---|---|
DE3824836C2 (de) | 1996-02-22 |
JP2786196B2 (ja) | 1998-08-13 |
JPH01103876A (ja) | 1989-04-20 |
US4985743A (en) | 1991-01-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3824836C2 (de) | Isolierschicht-Bipolartransistor | |
DE3443854C2 (de) | Halbleiteranordnung mit isoliertem Gate | |
DE68926098T2 (de) | Mit einer Schottky-Sperrschicht versehene, bipolare Halbleiteranordnung mit isolierter Steuerelektrode und Verfahren zu deren Herstellung | |
DE69938562T2 (de) | Leistungshalbleiterbauelemente mit verbesserten hochfrequenzschaltung- und durchbruch-eigenschaften | |
DE19649686A1 (de) | Struktur und Herstellungsverfahren eines Hochspannungs-Metalloxid-Silizium-Feldeffekttransistors (MOSFET) | |
DE4013643A1 (de) | Bipolartransistor mit isolierter steuerelektrode und verfahren zu seiner herstellung | |
DE2047166A1 (de) | Halbleitervorrichtung | |
DE19903028A1 (de) | MOS-Halbleiteranordnung | |
DE10393013B4 (de) | Misfet | |
DE69017348T2 (de) | Thyristor und Verfahren zu dessen Herstellung. | |
DE4424738C2 (de) | Halbleitereinrichtung des Typs mit hoher Durchbruchspannung | |
DE4230319A1 (de) | Leistungsschaltende halbleitereinrichtung mit einem si-thyristor und einem in kaskade angeschlossenen mos-feldeffekttransistor | |
DE69418638T2 (de) | Halbleiterbauelement vom MIS-Typ | |
EP0071916B1 (de) | Leistungs-MOS-Feldeffekttransistor und Verfahren zu seiner Herstellung | |
DE2549614C3 (de) | Halbleiterschalter | |
DE19528998A1 (de) | Bidirektionaler Halbleiterschalter und Verfahren zu seiner Steuerung | |
DE3137730A1 (de) | Halbleiterbauteil als festwertspeicherprogrammierer vom sperrschichtdurchbruchs-typ | |
DE102019004646A1 (de) | Schaltung und elektronsiche Vorrichtung einschließlich eines Verstärkungs-Modus-Transistors | |
DE3905434A1 (de) | Bipolare halbleiterschalteinrichtung und verfahren zu ihrer herstellung | |
DE3711033A1 (de) | Mosfet-halbleitervorrichtung | |
DE4228832A1 (de) | Feldeffekt-gesteuertes Halbleiterbauelement | |
DE2915885C2 (de) | Thyristor mit Steuerung durch Feldeffekttransistor | |
DE19518339C2 (de) | Halbleitereinrichtung und ein Verfahren zur Benutzung derselben | |
DE2844283A1 (de) | Thyristor | |
DE1805261A1 (de) | Temperaturkompensierte Referenzdiode und Verfahren zur Herstellung derselben |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
8120 | Willingness to grant licences paragraph 23 | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |