JP2006332274A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2006332274A
JP2006332274A JP2005152808A JP2005152808A JP2006332274A JP 2006332274 A JP2006332274 A JP 2006332274A JP 2005152808 A JP2005152808 A JP 2005152808A JP 2005152808 A JP2005152808 A JP 2005152808A JP 2006332274 A JP2006332274 A JP 2006332274A
Authority
JP
Japan
Prior art keywords
semiconductor chip
conductive member
semiconductor device
semiconductor
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005152808A
Other languages
English (en)
Inventor
Yusuke Oba
雄介 大場
Kaoru Usui
薫 碓井
Shuichi Sawamoto
修一 澤本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsumi Electric Co Ltd
Original Assignee
Mitsumi Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsumi Electric Co Ltd filed Critical Mitsumi Electric Co Ltd
Priority to JP2005152808A priority Critical patent/JP2006332274A/ja
Publication of JP2006332274A publication Critical patent/JP2006332274A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Die Bonding (AREA)

Abstract

【課題】半導体チップの裏面に導電性部材が貼付された半導体装置及びその製造方法に関する。
【解決手段】 本発明は、半導体チップ（１１）の裏面に導電性部材（１３）が貼付される半導体装置において、半導体チップ（１１）の裏面側に設けられた第１の非導電性部材（１２）と、第１の非導電性部材（１２）上に設けられた第２の非導電性部材（１１１）とを有し、導電性部材（１３）は第１の非導電性部材（１２）と第２の非導電性部材（１１１）とを介して半導体チップ（１１）の裏面に貼付されることを特徴としており、例えば、第１の非導電性部材（１２）はレジストであり、第２の非導電性部材（１１１）はダイアタッチメントフィルムであることを特徴とする。
【選択図】図１

Description

本発明は半導体装置及びその製造方法に係り、特に、半導体チップの裏面に導電性部材が貼付された半導体装置及びその製造方法に関する。
半導体装置のパッケージとして各種タイプのパッケージが開発されている。このうち、軽量、薄型、高密度化を実現するために、チップをインナーリード上に搭載するＰＫＧと呼ばれるタイプのパッケージが提案されている（特許文献１参照）。
図６は従来の一例の断面図を示す。
従来の半導体装置１は、半導体チップ１１、ダイアタッチメントフィルム１２、リードフレーム１３、ワイヤ１４から構成されている。
半導体チップ１１は、半導体基板上に半導体集積回路を形成した構成とされており、表面１１ａにパッド３１が形成されている。パッド３１は、半導体チップ１１に形成された半導体集積回路を外部と接続するための端子である。
半導体チップ１１の裏面１１ｂには、非導電性部材１２が貼付されている。非導電性部材１２は、例えば、ダイアタッチメントフィルムから構成されており、ダイシングの前に半導体ウェハの裏面側に貼付される。
リードフレーム１３は、タブ２１及びインナーリード２２から構成されており、半導体チップ１１のダイアタッチメントフィルム１２の下面に貼付される。ワイヤ１４は、半導体チップ１１の表面１１ａ側に設けられたパッド３１とリードフレーム１３との間に懸架される。
特開昭６１−２１８１３９号公報
しかるに、従来の半導体装置の構造では、半導体チップ１１をリードフレーム１３上に搭載した際にダイシング、ワイヤボンディング時に発生した導電性塵芥４１が図７に示すように半導体チップ１１の側面とリードフレーム１３との間に付着した場合、リードフレーム１３と半導体チップ１１との間に電流がリークし、半導体チップ１１上に形成された半導体集積回路が正常に動作しなくなるなどの問題点があった。
本発明は上記の点に鑑みてなされたもので、半導体チップとリードフレームとの電流リークを防止できる半導体装置およびその製造方法を提供することを目的とする。
本発明は、半導体チップ（１１）の裏面に導電性部材（１３）が貼付される半導体装置において、半導体チップ（１１）の裏面側に設けられた第１の非導電性部材（１２）と、第１の非導電性部材（１２）上に設けられた第２の非導電性部材（１１１）とを有し、導電性部材（１３）は第１の非導電性部材（１２）と第２の非導電性部材（１１１）とを介して半導体チップ（１１）の裏面に貼付されることを特徴とする。
第１の非導電性部材（１２）はレジストであり、第２の非導電性部材（１１１）はダイアタッチメントフィルムであることを特徴とする。
導電性部材（１３）は、少なくともインナーリード（２２）であることを特徴とする。導電性部材は、他の半導体チップ（１１−１）であることを特徴とする。
また、本発明は、半導体チップ（１１）の裏面に導電性部材（１３）が貼付される半導体装置の製造方法において、半導体チップ（１１）の裏面側に第１の非導電性部材（１２）を設ける工程と、第１の非導電性部材（１２）上に第２の非導電性部材（１１１）を設ける工程と、第１の非導電性部材（１２）と第２の非導電性部材（１１１）とを介して半導体チップ（１１）の裏面に導電性部材（１３）を貼付する工程とを有することを特徴とする。
なお、上記参照符号は、あくまでも参考であり、これによって、特許請求の範囲の記載が限定されるものではない。
本発明によれば、半導体チップの裏面側に第１の非導電性部材を設け、第１の非導電性部材上に第２の非導電性部材を設け、第１の非導電性部材と第２の非導電性部材とを介して導電部材を貼付することにより、半導体チップと導電部材との沿面距離を長くとることができ、よって、半導体チップと導電部材との絶縁性を向上させることができる。また、第２の非導電性部材を半導体チップに加熱して、圧着することにより第２の非導電性部材が軟化して、半導体チップの側面に回り込ませることができ、これによって、導電部材と半導体チップとの間に導電性の塵などが付着して半導体チップ側面と導電部材とが短絡することを防止できる。
〔半導体装置１００〕
図１は本発明の一実施例の斜視図を示す。同図中、図６と同一構成部分には同一符号を付し、その説明は省略する。
本実施例の半導体装置１００は、第１の非導電性部材１２上に、さらに、第２の非導電性部材１１１を貼付し、第２の非導電性部材１１１にタブ２１、及び、リード２２を貼付する構成とされている。
第２の非導電性部材１１１は、例えば、従来のダイアタッチメントフィルムに比べて十分に厚いダイアタッチメントフィルムから構成されている。
〔製造方法〕
次に、半導体装置１００の製造方法について説明する。
図２、図３は半導体装置１００の製造工程を示す図であり、各図は断面図を示している。
図２（Ａ）に示す多数の半導体チップ１１が搭載された半導体ウェハ２００の裏面２００ｂに、図２（Ｂ）に示すように第１の非導電性部材１２を略全面に渡って貼付する。
次に、図２（Ｃ）に示すように第１の非導電性部材１２上に第２の非導電性部材１１１を塗布して硬化させる。
次に、図２（Ｄ）に示すように半導体ウェハ２００を第１の非導電性部材１２及び第２の非導電性部材１１１とともに切断して、半導体チップ１１を切り出す。
次に、図３（Ａ）に示すように半導体チップ１１をリードフレーム１３上に搭載する。
次に、図３（Ｂ）に示すように半導体チップ１１をリードフレーム１３に加圧しつつ、加熱する。半導体チップ１１をリードフレーム１３に加圧しつつ、加熱することにより、第２の非導電性部材１１１が圧縮されて、半導体チップ１１の周縁部から外方に延出し、図３（Ｃ）に示すように半導体チップ１１の側面に回りこむ。
第２の非導電性部材１１１が図３（Ｃ）に示すように半導体チップ１１の側面に回り込むことにより半導体チップ１１の側面とリードフレーム１３との距離を長く取ることができるため、塵芥などの影響を小さくできる。
〔動作〕
図４は本発明の一実施例の動作説明図を示す。
本実施例の半導体装置１００によれば、半導体チップ１１とリードフレーム１３との沿面距離を長くとることができるため、半導体チップ１１とリードフレーム１３との絶縁性を向上させることができる。また、半導体チップ１１をリードフレーム１３上に搭載した際にダイシング、ワイヤボンディング時に発生した導電性塵芥４１が図４に示すように半導体チップ１１の側面とリードフレーム１３との間に付着した場合であっても、第２の非導電性部材１１１が半導体チップ１１の側面に回り込んでいるため、塵芥４１は第２の非導電性部材１１１とリードフレーム１３との間に付着することになる。このため、半導体チップ１１とリードフレーム１３とが電気的に接続されることがなく、よって、半導体チップ１１とリードフレーム１３との間に電流がリークすることを防止できる。
〔その他〕
なお、本実施例では、第１の非導電性部材１２をレジストとしたが、第１の非導電性部材１２は、半導体ウェハ２００の裏面２００ｂに塗布し、硬化できるような樹脂材料で構成してもよい。
また、本実施例では、半導体チップ１１をリードフレーム１３上に搭載する場合について説明したが、半導体チップ１１を別の半導体チップ上に搭載する構造の半導体装置にも適用可能である。
〔変形例〕
図５は本発明の一実施例の変形例の断面図を示す。同図中、図１と同一構成部分には同一符号を付し、その説明は省略する。
本実施例の半導体装置３００は、半導体チップ１１−１上に他の半導体チップ１１−２を搭載した、いわゆる、スタックドＩＣ構造とされている。なお、半導体チップ１１−２のパッド３１はワイヤ１４により半導体チップ１１−１のパッド３１に接続されている。
半導体チップ１１−２の底面には、第１の非導電性部材１２が形成され、さらに、第２の非導電性部材１１１が半導体チップ１１−２の底面及び側面を覆うように形成されている。このため、半導体チップ１１−２の側面と半導体チップ１１−１の表面との沿面距離を長くとることができるため、半導体チップ１１−１と半導体チップ１１−２との絶縁性を向上させることができる。
本発明の一実施例の斜視図である。 半導体チップ１００の製造工程を示す図である。 半導体チップ１００の製造工程を示す図である。 本発明の一実施例の動作説明図である。 本発明の一実施例の変形例の断面図である。 従来の一例の断面図である。 従来の一例の課題を説明するための図である。
符号の説明
１００ 半導体装置
１１ 半導体チップ、１２ 第１の非導電性部材、１３ リードフレーム
１４ ワイヤ
２１ タブ、２２ インナーリード
３１ パッド
１１１ 第２の非導電性部材
２００ 半導体ウェハ

Claims (5)

  1. 半導体チップの裏面に導電性部材が貼付される半導体装置において、
    前記半導体チップの裏面側に設けられた第１の非導電性部材と、
    前記第１の非導電性部材上に設けられた第２の非導電性部材とを有し、
    前記導電性部材は、前記第１の非導電性部材と前記第２の非導電性部材とを介して前記半導体チップの裏面に貼付されることを特徴とする半導体装置。
  2. 前記第１の非導電性部材は、レジストであり、
    前記第２の非導電性部材は、ダイアタッチメントフィルムであることを特徴とする請求項１記載の半導体装置。
  3. 前記導電性部材は、インナーリードであることを特徴とする請求項１又は２記載の半導体装置。
  4. 前記導電性部材は、他の半導体チップであることを特徴とする請求項１又は２記載の半導体装置。
  5. 半導体チップの裏面に導電性部材が貼付される半導体装置の製造方法において、
    前記半導体チップが形成されたウェハの裏面側に第１の非導電性部材を設ける工程と、
    前記第１の非導電性部材上に第２の非導電性部材を設ける工程と、
    前記ウェハから前記半導体チップを切り出す工程と、
    前記第１の非導電性部材と前記第２の非導電性部材とを介して前記半導体チップの裏面に前記導電性部材を貼付する工程とを有することを特徴とする半導体装置の製造方法。
JP2005152808A 2005-05-25 2005-05-25 半導体装置及びその製造方法 Pending JP2006332274A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005152808A JP2006332274A (ja) 2005-05-25 2005-05-25 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005152808A JP2006332274A (ja) 2005-05-25 2005-05-25 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2006332274A true JP2006332274A (ja) 2006-12-07

Family

ID=37553660

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005152808A Pending JP2006332274A (ja) 2005-05-25 2005-05-25 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2006332274A (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61218139A (ja) * 1985-03-25 1986-09-27 Hitachi Chiyou Lsi Eng Kk 半導体装置
JP2001329243A (ja) * 2000-05-22 2001-11-27 Hitachi Chem Co Ltd 接着剤、接着フィルム、接着フィルム付きリードフレーム及びこれを用いた半導体装置
JP2003142505A (ja) * 2001-10-31 2003-05-16 Lintec Corp ウエハダイシング・接着用シートおよび半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61218139A (ja) * 1985-03-25 1986-09-27 Hitachi Chiyou Lsi Eng Kk 半導体装置
JP2001329243A (ja) * 2000-05-22 2001-11-27 Hitachi Chem Co Ltd 接着剤、接着フィルム、接着フィルム付きリードフレーム及びこれを用いた半導体装置
JP2003142505A (ja) * 2001-10-31 2003-05-16 Lintec Corp ウエハダイシング・接着用シートおよび半導体装置の製造方法

Similar Documents

Publication Publication Date Title
JP3759131B2 (ja) リードレスパッケージ型半導体装置とその製造方法
US6909168B2 (en) Resin encapsulation semiconductor device utilizing grooved leads and die pad
JP3155741B2 (ja) Ｃｓｐのｂｇａ構造を備えた半導体パッケージ
US20090127682A1 (en) Chip package structure and method of fabricating the same
JP5802695B2 (ja) 半導体装置、半導体装置の製造方法
US20110186976A1 (en) Method of manufacturing a semiconductor device
KR20010068290A (ko) 적층형 패키지 및 그 제조 방법
WO2007026392A1 (ja) 半導体装置およびその製造方法
JP2007088453A (ja) スタックダイパッケージを製造する方法
JP2003017646A (ja) 樹脂封止型半導体装置およびその製造方法
US11031356B2 (en) Semiconductor package structure for improving die warpage and manufacturing method thereof
JP4525277B2 (ja) 半導体装置
US20050051877A1 (en) Semiconductor package having high quantity of I/O connections and method for fabricating the same
JP2005223331A (ja) リードフレーム、これを利用した半導体チップパッケージ及びその製造方法
US10978378B2 (en) Encapsulated leadless package having an at least partially exposed interior sidewall of a chip carrier
JP2016213464A (ja) 積層パッケージ素子およびその製造方法
US20060209514A1 (en) Semiconductor device and manufacturing method therefor
JP2007049045A (ja) 半導体発光素子およびこれを備えた半導体装置
JP2007242684A (ja) 積層型半導体装置及びデバイスの積層方法
JP2006140208A (ja) 樹脂封止型半導体装置及びダイパッド付きリードフレーム並びにダイパッド付きリードフレームの製造方法
US20070215993A1 (en) Chip Package Structure
JP4602223B2 (ja) 半導体装置とそれを用いた半導体パッケージ
JP2010087403A (ja) 半導体装置
US9318354B2 (en) Semiconductor package and fabrication method thereof
US20040159924A1 (en) Semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080520

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100526

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100601

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101012