JPH05129482A - 電子部品収納用パツケージ - Google Patents

電子部品収納用パツケージ

Info

Publication number
JPH05129482A
JPH05129482A JP3215157A JP21515791A JPH05129482A JP H05129482 A JPH05129482 A JP H05129482A JP 3215157 A JP3215157 A JP 3215157A JP 21515791 A JP21515791 A JP 21515791A JP H05129482 A JPH05129482 A JP H05129482A
Authority
JP
Japan
Prior art keywords
package
frame
electronic component
resin layer
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3215157A
Other languages
English (en)
Inventor
Shiyouji Uegaki
祥司 植垣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP3215157A priority Critical patent/JPH05129482A/ja
Publication of JPH05129482A publication Critical patent/JPH05129482A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 【目的】 電子部品から発生する熱を効率良く外部に逃
し得る電子部品収納用パッケージを提供する。 【構成】 半導体素子収納用パッケージ1は、下面2c
に半導体素子4を固定するための基体2と、基体2の下
面2c側に固定された枠体3と、半導体素子4を覆うよ
うに枠体3内に充填された樹脂層10とを備えている。
前記樹脂層10は高熱伝導性粉末を含んでいる。基体2
及び枠体3はアルミニウム製であり、表面には陽極酸化
膜が形成されている。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、パッケージ、特に電子
部品収納用パッケージに関する。
【0002】
【従来の技術及びその課題】内部に電子部品を収納する
電子部品収納用パッケージでは、近年、電子部品の高集
積化・高速化が進むにつれて発熱量が増加しているた
め、電子部品から発生する熱をパッケージ側へより効果
的に逃がすことが重要な課題になっている。これは、熱
でパッケージ内が高温になると、電子部品が誤動作を起
こしたりあるいは破壊されたりするためである。
【0003】従来の電子部品収納用パッケージには、例
えば、互いに固定されたアルミナセラミックス製の基体
及び枠体と、基体に固定された電子部品を覆うように枠
体内に充填されたエポキシ樹脂層とを備えたものがあ
る。この電子部品収納用パッケージでは、電子部品から
発生した熱はパッケージを通じて外部に逃がされる。し
かし、電子部品を覆うエポキシ樹脂は熱伝導性が低いた
め、熱を効率良く外部に逃がすことができない。また、
前記基体及び枠体は、熱伝導率の低いアルミナセラミッ
クス製なので、電子部品から発生した熱を効率良く外部
に逃すことができない。
【0004】本発明の目的は、電子部品から発生する熱
を効率良く外部に逃し得る電子部品収納用パッケージを
提供することにある。
【0005】
【課題を解決するための手段】本発明に係る電子部品収
納用パッケージは、一主面に電子部品が固定される基体
と、基体の前記主面側に間に外部リード端子を挟んで固
定された枠体と、電子部品を覆うように枠体内に充填さ
れた樹脂層とを備えている。前記樹脂層は高熱伝導性粉
末を含んでいる。
【0006】また、樹脂層は、高熱伝導性粉末の含有量
が5乃至50重量%の範囲であることが好ましい。ま
た、基体及び枠体はアルミニウムからなり、且つ基体及
び枠体の少なくとも対接する面に厚みが1乃至10μm
の酸化膜を有していることが好ましい。
【0007】
【作用】本発明に係る電子部品収納用パッケージでは、
樹脂層は高熱伝導性粉末を含んでいることから熱伝導率
が高くなる。この結果、電子部品から発生した熱は、樹
脂層を介して効率良く外部に逃げる。また基体及び枠体
が熱伝導率の高いアルミニウムにより形成される場合に
は、電子部品から発生した熱を基体及び枠体が効率よく
外部に逃がし、その結果、電子部品は低温に維持され正
常に作動する。
【0008】
【実施例】本発明の一実施例としての半導体素子収納用
パッケージ1を図1に示す。図1において、半導体素子
収納用パッケージ1は、主に基体2と枠体3とから構成
されている。基体2は概ね四角形の平板状部材である。
基体2は図2に示すように、アルミニウム部2aと、ア
ルミニウム部2aの表面に形成されたAl2 3 膜2b
とにより構成されている。Al2 3 膜2bは、厚さが
1〜10μm程であり、黒色である。このAl2 3
2bは、絶縁皮膜として基体2に形成されている。
【0009】枠体3は、四角形の枠体である。枠体3も
基体2と同様に、アルミニウム板からなり、その表面に
Al2 3 膜が形成されている。基体2と枠体3とは、
間に基体2側の固定用接着剤6と枠体3側の固定用接着
剤7とを介して固定されている。固定用接着剤6,7は
ともにエポキシ樹脂からなり、互いに融合した状態で硬
化している。
【0010】固定用接着剤6,7の間には、銅系合金か
らなる外部リード端子8が固着されている。銅系合金
は、従来の42アロイ,コバール合金に比較して、安価
で熱伝導率が高い。枠体3が固定された側の基体2の主
面2c(下面)には、半導体素子4が接着剤5により固
定されている。半導体素子4の各電極はボンディングワ
イヤ9により外部リード端子8と電気的に接続されてい
る。
【0011】枠体3内には樹脂が充填されることにより
樹脂層10が形成され、半導体素子4を気密封止してい
る。樹脂層10はエポキシ樹脂からなり、銀、アルミニ
ウム、銅等の金属粉末や炭化珪素、窒化アルミニウム等
の無機物粉末がエポキシ樹脂に対し5〜50重量%の範
囲で含まれている。この金属粉末や無機物粉末により樹
脂層10は熱伝導率が向上している。なお、金属粉末や
無機物粉末が前記範囲内であれば、樹脂層10の絶縁性
が保たれるとともに、枠体3内に樹脂を充填して樹脂層
10を形成する際に樹脂の流動性が充分に確保され、半
導体素子4を気密封止するのに完全な樹脂層10を形成
することが可能となる。
【0012】次に、製造方法について説明する。まず、
アルミニウムの原板から、基体2及び枠体3用のアルミ
ニウム板をそれぞれ所定の形状に打ち抜く。このよう
に、基体2及び枠体3は、従来のアルミナセラミックか
ら形成された場合に比べて、簡単な工程で製造すること
が可能であり、安価である。打ち抜かれたアルミニウム
板の表面に、周知の陽極酸化法により黒色のAl2 3
膜2bを形成して基体2を形成する。枠体3用のアルミ
ニウム板にも基体2と同様にAl2 3 膜を形成する。
【0013】続いて、基体2の1主面2c(図1では下
面)にエポキシ樹脂からなる固定用接着剤6を配置し、
固定用接着剤6上に外部リード端子8を固定する。次
に、半導体素子4を基体2の下面に接着剤5を介して固
定する。そして、ボンディングワイヤ9を用いて半導体
素子4と外部リード端子8とを電気的に接続する。続い
て、枠体3を基体2の主面2cに固定用接着剤7を介し
て固定する。続いて、樹脂ポッティング法により、枠体
3内に形成された空間に金属粉末や無機物粉末を含んだ
エポキシ樹脂を充填して樹脂層10を形成し、半導体素
子4を気密封止する。
【0014】次に、半導体素子収納用パッケージ1の放
熱効果について説明する。外部リード端子8から半導体
素子4に通電されると、半導体素子4は熱を発生する。
この熱は、熱伝導率の良いアルミニウムからなる基体2
を介して効率良く外部に逃げる。基体2の表面には黒色
のAl2 3 膜2bが形成されており、放熱効率はさら
に高い。また、枠体3も、基体2と同様にアルミニウム
製であり黒色のAl2 3 膜が表面に形成されている。
したがって、枠体3も半導体素子4からの熱を効率良く
外部に逃す。
【0015】また、半導体素子4は金属粉末や無機物粉
末入りエポキシ樹脂からなる樹脂層10に覆われてい
る。そして、5〜50重量%程度の金属粉末や無機物粉
末がエポキシ樹脂に含まれているため、樹脂層10の熱
伝導率は向上している。そのため、半導体素子4から発
生した熱は樹脂層10を介して効率良く外部に逃げる。
さらにまた、外部リード端子8は、銅系合金からなるた
め熱伝導率が高く、半導体素子4から発生した熱を効率
良く外部に逃す。
【0016】以上に述べたように、半導体素子4から発
生した熱は、それぞれ放熱効率の良い基体2,枠体3,
樹脂層10及び外部リード端子8を介して外部に逃げ
る。このように、半導体素子収納用パッケージ1全体の
放熱効率は向上しているので、半導体素子4には熱によ
る誤動作等の不具合は起こりにくい。なお、基体2及び
枠体3は共に、表面に形成されたAl2 3 膜により電
気的絶縁処理が施されるため、たとえ外部リード端子8
が基体2又は枠体3に接触して配置されても、短絡は生
じない。この場合、基体2及び枠体に形成されるAl 2
3 膜は、その厚みが1μm未満であると基体2及び枠
体3の電気的絶縁処理が不完全となる場合があり、また
10μmを超えると基体2及び枠体3が電子部品から発
生した熱を外部に効率良く逃がすのが困難となる。した
がって、基体2及び枠体3に形成されるAl23 膜の
厚みは1〜10μmとするのが好ましい。
【0017】また、以上の実施例では、基体2及び枠体
3はアルミニウム製であり、従来のアルミナセラミック
に比べて重量が軽く、また衝撃に対して強い。そのた
め、半導体素子収納用パッケージ1全体が軽量化され、
強度が向上する。さらに、アルミニウムは安価な材料で
あり、製造工程が簡単であるため、半導体素子収納用パ
ッケージ1は安価に製造され得る。
【0018】〔他の実施例〕 (a) 前記実施例は、半導体素子収納用パッケージで
あったが、他の電子部品を収納するパッケージにも本発
明を用い得る。 (b) 前記実施例では、基体2及び枠体3の表面に形
成されたAl2 3 膜は黒色であったが、これは他の色
となるように形成しても良い。 (c) 前記実施例の樹脂層10は、エポキシ樹脂に代
えて例えばシリコン樹脂等の他の種類の樹脂から構成さ
れても良い。
【0019】
【発明の効果】本発明に係る電子部品収納用パッケージ
では、電子部品を覆う樹脂層が高熱伝導性粉末を含んで
いる。したがって、樹脂層の熱伝導率が向上し、電子部
品から発生する熱を効率良く外部に逃がせる。また基体
及び枠体が熱伝導率の高いアルミニウムにより形成され
ている場合には、電子部品から発生した熱を基体及び枠
体が効率よく外部に逃がし、その結果、電子部品は低温
に維持され正常に作動する。
【図面の簡単な説明】
【図1】本発明の一実施例による半導体素子収納用パッ
ケージの縦断面図。
【図2】図1の部分拡大図。
【符号の説明】
1 半導体素子収納用パッケージ 2 基体 2a Al2 3 膜 3 枠体 4 半導体素子 10 樹脂層

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】一主面に電子部品が固定される基体と、前
    記基体の前記主面側に間に外部リード端子を挟んで固定
    された枠体と、前記電子部品を覆うように前記枠体内に
    充填された樹脂層とを備えた電子部品収納用パッケージ
    であって、前記樹脂層が高熱伝導性粉末を含んでいるこ
    とを特徴とする電子部品収納用パッケージ。
  2. 【請求項2】前記樹脂層は、前記高熱伝導性粉末の含有
    量が5乃至50重量%の範囲である請求項1に記載の電
    子部品収納用パッケージ。
  3. 【請求項3】前記基体及び枠体がアルミニウムからな
    り、且つ前記基体及び枠体の少なくとも対接する面に厚
    みが1乃至10μmの酸化膜を有している請求項1に記
    載の電子部品収納用パッケージ。
JP3215157A 1991-08-27 1991-08-27 電子部品収納用パツケージ Pending JPH05129482A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3215157A JPH05129482A (ja) 1991-08-27 1991-08-27 電子部品収納用パツケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3215157A JPH05129482A (ja) 1991-08-27 1991-08-27 電子部品収納用パツケージ

Publications (1)

Publication Number Publication Date
JPH05129482A true JPH05129482A (ja) 1993-05-25

Family

ID=16667606

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3215157A Pending JPH05129482A (ja) 1991-08-27 1991-08-27 電子部品収納用パツケージ

Country Status (1)

Country Link
JP (1) JPH05129482A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011142286A (ja) * 2010-01-06 2011-07-21 Samsung Electro-Mechanics Co Ltd 電子部品内蔵型プリント基板およびその製造方法
WO2018097409A1 (ko) * 2016-11-28 2018-05-31 주식회사 네패스 절연 프레임을 이용하여 제조된 반도체 패키지 및 이의 제조방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61120451A (ja) * 1984-11-16 1986-06-07 Nec Corp 半導体容器
JPH02151055A (ja) * 1988-12-01 1990-06-11 Hitachi Ltd 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61120451A (ja) * 1984-11-16 1986-06-07 Nec Corp 半導体容器
JPH02151055A (ja) * 1988-12-01 1990-06-11 Hitachi Ltd 半導体装置

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011142286A (ja) * 2010-01-06 2011-07-21 Samsung Electro-Mechanics Co Ltd 電子部品内蔵型プリント基板およびその製造方法
WO2018097409A1 (ko) * 2016-11-28 2018-05-31 주식회사 네패스 절연 프레임을 이용하여 제조된 반도체 패키지 및 이의 제조방법
WO2018097412A1 (ko) * 2016-11-28 2018-05-31 주식회사 네패스 칩 패키지 및 이의 제조방법
WO2018097410A1 (ko) * 2016-11-28 2018-05-31 주식회사 네패스 신뢰성을 가지는 반도체 패키지 및 이의 제조방법
WO2018097408A1 (ko) * 2016-11-28 2018-05-31 주식회사 네패스 절연 프레임을 이용한 반도체 패키지 및 이의 제조방법
WO2018097413A1 (ko) * 2016-11-28 2018-05-31 주식회사 네패스 반도체 패키지 및 이의 제조방법
KR20180060896A (ko) * 2016-11-28 2018-06-07 주식회사 네패스 칩 패키지 및 이의 제조방법
KR20180060891A (ko) * 2016-11-28 2018-06-07 주식회사 네패스 신뢰성을 가지는 반도체 패키지 및 이의 제조방법
KR101870164B1 (ko) * 2016-11-28 2018-07-19 주식회사 네패스 칩 패키지 및 이의 제조방법
US11062990B2 (en) 2016-11-28 2021-07-13 Nepes Laweh Corporation Semiconductor package of using insulating frame

Similar Documents

Publication Publication Date Title
US4524238A (en) Semiconductor packages
JP4610414B2 (ja) 電子部品収納用パッケージおよび電子装置ならびに電子装置の実装構造
JPH11330283A (ja) 半導体モジュール及び大型半導体モジュール
US4807018A (en) Method and package for dissipating heat generated by an integrated circuit chip
US8450842B2 (en) Structure and electronics device using the structure
JP3495246B2 (ja) 電子部品収納用パッケージ
JPH06132425A (ja) 半導体装置
JPH05129482A (ja) 電子部品収納用パツケージ
JP2828553B2 (ja) 半導体装置
JP4525193B2 (ja) 光半導体素子用パッケージとそれを用いた発光装置
JP2002076183A (ja) 半導体素子収納用パッケージ
JP3502511B2 (ja) 半導体装置
JP2792638B2 (ja) 半導体素子収納用パッケージ
JP2831219B2 (ja) 半導体装置
JP2006128589A (ja) 電子部品収納用パッケージおよび電子装置
JPH03101256A (ja) 半導体装置
JP3971592B2 (ja) 半導体素子収納用パッケージ
JPH11233659A (ja) 電子部品収納用パッケージ
JP2005050950A (ja) 中空パッケージ及び半導体装置
JPH06188341A (ja) 半導体素子収納用パッケージ
JP2003100933A (ja) 半導体素子収納用パッケージ
JPH06188324A (ja) 半導体装置
JPS6094746A (ja) 集積回路の実装方法
JP2005050932A (ja) 半導体素子収納用パッケージおよび半導体装置
JPS6062140A (ja) 樹脂封止型半導体装置