JPH09275172A - 半導体装置およびその実装構造体 - Google Patents
半導体装置およびその実装構造体Info
- Publication number
- JPH09275172A JPH09275172A JP8101899A JP10189996A JPH09275172A JP H09275172 A JPH09275172 A JP H09275172A JP 8101899 A JP8101899 A JP 8101899A JP 10189996 A JP10189996 A JP 10189996A JP H09275172 A JPH09275172 A JP H09275172A
- Authority
- JP
- Japan
- Prior art keywords
- pellet
- semiconductor device
- turbulent flow
- substrate
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
- H01L2224/141—Disposition
- H01L2224/1418—Disposition being disposed on at least two different sides of the body, e.g. dual array
- H01L2224/14181—On opposite sides of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Abstract
(57)【要約】
【課題】 放熱性能を高め薄型化する。
【解決手段】 送風機３０を備えた筐体２９の内部に実
装されているＢＧＡ・ＩＣ１０はペレット１１が基板１
７の一主面にバンプから形成された接続端子２１でＣＣ
Ｂ接続されているとともに、ペレット１１と基板１７と
の間に接続端子２１群によって形成された薄い空間に補
強用樹脂層２５が形成されており、ペレット１１の上面
に乱流発生用突起１６が複数個突設されている。 【効果】 送風機で発生された流れが各乱流発生用突起
に接触すると、各乱流発生用突起の周りで乱流が発生す
るため、ペレットの発熱は流れに効率よく吸収される。
よって、ペレットの発熱は流れに効率よく放出される。
流れに放出された熱は流れによって筐体の外部に排出さ
れる。
装されているＢＧＡ・ＩＣ１０はペレット１１が基板１
７の一主面にバンプから形成された接続端子２１でＣＣ
Ｂ接続されているとともに、ペレット１１と基板１７と
の間に接続端子２１群によって形成された薄い空間に補
強用樹脂層２５が形成されており、ペレット１１の上面
に乱流発生用突起１６が複数個突設されている。 【効果】 送風機で発生された流れが各乱流発生用突起
に接触すると、各乱流発生用突起の周りで乱流が発生す
るため、ペレットの発熱は流れに効率よく吸収される。
よって、ペレットの発熱は流れに効率よく放出される。
流れに放出された熱は流れによって筐体の外部に排出さ
れる。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置および
その実装構造体、特に、半導体ペレット（以下、ペレッ
トまたはチップという。）がフリップ・チップ（ｆｌｉ
ｐ ｃｈｉｐ）接続により配線基板（以下、単に基板と
いう。）にボンディングされている半導体装置およびそ
の実装構造体に関し、例えば、集積回路が作り込まれた
ペレットが基板上にコントロールド・コラップス・ボン
ディング（ｃｏｎｔｒｏｌｌｅｄｃｏｌｌａｐｓｅ ｂ
ｏｎｄｉｎｇ。以下、ＣＣＢという。）により機械的か
つ電気的に接続されている半導体装置およびその実装構
造体に利用して有効な技術に関する。
その実装構造体、特に、半導体ペレット（以下、ペレッ
トまたはチップという。）がフリップ・チップ（ｆｌｉ
ｐ ｃｈｉｐ）接続により配線基板（以下、単に基板と
いう。）にボンディングされている半導体装置およびそ
の実装構造体に関し、例えば、集積回路が作り込まれた
ペレットが基板上にコントロールド・コラップス・ボン
ディング（ｃｏｎｔｒｏｌｌｅｄｃｏｌｌａｐｓｅ ｂ
ｏｎｄｉｎｇ。以下、ＣＣＢという。）により機械的か
つ電気的に接続されている半導体装置およびその実装構
造体に利用して有効な技術に関する。
【０００２】
【従来の技術】フリップチップ接続とはペレットが能動
素子面を基板に向けて接続される技術である。通常、ペ
レットに半田等によってバンプ（突起電極、Ｂｕｍｐ）
が形成され、ペレットが裏返しに配されて基板の指定位
置に整合された後に、バンプが溶融されて形成される接
続端子群によって一括して機械的かつ電気的に接続され
る。バンプはペレットの周辺部だけでなく、ペレットの
任意の位置に配置することができるため、１５×１５の
マトリクスとしただけで容易に２２５個のＩ／Ｏ数が取
れる。
素子面を基板に向けて接続される技術である。通常、ペ
レットに半田等によってバンプ（突起電極、Ｂｕｍｐ）
が形成され、ペレットが裏返しに配されて基板の指定位
置に整合された後に、バンプが溶融されて形成される接
続端子群によって一括して機械的かつ電気的に接続され
る。バンプはペレットの周辺部だけでなく、ペレットの
任意の位置に配置することができるため、１５×１５の
マトリクスとしただけで容易に２２５個のＩ／Ｏ数が取
れる。
【０００３】バンプによって形成された接続端子の信頼
性はペレットと基板との熱膨張係数（ｃｏｅｆｆｉｃｉ
ｅｎｔ ｏｆ ｔｈｅｒｍａｌ ｅｘｐａｎｓｉｏｎ）
の整合によって決まるため、基板材料にはペレットと同
一材料であるシリコン（Ｓｉ）か、または、炭化シリコ
ン（ＳｉＣ）や窒化アルミニウム（ＡｌＮ）のように熱
膨張係数がシリコンに近い材料が使用される。
性はペレットと基板との熱膨張係数（ｃｏｅｆｆｉｃｉ
ｅｎｔ ｏｆ ｔｈｅｒｍａｌ ｅｘｐａｎｓｉｏｎ）
の整合によって決まるため、基板材料にはペレットと同
一材料であるシリコン（Ｓｉ）か、または、炭化シリコ
ン（ＳｉＣ）や窒化アルミニウム（ＡｌＮ）のように熱
膨張係数がシリコンに近い材料が使用される。
【０００４】ところで、コンピュータの実装技術におい
ては、実装遅延を可及的に小さくするために、パッケー
ジによって占有される面積を減少させることが必須であ
る。したがって、ペレット・サイズと同じ程度までコン
パクトにしたパッケージが求められるため、フリップ・
チップ接続を利用したパッケージが開発されている。こ
のようなパッケージとして、マイクロ・キャリア（ｍｉ
ｃｒｏ ｃａｒｒｉｅｒ ｆｏｒ ＬＳＩｃｈｉｐ。以
下、ＭＣＣという。）がある。すなわち、ＭＣＣは基板
にペレットが半田バンプによるＣＣＢによってフリップ
・チップ接続されているとともに、ペレットが封止体に
よって気密封止されているパッケージである。そして、
このＭＣＣはコンピュータの筐体内に実装されるが、コ
ンピュータの筐体には空冷効率を高めるために、送風機
等の気流発生装置が設備されている。
ては、実装遅延を可及的に小さくするために、パッケー
ジによって占有される面積を減少させることが必須であ
る。したがって、ペレット・サイズと同じ程度までコン
パクトにしたパッケージが求められるため、フリップ・
チップ接続を利用したパッケージが開発されている。こ
のようなパッケージとして、マイクロ・キャリア（ｍｉ
ｃｒｏ ｃａｒｒｉｅｒ ｆｏｒ ＬＳＩｃｈｉｐ。以
下、ＭＣＣという。）がある。すなわち、ＭＣＣは基板
にペレットが半田バンプによるＣＣＢによってフリップ
・チップ接続されているとともに、ペレットが封止体に
よって気密封止されているパッケージである。そして、
このＭＣＣはコンピュータの筐体内に実装されるが、コ
ンピュータの筐体には空冷効率を高めるために、送風機
等の気流発生装置が設備されている。
【０００５】なお、ＭＣＣを述べてある例としては、株
式会社日経ＢＰ社発行「実践講座ＶＬＳＩパッケージン
グ技術（下）」１９９３年５月３１日発行Ｐ１７３〜Ｐ
１７８、がある。
式会社日経ＢＰ社発行「実践講座ＶＬＳＩパッケージン
グ技術（下）」１９９３年５月３１日発行Ｐ１７３〜Ｐ
１７８、がある。
【０００６】
【発明が解決しようとする課題】ＭＣＣにおいてはペレ
ットの発熱はペレットの裏面からキャップに放出され、
さらに、キャップからコンピュータの筐体内部に放熱さ
れるため、放熱効率が低下する。そこで、キャップの上
面にヒートシンクを取り付けてキャップから筐体内部へ
の放熱効率を高める構造が採用されている。しかしなが
ら、キャップの上面にヒートシンクを取り付ける構造に
おいては、ＭＣＣのサイズが大きくなってしまうため、
コンピュータの筐体が大きくなり、コンピュータが大型
になってしまうという問題点がある。
ットの発熱はペレットの裏面からキャップに放出され、
さらに、キャップからコンピュータの筐体内部に放熱さ
れるため、放熱効率が低下する。そこで、キャップの上
面にヒートシンクを取り付けてキャップから筐体内部へ
の放熱効率を高める構造が採用されている。しかしなが
ら、キャップの上面にヒートシンクを取り付ける構造に
おいては、ＭＣＣのサイズが大きくなってしまうため、
コンピュータの筐体が大きくなり、コンピュータが大型
になってしまうという問題点がある。
【０００７】本発明の目的は、放熱性能を高めることが
できるとともに、薄型化することができる半導体装置を
提供することにある。
できるとともに、薄型化することができる半導体装置を
提供することにある。
【０００８】さらに、本発明の目的は、その半導体装置
を実装して筐体を薄型化した半導体装置の実装構造体を
提供することにある。
を実装して筐体を薄型化した半導体装置の実装構造体を
提供することにある。
【０００９】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を説明すれば、次の通り
である。
発明のうち代表的なものの概要を説明すれば、次の通り
である。
【００１０】すなわち、流れ発生装置を備えた筐体内部
に実装されている半導体装置は、半導体ペレットが基板
の一主面にバンプから形成された接続端子によって機械
的かつ電気的に接続されているともに、半導体ペレット
と基板との間に接続端子群によって形成された薄い空間
に補強用樹脂層が形成されており、半導体ペレットの接
続端子群を形成された側と反対側の主面に乱流発生用突
起が複数個突設されている。
に実装されている半導体装置は、半導体ペレットが基板
の一主面にバンプから形成された接続端子によって機械
的かつ電気的に接続されているともに、半導体ペレット
と基板との間に接続端子群によって形成された薄い空間
に補強用樹脂層が形成されており、半導体ペレットの接
続端子群を形成された側と反対側の主面に乱流発生用突
起が複数個突設されている。
【００１１】前記した手段において、流れ発生装置によ
って発生された流れが各乱流発生用突起に接触すると、
各乱流発生用突起の周りにおいて乱流がそれぞれ発生す
るため、半導体ペレットの発熱は流れに効率よく吸収さ
れる。したがって、半導体ペレットの発熱は流れに効率
よく放出されることになる。流れに放出された熱は流れ
によって筐体の外部に排出されることになる。
って発生された流れが各乱流発生用突起に接触すると、
各乱流発生用突起の周りにおいて乱流がそれぞれ発生す
るため、半導体ペレットの発熱は流れに効率よく吸収さ
れる。したがって、半導体ペレットの発熱は流れに効率
よく放出されることになる。流れに放出された熱は流れ
によって筐体の外部に排出されることになる。
【００１２】他方、半導体ペレットの上側には構造物が
無いため、筐体の厚さは筐体内部に実装された半導体装
置の厚さに影響されずに薄く構成することができる。
無いため、筐体の厚さは筐体内部に実装された半導体装
置の厚さに影響されずに薄く構成することができる。
【００１３】そして、乱流発生用突起を半球形状に形成
することにより、乱流を効率よく発生させることができ
るとともに、乱流発生用突起を表面張力を利用して精密
に、しかも、簡単に形成することができる。
することにより、乱流を効率よく発生させることができ
るとともに、乱流発生用突起を表面張力を利用して精密
に、しかも、簡単に形成することができる。
【００１４】
【発明の実施の形態】図１は本発明の一実施形態である
半導体装置の実装構造体を示しており、（ａ）は一部省
略正面断面図、（ｂ）は半導体装置の斜視図である。図
２（ａ）、（ｂ）は半導体装置の製造途中を示す各正面
断面図である。
半導体装置の実装構造体を示しており、（ａ）は一部省
略正面断面図、（ｂ）は半導体装置の斜視図である。図
２（ａ）、（ｂ）は半導体装置の製造途中を示す各正面
断面図である。
【００１５】本実施形態において、本発明に係る半導体
装置の実装構造体は、パーソナルコンピュータ（以下、
コンピュータという。）に使用されるものとして構成さ
れており、その半導体装置はボール・グリッド・アレー
形パッケージを備えている半導体集積回路装置（以下、
ＢＧＡ・ＩＣという。）１０として構成されている。ま
た、このＢＧＡ・ＩＣ１０は機能的には高い放熱性能が
要求されるメモリーＩＣとして構成されている。そし
て、ＢＧＡ・ＩＣ１０はペレットと、基板と、補強用樹
脂層とを備えている。
装置の実装構造体は、パーソナルコンピュータ（以下、
コンピュータという。）に使用されるものとして構成さ
れており、その半導体装置はボール・グリッド・アレー
形パッケージを備えている半導体集積回路装置（以下、
ＢＧＡ・ＩＣという。）１０として構成されている。ま
た、このＢＧＡ・ＩＣ１０は機能的には高い放熱性能が
要求されるメモリーＩＣとして構成されている。そし
て、ＢＧＡ・ＩＣ１０はペレットと、基板と、補強用樹
脂層とを備えている。
【００１６】本実施形態において、ペレット１１はシリ
コンウエハが用いられて正方形の薄板形状の小片に形成
されており、そのアクティブエリアには高集積度のメモ
リー素子を含む集積回路（以下、集積回路という。）が
作り込まれている。集積回路が作り込まれたアクティブ
エリアは、ペレット１１の一主面側に位置されており、
そのアクティブエリア側の主面（以下、第１主面という
ことがある。）の周辺部には、集積回路を外部に電気的
に引き出すための電極パッド１２が複数個、周方向に間
隔を置かれて配設されている。各電極パッド１２には後
記する接続端子を形成するための半田バンプ１３がそれ
ぞれ突設されており、半田バンプ１３は半田材料が用い
られて半球形状に形成されている。
コンウエハが用いられて正方形の薄板形状の小片に形成
されており、そのアクティブエリアには高集積度のメモ
リー素子を含む集積回路（以下、集積回路という。）が
作り込まれている。集積回路が作り込まれたアクティブ
エリアは、ペレット１１の一主面側に位置されており、
そのアクティブエリア側の主面（以下、第１主面という
ことがある。）の周辺部には、集積回路を外部に電気的
に引き出すための電極パッド１２が複数個、周方向に間
隔を置かれて配設されている。各電極パッド１２には後
記する接続端子を形成するための半田バンプ１３がそれ
ぞれ突設されており、半田バンプ１３は半田材料が用い
られて半球形状に形成されている。
【００１７】また、ペレット１１のアクティブエリアと
反対側の主面（以下、第２主面ということがある。）に
は、複数個の乱流発生用突起が突設された突起支持板１
４が半田材料または熱伝導性の良好な接着材を使用され
て固定されている。すなわち、突起支持板１４は銅材料
（銅またはその合金）やアルミニウム材料（アルミニウ
ムまたはその合金）等の熱伝導性の良好な材料が使用さ
れて、ペレット１１の平面形状と等しい平板形状に形成
された本体１５を備えており、本体１５の上面には乱流
発生用突起１６が複数個、マトリックス状に配列されて
それぞれ突設されている。乱流発生用突起１６は半田材
料や銅材料、アルミニウム材料等の熱伝導性の良好な材
料が使用されて半球形状に形成されており、半球形状の
大きさは後述するように所定の大きさに設定することが
望ましい。ちなみに、所定の大きさの複数個の乱流発生
用突起１６は本体１５に次のようにして形成することが
できる。めっき処理やスクリーン印刷等の適当な手段に
より、突起用原料が所定の体積分ずつ本体１５の上面に
マトリックス状に配列されて付着される。その後、本体
１５ごと加熱されてマトリックス状に配列された各箇所
の突起用原料が溶融された後に固化される。各箇所の突
起用原料は溶融すると、表面張力によって半球形状にな
るため、固化した後に本体１５の上面には半球形状の乱
流発生用突起１６がマトリックス状に配列されて突設さ
れた状態になる。この際、半球形状の乱流発生用突起１
６の大きさは、本体１５に付着させる突起用原料の量に
よって制御することができる。
反対側の主面（以下、第２主面ということがある。）に
は、複数個の乱流発生用突起が突設された突起支持板１
４が半田材料または熱伝導性の良好な接着材を使用され
て固定されている。すなわち、突起支持板１４は銅材料
（銅またはその合金）やアルミニウム材料（アルミニウ
ムまたはその合金）等の熱伝導性の良好な材料が使用さ
れて、ペレット１１の平面形状と等しい平板形状に形成
された本体１５を備えており、本体１５の上面には乱流
発生用突起１６が複数個、マトリックス状に配列されて
それぞれ突設されている。乱流発生用突起１６は半田材
料や銅材料、アルミニウム材料等の熱伝導性の良好な材
料が使用されて半球形状に形成されており、半球形状の
大きさは後述するように所定の大きさに設定することが
望ましい。ちなみに、所定の大きさの複数個の乱流発生
用突起１６は本体１５に次のようにして形成することが
できる。めっき処理やスクリーン印刷等の適当な手段に
より、突起用原料が所定の体積分ずつ本体１５の上面に
マトリックス状に配列されて付着される。その後、本体
１５ごと加熱されてマトリックス状に配列された各箇所
の突起用原料が溶融された後に固化される。各箇所の突
起用原料は溶融すると、表面張力によって半球形状にな
るため、固化した後に本体１５の上面には半球形状の乱
流発生用突起１６がマトリックス状に配列されて突設さ
れた状態になる。この際、半球形状の乱流発生用突起１
６の大きさは、本体１５に付着させる突起用原料の量に
よって制御することができる。
【００１８】他方、ＢＧＡ・ＩＣ１０の基板１７は本体
１８を備えている。この本体１８はアルミナ・セラミッ
ク等の絶縁材料が用いられてペレット１１よりも充分に
大きな正方形の平板形状にされている。本体１８の一主
面（以下、上面とする。）には多数個のＣＣＢ用パッド
（以下、パッドという。）１９が、前記ペレット１１に
突設された各半田バンプ１３にそれぞれ対応するように
配列されて形成されている。パッド１９の表面は前記し
た半田バンプ１３との半田濡れ性を確保し得るように表
面処理（図示せず）が施されている。
１８を備えている。この本体１８はアルミナ・セラミッ
ク等の絶縁材料が用いられてペレット１１よりも充分に
大きな正方形の平板形状にされている。本体１８の一主
面（以下、上面とする。）には多数個のＣＣＢ用パッド
（以下、パッドという。）１９が、前記ペレット１１に
突設された各半田バンプ１３にそれぞれ対応するように
配列されて形成されている。パッド１９の表面は前記し
た半田バンプ１３との半田濡れ性を確保し得るように表
面処理（図示せず）が施されている。
【００１９】また、本体１８の下面にはパッド１９と対
応する数の外部端子２１が本体１８の全面にわたって均
一なマトリクス状に配列されており、各外部端子２１は
各パッド１９に互いに電気的に独立するように各電気配
線２０を介して接続されている。各外部端子２１にはＢ
ＧＡ・ＩＣ１０を後記するマザーボードに実装するため
の実装用バンプ２２が半田材料を用いられて半球形状に
形成されている。
応する数の外部端子２１が本体１８の全面にわたって均
一なマトリクス状に配列されており、各外部端子２１は
各パッド１９に互いに電気的に独立するように各電気配
線２０を介して接続されている。各外部端子２１にはＢ
ＧＡ・ＩＣ１０を後記するマザーボードに実装するため
の実装用バンプ２２が半田材料を用いられて半球形状に
形成されている。
【００２０】以上のように構成された基板１７には前記
構成に係るペレット１１が、接続端子形成工程において
ＣＣＢによって機械的かつ電気的に接続される。すなわ
ち、図２（ａ）に示されているように、ペレット１１の
各半田バンプ１３が基板１７の各パッド１９にそれぞれ
整合するフェイスダウン状態にて、ペレット１１は基板
１７に位置合わせされるとともに、フラックスまたは半
田クリーム（図示せず）によって仮接着される。この
後、不活性ガス（例えば、窒素ガス）雰囲気の加熱炉等
による適当なリフロー処理が実施されることによって、
各半田バンプ１３は予め設定された温度で同時に溶融さ
れる。このリフロー処理によって、各半田バンプ１３に
よる各接続端子２３が図２（ｂ）に示されているように
それぞれ同時に形成される。この接続端子２３群の形成
によってペレット１１と基板１７との結合体であるＢＧ
Ａ・ＩＣ１０が製造されたことになる。
構成に係るペレット１１が、接続端子形成工程において
ＣＣＢによって機械的かつ電気的に接続される。すなわ
ち、図２（ａ）に示されているように、ペレット１１の
各半田バンプ１３が基板１７の各パッド１９にそれぞれ
整合するフェイスダウン状態にて、ペレット１１は基板
１７に位置合わせされるとともに、フラックスまたは半
田クリーム（図示せず）によって仮接着される。この
後、不活性ガス（例えば、窒素ガス）雰囲気の加熱炉等
による適当なリフロー処理が実施されることによって、
各半田バンプ１３は予め設定された温度で同時に溶融さ
れる。このリフロー処理によって、各半田バンプ１３に
よる各接続端子２３が図２（ｂ）に示されているように
それぞれ同時に形成される。この接続端子２３群の形成
によってペレット１１と基板１７との結合体であるＢＧ
Ａ・ＩＣ１０が製造されたことになる。
【００２１】このＢＧＡ・ＩＣ１０において、ペレット
１１は基板１７に接続端子２３群によって機械的に接続
された状態になるとともに、その集積回路が基板１７の
各外部端子２１に各電極パッド１２、接続端子２３、パ
ッド１９および電気配線２０を介して電気的に接続され
た状態になる。
１１は基板１７に接続端子２３群によって機械的に接続
された状態になるとともに、その集積回路が基板１７の
各外部端子２１に各電極パッド１２、接続端子２３、パ
ッド１９および電気配線２０を介して電気的に接続され
た状態になる。
【００２２】このようにして接続端子２３群によって機
械的かつ電気的に接続されたペレット１１と基板１７と
の対向面間には、薄い空間２４が各接続端子２３の高さ
によって形成される。この薄い空間２４は面積がペレッ
ト１１と等しく高さが接続端子２３と等しく、床面から
天井面の高さが平面面積よりもきわめて広い状態になっ
ている。そして、この薄い空間２４には接続端子２３群
を補強するための樹脂層２５がポッティング法によって
形成される。すなわち、補強用樹脂層２５はエポキシ樹
脂を主成分とする液状の封止樹脂材料が基板本体１８上
のペレット１１の薄い空間２４に全体的に均一になるよ
うに充填された後、硬化されることにより、成形され
る。この補強用樹脂層２５は接続端子２３群を完全に包
囲した状態になっているため、接続端子２３群およびペ
レット１１のアクティブエリアを樹脂封止した状態にな
っている。
械的かつ電気的に接続されたペレット１１と基板１７と
の対向面間には、薄い空間２４が各接続端子２３の高さ
によって形成される。この薄い空間２４は面積がペレッ
ト１１と等しく高さが接続端子２３と等しく、床面から
天井面の高さが平面面積よりもきわめて広い状態になっ
ている。そして、この薄い空間２４には接続端子２３群
を補強するための樹脂層２５がポッティング法によって
形成される。すなわち、補強用樹脂層２５はエポキシ樹
脂を主成分とする液状の封止樹脂材料が基板本体１８上
のペレット１１の薄い空間２４に全体的に均一になるよ
うに充填された後、硬化されることにより、成形され
る。この補強用樹脂層２５は接続端子２３群を完全に包
囲した状態になっているため、接続端子２３群およびペ
レット１１のアクティブエリアを樹脂封止した状態にな
っている。
【００２３】以上のようにして製造され構成されたＢＧ
Ａ・ＩＣ１０はマザーボード２６に他の電子部品や電子
装置（図示せず）と共に実装される。ＢＧＡ・ＩＣ１０
のマザーボード２６への実装に際して、マザーボード２
６の実装面に形成された各ランド２７にＢＧＡ・ＩＣ１
０下面の各実装用バンプ２２がそれぞれ整合されてリフ
ロー半田付け処理されることにより、各実装用接続端子
２８がそれぞれ形成される。ＢＧＡ・ＩＣ１０はこの実
装用接続端子２８群によってマザーボード２６に機械的
かつ電気的に接続された状態になる。
Ａ・ＩＣ１０はマザーボード２６に他の電子部品や電子
装置（図示せず）と共に実装される。ＢＧＡ・ＩＣ１０
のマザーボード２６への実装に際して、マザーボード２
６の実装面に形成された各ランド２７にＢＧＡ・ＩＣ１
０下面の各実装用バンプ２２がそれぞれ整合されてリフ
ロー半田付け処理されることにより、各実装用接続端子
２８がそれぞれ形成される。ＢＧＡ・ＩＣ１０はこの実
装用接続端子２８群によってマザーボード２６に機械的
かつ電気的に接続された状態になる。
【００２４】ＢＧＡ・ＩＣ１０が実装されたマザーボー
ド２６はコンピュータの筐体２９に挿入されて固定され
る。筐体２９は厚さの薄い箱形状に形成されており、適
当な箇所には筐体内部に気流を発生させるための送風機
３０が設備されている。
ド２６はコンピュータの筐体２９に挿入されて固定され
る。筐体２９は厚さの薄い箱形状に形成されており、適
当な箇所には筐体内部に気流を発生させるための送風機
３０が設備されている。
【００２５】次に、本実施形態の作用および効果を説明
する。マザーボード２６に実装されたＢＧＡ・ＩＣ１０
が筐体２９の内部で稼働されてペレット１１が発熱した
場合に、筐体２９に設備された送風機３０によって発生
された気流３１が各乱流発生用突起１６に接触すると、
各乱流発生用突起１６の周りにおいて乱流３２がそれぞ
れ発生するため、ペレット１１からの発熱は気流３１に
効率よく吸収される。したがって、ペレット１１の発熱
は気流３１に効率よく放出されることになる。気流３１
に放出された熱は気流３１によって筐体２９の外部に効
率よく排出されることになる。
する。マザーボード２６に実装されたＢＧＡ・ＩＣ１０
が筐体２９の内部で稼働されてペレット１１が発熱した
場合に、筐体２９に設備された送風機３０によって発生
された気流３１が各乱流発生用突起１６に接触すると、
各乱流発生用突起１６の周りにおいて乱流３２がそれぞ
れ発生するため、ペレット１１からの発熱は気流３１に
効率よく吸収される。したがって、ペレット１１の発熱
は気流３１に効率よく放出されることになる。気流３１
に放出された熱は気流３１によって筐体２９の外部に効
率よく排出されることになる。
【００２６】ここで、乱流発生用突起１６の半球の内径
をｄ（ｍ）、送風機３０による気流３１の風速をｕ（ｍ
／ｓ）、筐体２９内の空気の粘性率をν（ｍ2 ／ｓ）と
した時、半径ｄは、ｕ×ｄ／νが、約５００を超えるよ
うに設定することが望ましい。ちなみに、空気の粘性率
νは、２０℃で、１５×１０-6ｍ2 ／ｓである。半球形
状の乱流発生用突起１６の半径ｄをｕ×ｄ／νが、約５
００を超えるように設定すると、乱流発生用突起１６に
よって乱流が確実に発生される状態になる。
をｄ（ｍ）、送風機３０による気流３１の風速をｕ（ｍ
／ｓ）、筐体２９内の空気の粘性率をν（ｍ2 ／ｓ）と
した時、半径ｄは、ｕ×ｄ／νが、約５００を超えるよ
うに設定することが望ましい。ちなみに、空気の粘性率
νは、２０℃で、１５×１０-6ｍ2 ／ｓである。半球形
状の乱流発生用突起１６の半径ｄをｕ×ｄ／νが、約５
００を超えるように設定すると、乱流発生用突起１６に
よって乱流が確実に発生される状態になる。
【００２７】他方、ペレット１１の上側には気密封止体
のキャップや放熱フィン等の構造物が無いため、実装構
造体における筐体２９の高さはＢＧＡ・ＩＣ１０の略全
高まで低く設定することができて薄く構成することがで
きる。したがって、コンピュータを全体的に小型軽量化
することができる。また、ＢＧＡ・ＩＣ１０のペレット
１１と基板１７との間には補強用樹脂層２５が形成され
ていることにより、接続端子２３群およびペレット１１
のアクティブエリアが樹脂封止されているため、ＢＧＡ
・ＩＣ１０を全体的に気密封止しなくとも耐湿性は維持
することができる。
のキャップや放熱フィン等の構造物が無いため、実装構
造体における筐体２９の高さはＢＧＡ・ＩＣ１０の略全
高まで低く設定することができて薄く構成することがで
きる。したがって、コンピュータを全体的に小型軽量化
することができる。また、ＢＧＡ・ＩＣ１０のペレット
１１と基板１７との間には補強用樹脂層２５が形成され
ていることにより、接続端子２３群およびペレット１１
のアクティブエリアが樹脂封止されているため、ＢＧＡ
・ＩＣ１０を全体的に気密封止しなくとも耐湿性は維持
することができる。
【００２８】以上本発明者によってなされた発明を実施
形態に基づき具体的に説明したが、本発明は前記実施形
態に限定されるものではなく、その要旨を逸脱しない範
囲で種々変更可能であることはいうまでもない。
形態に基づき具体的に説明したが、本発明は前記実施形
態に限定されるものではなく、その要旨を逸脱しない範
囲で種々変更可能であることはいうまでもない。
【００２９】例えば、乱流発生用突起群が一体的に突設
された突起支持板をペレットに固定するに限らず、乱流
発生用突起は複数個をペレットに直接的に突設してもよ
い。
された突起支持板をペレットに固定するに限らず、乱流
発生用突起は複数個をペレットに直接的に突設してもよ
い。
【００３０】また、パッケージ構造は、ボール・グリッ
ド・アレー（ＢＧＡ）パッケージに限らず、チップ・オ
ン・ボード形パッケージ等のパッケージを使用すること
ができるし、フリップ・チップ等のベアチップ直接組み
込み技術等を使用することができる。ペレットの平面形
状は正方形に限らず、長方形であってもよい。
ド・アレー（ＢＧＡ）パッケージに限らず、チップ・オ
ン・ボード形パッケージ等のパッケージを使用すること
ができるし、フリップ・チップ等のベアチップ直接組み
込み技術等を使用することができる。ペレットの平面形
状は正方形に限らず、長方形であってもよい。
【００３１】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるコンピ
ュータに使用される半導体装置およびその実装構造体に
適用した場合について説明したが、それに限定されるも
のではなく、通信機器やその他の電気製品等の半導体装
置およびその実装構造体装置全般に適用することができ
る。特に、本発明は、高い放熱性能および薄型化が要求
される半導体装置の実装構造体に利用して優れた効果が
得られる。
なされた発明をその背景となった利用分野であるコンピ
ュータに使用される半導体装置およびその実装構造体に
適用した場合について説明したが、それに限定されるも
のではなく、通信機器やその他の電気製品等の半導体装
置およびその実装構造体装置全般に適用することができ
る。特に、本発明は、高い放熱性能および薄型化が要求
される半導体装置の実装構造体に利用して優れた効果が
得られる。
【００３２】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、次
の通りである。
的なものによって得られる効果を簡単に説明すれば、次
の通りである。
【００３３】半導体ペレットの接続端子群側と反対側の
主面に複数個の乱流発生用突起を突設することにより、
半導体ペレットの発熱を半導体ペレットの表面を通過す
る流れに効率よく放出させることができるため、半導体
装置の放熱性能を高めることができる。また、半導体ペ
レットの上側には構造物が無いため、半導体装置が実装
される実装構造体における筐体を薄く構成することがで
きる。したがって、この実装構造体を使用したコンピュ
ータ等を全体的に小型軽量化させることができる。
主面に複数個の乱流発生用突起を突設することにより、
半導体ペレットの発熱を半導体ペレットの表面を通過す
る流れに効率よく放出させることができるため、半導体
装置の放熱性能を高めることができる。また、半導体ペ
レットの上側には構造物が無いため、半導体装置が実装
される実装構造体における筐体を薄く構成することがで
きる。したがって、この実装構造体を使用したコンピュ
ータ等を全体的に小型軽量化させることができる。
【図１】本発明の一実施形態である半導体装置の実装構
造体を示しており、（ａ）は一部省略正面断面図、
（ｂ）は半導体装置の斜視図である。
造体を示しており、（ａ）は一部省略正面断面図、
（ｂ）は半導体装置の斜視図である。
【図２】（ａ）、（ｂ）は半導体装置の製造途中を示す
各正面断面図である。
各正面断面図である。
１０…ＢＧＡ・ＩＣ（半導体装置）、１１…ペレット
（半導体ペレット）、１２…電極パッド、１３…半田バ
ンプ、１４…突起支持板、１５…本体、１６…乱流発生
用突起、１７…基板、１８…本体、１９…ＣＣＢ用パッ
ド（パッド）、２０…電気配線、２１…外部端子、２２
…実装用バンプ、２３…接続端子、２４…薄い空間、２
５…補強用樹脂層、２６…マザーボード、２７…ラン
ド、２８…実装用接続端子、２９…筐体、３０…送風機
（流れ発生装置）、３１…気流、３２…乱流。
（半導体ペレット）、１２…電極パッド、１３…半田バ
ンプ、１４…突起支持板、１５…本体、１６…乱流発生
用突起、１７…基板、１８…本体、１９…ＣＣＢ用パッ
ド（パッド）、２０…電気配線、２１…外部端子、２２
…実装用バンプ、２３…接続端子、２４…薄い空間、２
５…補強用樹脂層、２６…マザーボード、２７…ラン
ド、２８…実装用接続端子、２９…筐体、３０…送風機
（流れ発生装置）、３１…気流、３２…乱流。
Claims (3)
- 【請求項１】 半導体ペレットが基板の一主面にバンプ
から形成された接続端子によって機械的かつ電気的に接
続されているとともに、半導体ペレットと基板との間に
接続端子群によって形成された薄い空間に補強用樹脂層
が形成されている半導体装置において、 前記半導体ペレットの接続端子群を形成された側と反対
側の主面に乱流発生用突起が複数個突設されていること
を特徴とする半導体装置。 - 【請求項２】 乱流発生用突起が半球形状に形成されて
いることを特徴とする請求項１に記載の半導体装置。 - 【請求項３】 請求項１に記載の半導体装置が、流れ発
生装置を備えた筐体の内部に実装されていることを特徴
とする半導体装置の実装構造体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8101899A JPH09275172A (ja) | 1996-04-01 | 1996-04-01 | 半導体装置およびその実装構造体 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8101899A JPH09275172A (ja) | 1996-04-01 | 1996-04-01 | 半導体装置およびその実装構造体 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09275172A true JPH09275172A (ja) | 1997-10-21 |
Family
ID=14312772
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8101899A Pending JPH09275172A (ja) | 1996-04-01 | 1996-04-01 | 半導体装置およびその実装構造体 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09275172A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104681513A (zh) * | 2013-12-03 | 2015-06-03 | 上海北京大学微电子研究院 | 压电陶瓷风扇的fc封装芯片散热系统 |
-
1996
- 1996-04-01 JP JP8101899A patent/JPH09275172A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104681513A (zh) * | 2013-12-03 | 2015-06-03 | 上海北京大学微电子研究院 | 压电陶瓷风扇的fc封装芯片散热系统 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4849857A (en) | Heat dissipating interconnect tape for use in tape automated bonding | |
| US5610442A (en) | Semiconductor device package fabrication method and apparatus | |
| JP2914342B2 (ja) | 集積回路装置の冷却構造 | |
| US4827376A (en) | Heat dissipating interconnect tape for use in tape automated bonding | |
| US6111313A (en) | Integrated circuit package having a stiffener dimensioned to receive heat transferred laterally from the integrated circuit | |
| JP3454888B2 (ja) | 電子部品ユニット及びその製造方法 | |
| US7348218B2 (en) | Semiconductor packages and methods of manufacturing thereof | |
| JP4493121B2 (ja) | 半導体素子および半導体チップのパッケージ方法 | |
| US20040169272A1 (en) | Chip on board with heat sink attachment and assembly | |
| JPH0964099A (ja) | 半導体装置及びその実装構造 | |
| US20080093733A1 (en) | Chip package and manufacturing method thereof | |
| JPH07254668A (ja) | 高熱放出用の半導体パッケージ | |
| JP2005217405A (ja) | 熱放出形半導体パッケージ及びその製造方法 | |
| US8441120B1 (en) | Heat spreader package | |
| JPH09167813A (ja) | 集積回路パッケージ | |
| JP2008060172A (ja) | 半導体装置 | |
| US7605020B2 (en) | Semiconductor chip package | |
| JP4449258B2 (ja) | 電子回路装置およびその製造方法 | |
| JP2002110869A (ja) | 半導体装置 | |
| JPH0855875A (ja) | 半導体装置 | |
| JP2000232186A (ja) | 半導体装置およびその製造方法 | |
| JP3618393B2 (ja) | 高熱伝導性を有するボールグリッドアレイ集積回路パッケージ | |
| JPH09275172A (ja) | 半導体装置およびその実装構造体 | |
| JPS62150837A (ja) | 半導体装置 | |
| JPH02306654A (ja) | 半導体装置およびこれを用いた電子装置 |