JP2009094119A - Emi吸収部品およびemi吸収方法 - Google Patents
Emi吸収部品およびemi吸収方法 Download PDFInfo
- Publication number
- JP2009094119A JP2009094119A JP2007260670A JP2007260670A JP2009094119A JP 2009094119 A JP2009094119 A JP 2009094119A JP 2007260670 A JP2007260670 A JP 2007260670A JP 2007260670 A JP2007260670 A JP 2007260670A JP 2009094119 A JP2009094119 A JP 2009094119A
- Authority
- JP
- Japan
- Prior art keywords
- emi
- component
- electromagnetic energy
- energy
- absorbing component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Abstract
【課題】プリント基板あるいは半導体集積回路の製造時に予め搭載パターンや構造等による対策を施すこと無く、予期せぬEMIに対しても、簡単に安価に対策を施すことができるEMI吸収部品を提供する。
【解決手段】電磁エネルギーを吸収する第1の手段と、前記第1の手段で吸収した電磁エネルギーを伝送する第2の手段と、前記第1の手段で吸収した電磁エネルギーを他のエネルギーに変換する第3の手段とで構成される電子回路を有するEMI吸収部品であって、前記第1の手段、前記第2の手段、および前記第3の手段のうち、少なくとも2つ以上の手段が同一の構成要素内に構成されている。
【選択図】図1
【解決手段】電磁エネルギーを吸収する第1の手段と、前記第1の手段で吸収した電磁エネルギーを伝送する第2の手段と、前記第1の手段で吸収した電磁エネルギーを他のエネルギーに変換する第3の手段とで構成される電子回路を有するEMI吸収部品であって、前記第1の手段、前記第2の手段、および前記第3の手段のうち、少なくとも2つ以上の手段が同一の構成要素内に構成されている。
【選択図】図1
Description
本発明は、電子装置に用いる半導体素子が搭載された電子回路および電子部品に関し、特にEMI(Electro Magnetic Interference:電磁妨害)を抑制するための電子回路および電子部品に適用して有効な技術に関するものである。
電子装置のEMI低減を行う方法として、EMIフィルタ等の対策部品を用いる方法がとられている。また、プリント基板あるいは半導体集積回路においては、特開2001−24334号公報(特許文献1)や、特開2006−93554号公報(特許文献2)などに、パターンや構造等によりEMI低減を行う方法が開示されている。
特開2001−24334号公報
特開2006−93554号公報
EMI低減対策において、EMIフィルタ等の対策部品を用いる場合も、プリント基板あるいは半導体集積回路のパターンや構造等による場合も、予め製造時にパターンや構造等を作り込んでおく必要があり、製造後の予期せぬEMIに対しては対策を施すことができないという課題がある。
そこで本発明の目的は、上記課題を解決する為に、プリント基板あるいは半導体集積回路の製造時に予め搭載パターンや構造等による対策を施すこと無く、予期せぬEMIに対しても、簡単に安価に対策を施すことができるEMI吸収部品およびEMI吸収方法を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
本発明の代表的な実施の形態によるEMI吸収部品は、電磁エネルギーを吸収する手段と、吸収した電磁エネルギーを伝送する手段と、吸収した電磁エネルギーを他のエネルギーに変換する手段とで構成される電子回路を有し、これら手段のうち、少なくとも2つ以上の手段が同一の構成要素内に構成されていることを特徴とするものである。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
本発明の代表的な実施の形態によれば、EMIフィルタ等の対策部品の必要が無く、また、プリント基板あるいは半導体集積回路にEMI対策用のパターンや構造等を施す必要が無い。よって、コストを抑えられ、製造後の予期せぬEMIに対しても簡単に対策を施すことが可能となる。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一部には原則として同一の符号を付し、その繰り返しの説明は省略する。
<概要>
放射電力Pr[W]の点放射源からr[m]離れた場所の電界強度E[V/m]は、次式で求められる。
放射電力Pr[W]の点放射源からr[m]離れた場所の電界強度E[V/m]は、次式で求められる。
つまり、放射電力Prを小さくすれば、遠方電界強度を小さくすることができる。その手段として、放射源近傍で放射電力を例えばループアンテナあるいはダイポールアンテナ等で吸収し、抵抗体等で熱等の電磁エネルギー以外のエネルギーに変換してやればよい。
この放射電力を吸収する手段と、吸収した放射電力を伝送する手段と、放射電力を電磁エネルギー以外のエネルギーに変換する手段とを例えばシート状あるいは1つの部品にしておけば、それを放射源近傍に設置するだけで遠方電界強度を低減でき、プリント基板あるいは半導体集積回路の製造時にパターンや構造等を予め施す必要がなく、また予期せぬEMIに対しても対策をとることができる。
<実施の形態1>
以下、図1、図2を用いて本発明の実施の形態1であるEMI吸収部品について説明する。図1は本実施の形態のEMI吸収部品の実装状態を示した図である。図2は本実施の形態のEMI吸収部品における基本ユニットの構成を示した図である。
以下、図1、図2を用いて本発明の実施の形態1であるEMI吸収部品について説明する。図1は本実施の形態のEMI吸収部品の実装状態を示した図である。図2は本実施の形態のEMI吸収部品における基本ユニットの構成を示した図である。
図2に示す基本ユニットは、電磁エネルギーを吸収する為のループアンテナ5と、吸収した電磁エネルギーを熱エネルギーに変換する為のチップ抵抗8とを有し、これらが、吸収した電磁エネルギーを伝送する為の導線により接続されている。さらに、目的の周波数で共振させて電磁エネルギーを効率よく吸収する為にループアンテナ5に直列接続された共振周波数調整用のチップコンデンサ7と、インピーダンス整合用にループアンテナ5に並列接続されたチップインダクタ6とを有する構成となっている。
この基本ユニットを、図1に示すようにポリイミドフィルム2上に中心を囲むように複数配置してシート状に成型し、このシートを、EMI放射源となっているLSI(半導体集積回路)3を基本ユニット4が囲むように被せる。なお、基本ユニット4の共振周波数は、低減したいEMIの周波数になるよう調整している。
EMI放射源であるLSI3から放射される電磁エネルギーは、LSI3の周りに配置された共振させたループアンテナ5により効率よく吸収され、チップ抵抗8で熱エネルギーに変換される。これにより、回路基板1におけるEMIを低減することができる。
なお、基本ユニット4を配置したポリイミドフィルム2は、プリント基板、PET(ポリエチレンテレフタレート)フィルム等の材料でもよい。また、当然、基本ユニット4単体でもEMI放射源より放射される電磁エネルギーを熱エネルギーに効率よく変換することにより、EMIを低減する事ができる。さらに、ポリイミドフィルム2上に共振周波数をそれぞれ変えた複数の基本ユニット4を配置することにより、複数の周波数のEMIを低減するEMI吸収部品とすることも可能である。
<実施の形態2>
以下、図3、図4を用いて本発明の実施の形態2であるEMI吸収部品について説明する。図3は本実施の形態のEMI吸収部品の実装状態を示した図である。図4は本実施の形態のEMI吸収部品における基本ユニットの構成を示した図である。
以下、図3、図4を用いて本発明の実施の形態2であるEMI吸収部品について説明する。図3は本実施の形態のEMI吸収部品の実装状態を示した図である。図4は本実施の形態のEMI吸収部品における基本ユニットの構成を示した図である。
図4に示す基本ユニットは、電磁エネルギーを吸収する為のダイポールアンテナ10と、吸収した電磁エネルギーを熱エネルギーに変換する為のチップ抵抗8とを有し、これらが、吸収した電磁エネルギーを伝送する為の導線により接続されている。さらに、目的の周波数で共振させて電磁エネルギーを効率よく吸収する為にダイポールアンテナ10に直列接続された共振周波数調整用のチップインダクタ11と、チップインダクタ11に蓄えられたエネルギーを熱エネルギーとして消費する為のチップ抵抗12とを有する構成となっている。
この基本ユニットを、実施の形態1と同様に、図3に示すようにポリイミドフィルム2上に配置してシート状に成型し、このシートを、EMI放射源となっているLSI3を基本ユニット9が囲むように被せる。なお、基本ユニット9の共振周波数は、低減したいEMIの周波数になるように調整している。また、吸収した電磁エネルギーを熱エネルギーに変換するチップ抵抗8と、ダイポールアンテナ10とはインピーダンス整合されている。
EMI放射源であるLSI3から放射される電磁エネルギーは、LSI3の周りに配置されたダイポールアンテナ10で効率よく吸収され、チップ抵抗8で熱エネルギーに変換される。これにより、回路基板1におけるEMIを低減することができる。
なお、実施の形態1と同様に、基本ユニット9を配置したポリイミドフィルム2は、プリント基板、PETフィルム等の材料でもよい。また、当然、基本ユニット9単体でもEMI放射源より放射される電磁エネルギーを熱エネルギーに効率よく変換することにより、EMIを低減する事ができる。さらに、ポリイミドフィルム2上に共振周波数をそれぞれ変えた複数の基本ユニット9を配置することにより、複数の周波数のEMIを低減するEMI吸収部品とすることも可能である。
電磁エネルギーを吸収する手段として、実施の形態1ではループアンテナ5、本実施の形態ではダイポールアンテナ10を用いているが、フラクタルアンテナや、他の電磁エネルギーを吸収する部材を用いたり、またこれらを混在させた構成とすることも当然可能である。また、実施の形態1および本実施の形態ともに、吸収した電磁エネルギーをチップ抵抗8を用いて熱エネルギーに変換しているが、例えば圧電素子を用いて運動エネルギーに変換したり、発光ダイオードを用いて光エネルギーに変換したり、またこれらを混在させた構成とすることも可能である。
<実施の形態3>
以下、図5を用いて本発明の実施の形態3であるEMI吸収部品について説明する。図5は本実施の形態のEMI吸収部品の実装状態を示した図である。
以下、図5を用いて本発明の実施の形態3であるEMI吸収部品について説明する。図5は本実施の形態のEMI吸収部品の実装状態を示した図である。
基板13上に電磁エネルギーを吸収する為のコイル状のループアンテナ14を形成し、共振周波数調整用のチップコンデンサ7、吸収した電磁エネルギーを熱エネルギーに変換するチップ抵抗8を直列接続し、インピーダンス整合用のチップインダクタ6を並列に接続して実装する。この基板13をLSI(半導体集積回路)パッケージ15の上面に貼り付け、LSIから放射される電磁エネルギーを吸収し、熱エネルギーに変換することによってEMIを低減する。
なお、ループアンテナ14を形成する基板13には、プリント基板、ポリイミドフィルム、PETフィルム等を用いることができる。
<実施の形態4>
以下、図6、図7を用いて本発明の実施の形態4であるEMI吸収部品について説明する。図6、図7は本実施の形態のEMI吸収部品の実装状態を示した図である。本実施の形態のEMI吸収部品は、コイル状のループアンテナ14をLSIパッケージ基板16内に直接形成したものである。
以下、図6、図7を用いて本発明の実施の形態4であるEMI吸収部品について説明する。図6、図7は本実施の形態のEMI吸収部品の実装状態を示した図である。本実施の形態のEMI吸収部品は、コイル状のループアンテナ14をLSIパッケージ基板16内に直接形成したものである。
図6に示すようにLSIパッケージ基板16の最下層、あるいは図7に示すようにLSIパッケージ基板16の内層にコイル状のループアンテナ14を形成し、接続ピン17を設けておく。LSIパッケージを実装する基板上でこの接続ピン17に、熱エネルギーに変換する為のチップ抵抗、共振周波数調整用のチップコンデンサ、およびインピーダンス整合用のチップインダクタを接続し、チップコンデンサの容量を変化させて低減したいEMIの周波数に共振周波数を調整する。これにより、LSIチップ18で予期せぬEMIが発生した場合でも、これを低減することができる。
このように、電磁エネルギーを変換する手段であるチップ抵抗を、電磁エネルギーを吸収する手段であるループアンテナ14が実装されている構成要素であるLSIパッケージ基板16とは別の構成要素に実装することも可能である。
<実施の形態5>
以下、図8〜図10を用いて本発明の実施の形態5であるEMI吸収部品について説明する。図8、図9は本実施の形態のEMI吸収部品の実装状態を示した図である。本実施の形態のEMI吸収部品は、コイル状のループアンテナ19をLSI(半導体集積回路)チップ18に直接形成したものである。
以下、図8〜図10を用いて本発明の実施の形態5であるEMI吸収部品について説明する。図8、図9は本実施の形態のEMI吸収部品の実装状態を示した図である。本実施の形態のEMI吸収部品は、コイル状のループアンテナ19をLSI(半導体集積回路)チップ18に直接形成したものである。
図8はLSIチップ18の最下面、図9はLSIチップ18の最上面にコイル状のループアンテナ19を形成する場合を示したものである。このとき、熱エネルギーに変換する為の抵抗成分もLSIチップ18内に形成する。図10に示すように、このLSIチップ18をLSIパッケージ基板20に実装してパッケージに収めるときに、共振周波数調整用のチップコンデンサを接続する為の接続ピン21を用意しておく。接続ピン21に接続するチップコンデンサの容量を変化させて低減したいEMIの周波数に共振周波数を調整することにより、予期せぬEMIに対しても効果的に低減を図ることができる。
<実施の形態6>
以下、図11、図12を用いて本発明の実施の形態6であるEMI吸収部品について説明する。図11は本実施の形態のEMI吸収部品の実装状態を示した図である。図12は本実施の形態のEMI吸収部品における基本ユニットの構成を示した図である。
以下、図11、図12を用いて本発明の実施の形態6であるEMI吸収部品について説明する。図11は本実施の形態のEMI吸収部品の実装状態を示した図である。図12は本実施の形態のEMI吸収部品における基本ユニットの構成を示した図である。
図12に示す基本ユニットは、電磁エネルギーを吸収する為のループアンテナ25と、ループアンテナ25上に配置された熱エネルギーに変換する為のチップ抵抗27とを有し、さらに、同じくループアンテナ25上に配置された共振周波数調整用のチップコンデンサ26と、インピーダンス整合用にループアンテナ25に並列接続されたチップインダクタ28とを有する構成となっており、これらがプリント基板29上に実装されている。
この基本ユニットを、例えば、図11に示すようにプリント基板23上に垂直に田の字型に配置し、このプリント基板23を金属筐体22の内部壁面に配置する。なお、基本ユニット24の共振周波数は、金属筐体22内の空洞共振周波数に一致させている。
これにより、空洞共振するEMIの電磁エネルギーを熱エネルギーに変換し、空洞共振によるEMIの増加を低減することができる。なお、基本ユニット24および基本ユニット24を実装したプリント基板23には、プリント基板のほかに、ポリイミドフィルム、PETフィルム等を使用することができる。
以上の実施の形態1〜6で説明したようなEMI吸収部品を、LSI等のEMI発生源の近傍あるいはEMI発生源に直接貼り付けたり被せたりし、また、LSIパッケージやLSIに直接実装し、また、金属筐体内に貼り付けたりして配置することによって、EMIを低減することができるため、電子装置の製造時に予測していないEMIに対しても簡単かつ安価に対応してこれを低減することができる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
本発明は、電子装置におけるEMIを抑制するための電子回路および電子部品に利用可能である。
1…回路基板、2…ポリイミドフィルム、3…LSI、4…基本ユニット、
5…ループアンテナ、6…チップインダクタ、7…チップコンデンサ、8…チップ抵抗、
9…基本ユニット、
10…ダイポールアンテナ、11…チップインダクタ、12…チップ抵抗、
13…基板、14…ループアンテナ、15…LSIパッケージ、
16…LSIパッケージ基板、17…接続ピン、18…LSIチップ、
19…ループアンテナ、
20…LSIパッケージ基板、21…接続ピン、
22…金属筐体、23…プリント基板、24…基本ユニット、
25…ループアンテナ、26…チップコンデンサ、27…チップ抵抗、28…チップインダクタ、29…プリント基板。
5…ループアンテナ、6…チップインダクタ、7…チップコンデンサ、8…チップ抵抗、
9…基本ユニット、
10…ダイポールアンテナ、11…チップインダクタ、12…チップ抵抗、
13…基板、14…ループアンテナ、15…LSIパッケージ、
16…LSIパッケージ基板、17…接続ピン、18…LSIチップ、
19…ループアンテナ、
20…LSIパッケージ基板、21…接続ピン、
22…金属筐体、23…プリント基板、24…基本ユニット、
25…ループアンテナ、26…チップコンデンサ、27…チップ抵抗、28…チップインダクタ、29…プリント基板。
Claims (9)
- 電磁エネルギーを吸収する第1の手段と、前記第1の手段で吸収した電磁エネルギーを伝送する第2の手段と、前記第1の手段で吸収した電磁エネルギーを他のエネルギーに変換する第3の手段とで構成される電子回路を有するEMI吸収部品であって、
前記第1の手段、前記第2の手段、および前記第3の手段のうち、少なくとも2つ以上の手段が同一の構成要素内に構成されていることを特徴とするEMI吸収部品。 - 請求項1記載のEMI吸収部品において、
前記第1の手段が、ループアンテナ、ダイポールアンテナもしくはフラクタルアンテナのうちの少なくとも1つ以上で構成されていることを特徴とするEMI吸収部品。 - 請求項1または2記載のEMI吸収部品において、
前記第3の手段によって電磁エネルギーから変換された他のエネルギーが、熱エネルギー、運動エネルギー、位置エネルギーもしくは光エネルギーのうちの少なくとも1つ以上であることを特徴とするEMI吸収部品。 - 請求項3記載のEMI吸収部品において、
前記第3の手段は抵抗体を有する構成であり、該抵抗体により電磁エネルギーを熱エネルギーに変換するものであることを特徴とするEMI吸収部品。 - 請求項1〜4のいずれか1項記載のEMI吸収部品において、
前記第1の手段と前記第2の手段と前記第3の手段とで構成される電子回路の一部もしくは全部が、1もしくは複数個配置されてシート状に構成されていることを特徴とするEMI吸収部品。 - 請求項1〜4のいずれか1項記載のEMI吸収部品において、
前記第1の手段と前記第2の手段と前記第3の手段とで構成される電子回路の一部もしくは全部が、基板上にパッケージとして構成されていることを特徴とするEMI吸収部品。 - 請求項1〜4のいずれか1項記載のEMI吸収部品において、
前記第1の手段と前記第2の手段と前記第3の手段とで構成される電子回路の一部もしくは全部が、半導体集積回路パッケージ内に構成されていることを特徴とするEMI吸収部品。 - 請求項1〜4のいずれか1項記載のEMI吸収部品において、
前記第1の手段と前記第2の手段と前記第3の手段とで構成される電子回路の一部もしくは全部が、半導体集積回路チップ内に構成されていることを特徴とするEMI吸収部品。 - 請求項1〜4のいずれか1項記載のEMI吸収部品を用いたEMI吸収方法であって、
1または複数の前記EMI吸収部品を、金属筐体の内部の壁面に、前記第1の手段における電磁エネルギーを吸収する部分により形成される面が、前記壁面に垂直になるように配置することによって、前記金属筐体の空洞共振によるEMIを吸収することを特徴とするEMI吸収方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007260670A JP2009094119A (ja) | 2007-10-04 | 2007-10-04 | Emi吸収部品およびemi吸収方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007260670A JP2009094119A (ja) | 2007-10-04 | 2007-10-04 | Emi吸収部品およびemi吸収方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009094119A true JP2009094119A (ja) | 2009-04-30 |
Family
ID=40665856
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007260670A Pending JP2009094119A (ja) | 2007-10-04 | 2007-10-04 | Emi吸収部品およびemi吸収方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009094119A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2016167854A1 (en) * | 2015-04-14 | 2016-10-20 | Laird Technologies, Inc. | Circuit assemblies and related methods |
KR101769151B1 (ko) * | 2010-08-17 | 2017-08-18 | 한국전자통신연구원 | 전자파 장애 감소 장치 |
US20230299498A1 (en) * | 2022-03-15 | 2023-09-21 | Dell Products L.P. | Radiation Noise Reduction Component for Use With Information Handling Systems |
-
2007
- 2007-10-04 JP JP2007260670A patent/JP2009094119A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101769151B1 (ko) * | 2010-08-17 | 2017-08-18 | 한국전자통신연구원 | 전자파 장애 감소 장치 |
WO2016167854A1 (en) * | 2015-04-14 | 2016-10-20 | Laird Technologies, Inc. | Circuit assemblies and related methods |
US9999122B2 (en) | 2015-04-14 | 2018-06-12 | Laird Technologies, Inc. | Circuit assemblies and related methods |
US10368432B2 (en) | 2015-04-14 | 2019-07-30 | Laird Technologies, Inc. | Circuit assemblies and related methods |
US10631398B2 (en) | 2015-04-14 | 2020-04-21 | Laird Technologies, Inc. | Circuit assemblies and related methods |
US20230299498A1 (en) * | 2022-03-15 | 2023-09-21 | Dell Products L.P. | Radiation Noise Reduction Component for Use With Information Handling Systems |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8198541B2 (en) | Electronic component built-in wiring board and method for radiating heat generated at the same | |
JP2012084599A (ja) | ヒートシンク接続体 | |
JP2011066332A (ja) | 制御装置の放熱構造 | |
JP2011040742A (ja) | 周期的パターンを有するベースプレート構造を含むヒートシンク、ならびに関連する装置および方法(周期的パターンを有するベースプレート構造を含むヒートシンク) | |
WO2017022221A1 (ja) | 放熱構造および電子機器 | |
US20080198557A1 (en) | Heat-dissipating module | |
JP6139585B2 (ja) | 高周波モジュール及びマイクロ波送受信装置 | |
WO2016133178A1 (en) | Wireless communication device and electronic apparatus | |
JP2005026263A (ja) | 混成集積回路 | |
JP2009094119A (ja) | Emi吸収部品およびemi吸収方法 | |
JP2005277389A (ja) | 多層配線基板及び半導体パッケージ | |
US20160113117A1 (en) | Electronic module and the fabrication method thereof | |
JP4958189B2 (ja) | 集積回路の搭載構造 | |
KR20160036945A (ko) | 인쇄회로기판 및 이를 포함하는 전자부품 패키지 | |
JP6651999B2 (ja) | 複合デバイス | |
JP5575042B2 (ja) | 電子回路、及びモータ | |
JP2010245373A (ja) | 半導体装置及びその製造方法 | |
JPWO2008035540A1 (ja) | 電子装置搭載機器とその共振抑制方法 | |
KR20150076816A (ko) | 전자 부품 모듈 | |
JP6776280B2 (ja) | 無線通信モジュール、プリント基板、および製造方法 | |
KR101940295B1 (ko) | 전자파 차폐막을 구비한 기판 구조체 | |
JP2008060184A (ja) | 電子回路装置 | |
KR20160009391A (ko) | 칩 내장형 기판 및 이의 제조 방법 | |
JP2007173631A (ja) | プリント配線板の実装構造とそれを用いた放電灯点灯装置及びプロジェクタ | |
JP2013222924A (ja) | 部品内蔵基板 |