JP6045427B2 - 電磁波シールド構造および高周波モジュール構造 - Google Patents
電磁波シールド構造および高周波モジュール構造 Download PDFInfo
- Publication number
- JP6045427B2 JP6045427B2 JP2013080389A JP2013080389A JP6045427B2 JP 6045427 B2 JP6045427 B2 JP 6045427B2 JP 2013080389 A JP2013080389 A JP 2013080389A JP 2013080389 A JP2013080389 A JP 2013080389A JP 6045427 B2 JP6045427 B2 JP 6045427B2
- Authority
- JP
- Japan
- Prior art keywords
- cover
- dielectric substrate
- ground
- metal block
- frequency circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Description
また、一般に、高周波回路は高調波成分を出力するため、高周波回路のアイソレーションが動作周波数の2倍または3倍程度の周波数の範囲で十分な値となるように、高周波モジュールやパッケージの各寸法は、導波管とした場合の遮断周波数が十分高く、また、キャビティとした場合の共振周波数が十分高くなるように設計されている。
また、例えば特許文献2に示された高周波回路モジュールでは、複数の高周波部品が実装されたプリント基板と、それぞれの高周波部品を収容するよう掘り込みが設けられたプリント基板とをはんだにより電気的に接続し、キャビティの共振周波数を高くしつつ、高周波部品を分離配置している。
例えば特許文献3に示された高周波回路装置では、誘電体基板を実装基板にバンプにより接続し、誘電体基板のグラウンドパッドと実装基板のグラウンドパッドを抵抗膜を介して接続している。これにより、誘電体基板のグラウンドと実装基板のグラウンドとの間に発生する共振を抵抗に吸収させている。
実施の形態1.
図1はこの発明の実施の形態1に係る電磁波シールド構造を示す透過斜視図であり、図2は組立図であり、図3は上面図であり、図4は図3のA−A’線断面図である。
電磁波シールド構造は、図1〜4に示すように、平板状の金属ブロック1上に誘電体基板2が固定されている。この誘電体基板2上には、高周波回路を備えたモールドパッケージ4が位置する部分を囲むように配置された、複数の非接地パターン21および接地パターン22が対になって設けられている。接地パターン22は、図4に示すように、接地スルーホール23を介して金属ブロック1に導通している。
本発明の電磁波シールド構造では、高周波回路を備えたモールドパッケージ4は、金属製のカバー5により覆われているため、外来ノイズ6から遮蔽されている。
一方、カバー5に覆われた空間の遮断周波数が高周波回路の動作周波数以下の場合であっても、カバー5がチップ抵抗器3を介して接地されているため、当該空間内の共振7は吸収される。そのため、カバー5に覆われた高周波回路は、自身の入出力部や他の回路へ空間を介して結合しない。
実施の形態1では、カバー5の外側が開放された電磁波シールド構造について示した。それに対して、実施の形態2では、カバー5の外側が閉じた高周波モジュール構造について示す。
図11はこの発明の実施の形態2に係る高周波モジュール構造を示す透過斜視図であり、図12は組立図であり、図13は上面図であり、図14は図13のA−A’線断面図である。図11〜14に示す実施の形態2に係る高周波モジュール構造は、図1〜4に示す実施の形態1に係る電磁波シールド構造の金属ブロック1を金属ブロック1bに変更し、金属蓋9を追加したものである。その他の構成は同様であり、同一の符号を付してその説明を省略する。
金属蓋9は、金属ブロック1bの側壁上に配置されて、カバー5を覆うものである。この金属ブロック1bおよび金属蓋9により、モールドパッケージ4は外部から電磁的にシールドされる。
本発明の高周波モジュール構造では、高周波回路を備えたモールドパッケージ4は、金属ブロック1bおよび金属蓋9により覆われているため、実施の形態1における効果に加えて、外来ノイズ6からさらに遮蔽される。
図16は金属ブロック1c上を複数の区画に区分けした高周波モジュール構造に本発明の電磁波シールド構造を適用した場合の斜視図であり、図17は組立図である。
そして、各モールドパッケージ4,4dには、本発明の電磁波シールド構造がそれぞれ適用されている。なお、区画101,103では、モールドパッケージ4d、非高周波回路用パッケージ10に対応した形状・個数の誘電体基板2b,2c、チップ抵抗器3c、カバー5eが設けられている。
Claims (14)
- 金属ブロックと、
前記金属ブロック上に固定された誘電体基板と、
前記誘電体基板上に、当該誘電体基板上に位置する高周波回路を囲むように配置された複数の接地パターンと、
前記各接地パターンと前記金属ブロックとを導通する複数の接地スルーホールと、
前記各接地パターンに接続された複数の損失性材料と、
前記高周波回路の上方に位置し、当該高周波回路を覆うように延設され前記各損失性材料と接続された複数の足部を有する、金属製または導体が施されたカバーと
を備えたことを特徴とする電磁波シールド構造。 - 前記カバーで覆われた空間は、使用帯域にて遮断である構造であり、
前記損失性材料は、抵抗値の低い抵抗体または導体パターンである
ことを特徴とする請求項1記載の電磁波シールド構造。 - 前記損失性材料はチップ抵抗器であり、
前記誘電体基板上に、前記各接地パターンと対になって設けられた複数の非接地パターンを備え、
前記チップ抵抗器は、対である前記接地パターンと前記非接地パターンとに跨って実装され、
前記カバーの足部は、前記非接地パターンを介して前記チップ抵抗器に接続された
ことを特徴とする請求項1または請求項2記載の電磁波シールド構造。 - 前記高周波回路は、半導体チップである
ことを特徴とする請求項1から請求項3のうちのいずれか1項記載の電磁波シールド構造。 - 前記カバーは、可曲性の金属板である
ことを特徴とする請求項1から請求項4のうちのいずれか1項記載の電磁波シールド構造。 - 前記足部の端部に設けられた突起部と、
前記誘電体基板に設けられ、前記突起部を挿通可能とするメッキ処理が施されていないスルーホールとを備え、
前記足部は、前記突起部が前記スルーホールに差し込まれ、はんだにより固定されることで、前記損失性材料に接続された
ことを特徴とする請求項1から請求項5のうちのいずれか1項記載の電磁波シールド構造。 - 側壁を有する金属ブロックと、
前記金属ブロック上に固定された誘電体基板と、
前記誘電体基板上に、当該誘電体基板上に位置する高周波回路を囲むように配置された複数の接地パターンと、
前記各接地パターンと前記金属ブロックとを導通する複数の接地スルーホールと、
前記各接地パターンに接続された複数の損失性材料と、
前記高周波回路の上方に位置し、当該高周波回路を覆うように延設され前記各損失性材料と接続された複数の足部を有する、金属製または導体が施されたカバーと、
前記金属ブロックの側壁上に配置され、前記カバーを覆う金属蓋と
を備えたことを特徴とする高周波モジュール構造。 - 前記金属ブロックと前記金属蓋とにより遮蔽された空間は、使用帯域にて遮断ではない構造である
ことを特徴とする請求項7記載の高周波モジュール構造。 - 前記カバーで覆われた空間は、使用帯域にて遮断である構造であり、
前記損失性材料は、抵抗値の低い抵抗体または導体パターンである
ことを特徴とする請求項7または請求項8記載の高周波モジュール構造。 - 複数の区画に区分けする側壁を有する金属ブロックと、
前記金属ブロック上の所定の区画内に固定された複数の誘電体基板と、
前記誘電体基板上に、当該誘電体基板上に位置する高周波回路を囲むように配置された複数の接地パターンと、
前記各接地パターンと前記金属ブロックとを導通する複数の接地スルーホールと、
前記各接地パターンに接続された複数の損失性材料と、
前記高周波回路の上方に位置し、当該高周波回路を覆うように延設され前記各損失性材料と接続された複数の足部を有する、金属製または導体が施されたカバーと、
前記金属ブロックの側壁上に配置され、前記カバーを覆う金属蓋と
を備えたことを特徴とする高周波モジュール構造。 - 前記損失性材料はチップ抵抗器であり、
前記誘電体基板上に、前記各接地パターンと対になって設けられた複数の非接地パターンを備え、
前記チップ抵抗器は、対である前記接地パターンと前記非接地パターンとに跨って実装され、
前記カバーの足部は、前記非接地パターンを介して前記チップ抵抗器に接続された
ことを特徴とする請求項7から請求項10のうちのいずれか1項記載の高周波モジュール構造。 - 前記高周波回路は、半導体チップである
ことを特徴とする請求項7から請求項11のうちのいずれか1項記載の高周波モジュール構造。 - 前記カバーは、可曲性の金属板である
ことを特徴とする請求項7から請求項12のうちのいずれか1項記載の高周波モジュール構造。 - 前記足部の端部に設けられた突起部と、
前記誘電体基板に設けられ、前記突起部を挿通可能とするメッキ処理が施されていないスルーホールとを備え、
前記足部は、前記突起部が前記スルーホールに差し込まれ、はんだにより固定されることで、前記損失性材料に接続された
ことを特徴とする請求項7から請求項13のうちのいずれか1項記載の高周波モジュール構造。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013080389A JP6045427B2 (ja) | 2013-04-08 | 2013-04-08 | 電磁波シールド構造および高周波モジュール構造 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013080389A JP6045427B2 (ja) | 2013-04-08 | 2013-04-08 | 電磁波シールド構造および高周波モジュール構造 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014204022A JP2014204022A (ja) | 2014-10-27 |
JP6045427B2 true JP6045427B2 (ja) | 2016-12-14 |
Family
ID=52354185
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013080389A Expired - Fee Related JP6045427B2 (ja) | 2013-04-08 | 2013-04-08 | 電磁波シールド構造および高周波モジュール構造 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6045427B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6180646B1 (ja) * | 2016-02-25 | 2017-08-16 | 三菱電機株式会社 | 半導体パッケージ、及びモジュール |
CN107204519B (zh) * | 2017-05-24 | 2023-08-04 | 中国人民解放军军事医学科学院放射与辐射医学研究所 | 基于平面传输线结构的电磁辐射装置 |
CN113454794A (zh) * | 2019-02-14 | 2021-09-28 | 古河电气工业株式会社 | 光模块 |
JP7272146B2 (ja) * | 2019-07-05 | 2023-05-12 | 株式会社デンソー | レーダ装置 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001024375A (ja) * | 1999-07-13 | 2001-01-26 | Hitachi Ltd | シールド構造 |
JP4516101B2 (ja) * | 2007-09-21 | 2010-08-04 | 三菱電機株式会社 | 伝送線路基板および半導体パッケージ |
JP2010080515A (ja) * | 2008-09-24 | 2010-04-08 | Toshiba Corp | シールド部材とシールド部材を有する携帯端末 |
JP4958189B2 (ja) * | 2009-04-07 | 2012-06-20 | シャープ株式会社 | 集積回路の搭載構造 |
-
2013
- 2013-04-08 JP JP2013080389A patent/JP6045427B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2014204022A (ja) | 2014-10-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4056500B2 (ja) | 伝送線路基板および半導体パッケージ | |
JP5750528B1 (ja) | 部品内蔵回路基板 | |
JP6330149B2 (ja) | 無線モジュール及び無線装置 | |
JP6045427B2 (ja) | 電磁波シールド構造および高周波モジュール構造 | |
JP5670392B2 (ja) | 回路基板 | |
JP2013046291A (ja) | アンテナ基板およびアンテナモジュール | |
JP6125274B2 (ja) | 電子回路および電子機器 | |
JP5533881B2 (ja) | 電子装置及びノイズ抑制方法 | |
JP4516101B2 (ja) | 伝送線路基板および半導体パッケージ | |
JP5353042B2 (ja) | プリント配線基板 | |
JP5146019B2 (ja) | 高周波モジュールとこれを用いた電子機器 | |
JP2008270363A (ja) | 高周波パッケージ | |
KR101053296B1 (ko) | 전자파 차폐 기능을 갖는 전자 장치 | |
JP2005079762A (ja) | 高周波回路モジュール及び高周波回路基板 | |
JP5525875B2 (ja) | 光モジュール | |
JP5937190B2 (ja) | 回路基板 | |
JP7233271B2 (ja) | 回路基板および高周波回路装置 | |
WO2013001692A1 (ja) | 電子装置及びノイズ抑制方法 | |
JP7276455B2 (ja) | 伝送線路、および電子機器 | |
JP5375797B2 (ja) | 回路装置 | |
JP2010272585A (ja) | フリップチップ実装構造 | |
JP2010278072A (ja) | 多層基板 | |
JP6882951B2 (ja) | 回路基板、無線装置、及び回路基板の製造方法 | |
JP2006073935A (ja) | 半導体パッケージ | |
WO2018061722A1 (ja) | アンテナ内蔵モジュール及び通信装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20151022 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160729 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160816 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160927 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20161018 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20161115 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6045427 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |