JP7233271B2 - 回路基板および高周波回路装置 - Google Patents

回路基板および高周波回路装置 Download PDF

Info

Publication number
JP7233271B2
JP7233271B2 JP2019055741A JP2019055741A JP7233271B2 JP 7233271 B2 JP7233271 B2 JP 7233271B2 JP 2019055741 A JP2019055741 A JP 2019055741A JP 2019055741 A JP2019055741 A JP 2019055741A JP 7233271 B2 JP7233271 B2 JP 7233271B2
Authority
JP
Japan
Prior art keywords
line
ground pattern
stub
ground
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019055741A
Other languages
English (en)
Other versions
JP2020155752A (ja
Inventor
忠高 若菱
禎央 松嶋
洋幸 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
THE FURUKAW ELECTRIC CO., LTD.
Furukawa Automotive Systems Inc
Original Assignee
THE FURUKAW ELECTRIC CO., LTD.
Furukawa Automotive Systems Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by THE FURUKAW ELECTRIC CO., LTD., Furukawa Automotive Systems Inc filed Critical THE FURUKAW ELECTRIC CO., LTD.
Priority to JP2019055741A priority Critical patent/JP7233271B2/ja
Publication of JP2020155752A publication Critical patent/JP2020155752A/ja
Application granted granted Critical
Publication of JP7233271B2 publication Critical patent/JP7233271B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Structure Of Printed Boards (AREA)

Description

本発明は、回路基板および高周波回路装置に関するものである。
近年、高周波部品の小型化により、信号を伝送する線路のアイソレーションの確保が困難になっている。
特許文献1には、高周波回路部品と、高周波回路部品の外部リードに接続されている複数の外付部品とを有する高周波回路装置において、高周波回路の外部リードとして第1および第2の外部リードを備え、第1および第2の外部リード間に、高周波回路部品の信号経路に接続されていない第3の外部リードを1つの回路部品として付加し、第1の外部リードから第2の外部リードに放射される不要波を吸収する回路特性の放射波吸収回路を設ける高周波回路装置に関する技術が開示されている。
特開2005-136337号公報
ところで、特許文献1に開示された技術では、2つの伝送線路間に設けるLC共振回路の共振周波数は外部リードから漏洩する信号の周波数に設定される。この場合、伝送線路間をグラウンドに接続しないで共振回路に直接接続すると、準ミリ・ミリ波帯では動作が不安定になり、アイソレーションが低下するという問題点がある。
本発明は、以上の点に鑑みてなされたものであり、安定した動作特性とアイソレーション特性を有する回路基板および高周波回路装置を提供することを目的としている。
上記課題を解決するために、本発明は、高周波回路部品が配置される回路基板において、信号を出力または入力する少なくとも1組の入出力端子と、前記入出力端子の間に配置されるグランド端子とを有する前記高周波回路部品の1組の前記入出力端子にそれぞれ接続される第1線路および第2線路と、前記第1線路および前記第2線路の間に配置され、前記グランド端子に接続される所定の線路長を有するグランドパターンと、前記グランドパターンの端部から所定の距離だけ離れた位置に形成されたスタブと、前記グランドパターンの端部と、前記スタブとにそれぞれ形成された、抵抗素子と接続されるランドと、を有することを特徴とする。
このような構成によれば、安定した動作特性とアイソレーション特性を得ることができる。
また、本発明は、前記スタブは、前記第1線路および前記第2線路を伝送される信号の波長をλとするとき、略λ/2の半径を有する扇形形状を有することを特徴とする。
このような構成によれば、信号の吸収を促進することで、アイソレーション特性を改善することができる。
また、本発明は、前記スタブは、前記第1線路および前記第2線路を伝送される信号の波長をλとするとき、略λ/2の長辺を有する方形形状を有することを特徴とする。
このような構成によれば、信号の吸収を促進することで、アイソレーション特性を改善することができる。
また、本発明は、前記グランドパターンには、前記グランドパターンには、前記回路基板の裏面または中間層に形成されたグランド層と、前記グランドパターンとを接続するためのスルーホールが形成され、前記スルーホールのうち、前記グランドパターンの前記グランド端子から最も遠い位置に設けられたスルーホールと、前記スタブとの間の距離は、前記第1線路および前記第2線路を伝送される信号の波長をλとするとき、略λ/4であることを特徴とする。
このような構成によれば、アイソレーション特性をさらに改善することができる。
また、本発明は、前記第1線路および前記第2線路は、互いに並行して配置された区間を有し、前記グランドパターンは、前記第1線路および前記第2線路が並行している区間の長さと略同じ線路長、または、それ以上の線路長を有することを特徴とする。
このような構成によれば、グランドパターンによる2つの信号線路を隔絶することで、アイソレーション特性をさらに改善することができる。
また、本発明は、回路基板と、高周波回路部品とを有する高周波回路装置において、信号を出力または入力する少なくとも1組の入出力端子と、前記入出力端子の間に配置されるグランド端子とを有する前記高周波回路部品の1組の前記入出力端子にそれぞれ接続される第1線路および第2線路と、前記第1線路および前記第2線路の間に配置され、前記グランド端子に接続される所定の線路長を有するグランドパターンと、前記グランドパターンの端部から所定の距離だけ離れた位置に形成されたスタブと、前記グランドパターンの端部と、前記スタブとにそれぞれ形成された、抵抗素子と接続されるランドと、を有することを特徴とする。
このような構成によれば、安定した動作特性とアイソレーション特性を得ることができる。
本発明によれば、安定した動作特性とアイソレーション特性を有する回路基板および高周波回路装置を提供することが可能となる。
本発明の第1実施形態に係る高周波回路装置の構成例を示す図である。 図1に示す高周波回路パターンの詳細な構成例を示す図である。 図2において抵抗素子を除外した場合の構成例を示す図である。 図2および図3に示す高周波回路パターンの周波数特性のシミュレーション結果を示す図である。 第1実施形態の比較例を示す図である。 図5の比較例のシミュレーション結果を示す図である。 第1実施形態の比較例を示す図である。 図7の比較例のシミュレーション結果を示す図である。 第1実施形態の比較例を示す図である。 図9の比較例のシミュレーション結果を示す図である。 本発明の第2実施形態に係る高周波回路パターンの構成例を示す図である。 図11に示す線路の周波数特性のシミュレーション結果を示す図である。 第2実施形態の比較例を示す図である。 図13の比較例のシミュレーション結果を示す図である。
次に、本発明の実施形態について説明する。
(A)本発明の第1実施形態の構成例の説明
図1~図3は、本発明の第1実施形態に係る高周波回路装置の構成例を示す図である。図1に示す例では、高周波回路装置は、回路基板1と、回路基板1の表面に実装されたIC(Integrated Circuit)チップ10と、ICチップ10の周辺に形成された高周波回路パターンとを有する。なお、ICチップ10の周辺に形成された高周波回路パターンは、図1の下段に拡大して示すように、ICチップ10の端子に接続される回路パターンとして構成される。なお、回路基板1には、ICチップ10以外にも、多数の能動素子(IC素子、トランジスタ素子等)および受動素子(抵抗、コンデンサ、インダクタ等)が配置されているが、図1では、図面の簡略化のために一部のみを表示している。なお、ICチップ10は、高周波回路部品の一例である。
図2にさらに詳細を示すように、高周波回路パターンは、複数の回路パターンによって構成され、ICチップ10の2つの出力端子に接続され、出力端子から出力される信号を伝送するとともに、これら2つの出力端子のアイソレーションが高くなるように機能する。
ICチップ10は、例えば、ISM(Industrial Scientific and Medical Band)バンドと呼ばれる、準ミリ波帯域(24.00~24.25GHz)の信号を入力または出力する端子を有している。より詳細には、図2の例では、ICチップ10は、グランド端子31,33,34,36および出力端子32,35を有している。なお、図2では、図面を簡略化するために、ICチップ10の左右の辺および下の辺に存在する端子については図示を省略している。なお、ICチップ10としては、例えば、車両に搭載されるレーダ装置で使用されるMMIC(Monolithic Microwave Integrated Circuit)を用いることができる。
図2では、出力端子32,35およびグランド端子31,33,34,36は、コプレーナ型の伝送路を形成している。すなわち、出力端子32,35は、グラウンド端子で挟まれた構造とされている。このような構成とすることで、伝送路を伝送する信号の不要な反射を抑制することができる。
出力端子32は、後述するグランドパターン331に沿って屈曲している線路321に接続されている。線路321には、この例では、矩形形状を有する整合回路322が接続されている。また、整合回路322の上端部には線路323が接続されている。なお、図2の例では、線路323は、一部だけを示しており、実際には線路323は所定の長さを有し、例えば、送信アンテナ(不図示)の給電点に接続される。
出力端子35は、同じく後述するグランドパターン331に沿って屈曲している線路351に接続されている。線路351には、この例では、矩形形状を有する整合回路352が接続されている。また、整合回路352の上端部には線路353が接続されている。なお、図2の例では、線路353は、一部だけを示しており、実際には線路353は所定の長さを有し、例えば、送信アンテナ(不図示)の給電点に接続される。
グランド端子33,34は、グランドパターン331に接続されている。グランドパターン331は、下端部はグランド端子33,34の両端を結ぶ幅と同じ幅を有し、途中からその幅が広がっている。また、グランドパターン331には、左右に2カ所ずつ合計6カ所にスルーホール332が形成され、回路基板1の裏面(または中間層)のグランド層(不図示)と接続されている。なお、図中破線で示すように、最上部(グランド端子33,34から最も離れた位置)に形成される2つのスルーホール332は、その上端が整合回路322,352の上端と略一致する位置に配置される。グランドパターン331の上端部には、抵抗素子37が配置されるランド335が形成されている。
グランドパターン331の最上部に形成される2つのスルーホール332からλ/4離れた位置には、扇形状を有する扇形スタブ(ラジアルスタブ)334が形成されている。より詳細には、抵抗素子37の図示を省略した図3に示すように、出力端子32,35から出力される信号の波長をλとするとき、グランドパターン331の最上部に形成される2つのスルーホール332からλ/4離れた位置には、半径がλ/2の扇形状を有する扇形スタブ334が形成されている。また、扇形スタブ334の下部には、矩形形状を有し、抵抗素子37が配置されるランド333が形成されている。
抵抗素子37は、グランドパターン331の上端部に設けられたランド335と、ランド333とに2つの接続端子がそれぞれ半田等によって電気的に接続される。抵抗素子37は、例えば、チップ素子として構成される。抵抗素子37の素子値は、例えば、線路321,351,323,353等の特性インピーダンスと同じ値(例えば、50Ω)とすることができる。もちろん、これ以外の素子値に設定してもよい。
(B)本発明の第1実施形態の動作の説明
つぎに、本発明の第1実施形態の動作について説明する。本発明の第1実施形態では、線路321,351,323,353間にグランドパターン331を配置するとともに、扇形スタブ334を配置している。扇形スタブ334は、波長λの伝送信号に対するλ/2共振回路として機能する。この結果、扇形スタブ334は、λ/2共振回路として伝送する信号を受信し、抵抗素子37によって熱エネルギとして消費する。
以上の動作によって、第1実施形態では、線路321,351および線路323,353のアイソレーションを高めることができる。
図4は、第1実施形態のシミュレーション結果を示す図である。図4において、横軸は周波数を示し、縦軸は線路321から線路351への信号の透過係数を示す。なお、図中に示す「m1」は、第1実施形態において線路321,351を伝送する信号の周波数を示しており、24.1GHzである。
図5は、第1実施形態の比較例となる他の構成を示している。図5の例では、第1実施形態と比較すると、グランドパターン331と線路321,351は第1実施形態と同様の構成とされているが、スルーホール332が整合回路322,352の上端よりも上側にも配置されている。また、扇形スタブ334が除外され、抵抗素子37が除外されている。
図6は、図5に示す比較例のシミュレーション結果を示す図である。
これらの図から、図5に示す比較例では、m1の周波数における透過係数は約-37.6dB程度であるが、第1実施形態ではm1の周波数における透過係数は約-40.1dB程度と約2.5dB改善していることが分かる。
以上の比較例のシミュレーション結果から、扇形スタブ334を有するグランドパターン331は、有しないグランドパターン331よりも対象となる周波数m1において、線路321から線路351への透過係数が少なくなっている。このため、扇形スタブ334を有する方が有しない場合よりも望ましい特性を有することが分かる。
図7は、抵抗素子37の効果を検証するための比較例である。図7の比較例では、扇形スタブ334がグランドパターン331に直接接続され、抵抗素子37が除外されている。
図8は、図7に示す比較例のシミュレーション結果を示している。
これらの図から、図7に示す構成例では、周波数m1において、透過係数が-37.5dB程度であり、第1実施形態の約-40.1dBに比較すると、2.6dB程度特性が劣化している。抵抗素子37は、扇形スタブ334で受信した信号を熱エネルギに変換する機能を有することから、抵抗素子37を除外すると、そのような機能が失われるために、特性が劣化すると考えられる。
図9は、スルーホール332の配置態様を検証するための比較例である。図9の比較例では、スルーホール332は、整合回路322,352の上端よりも上にも配置されている。
図10は、図9に示す比較例のシミュレーション結果を示している。
これらの図から、図9に示す比較例では、周波数m1において、透過係数が-37.8dB程度であり、第1実施形態の約-40.1dBに比較すると、2.3dB程度特性が劣化している。この検証結果から、扇形スタブ334とスルーホール332の距離は、図2に示すようにλ/4程度に設定することが望ましく、このように設定することで、信号を吸収しやすくすることができる。
以上の検証から、扇形スタブ334とグランドパターン331の間には、電気エネルギを熱エネルギに変換するための抵抗素子37を配置することが望ましく、また、扇形スタブ334とスルーホール332の距離は、λ/4程度に設定することが望ましいことが分かる。
以上に説明したように、本発明の第1実施形態では、対象となる線路321,323および線路351,353の間にグランドパターン331を設けるとともに、グランドパターン331の最上端に位置するスルーホール332からλ/4離れた位置に、半径がλ/2の扇形スタブ334を設け、扇形スタブ334とグランドパターン331とを抵抗素子37によって接続するようにしたので、2つの線路間の透過係数を低減することで、アイソレーション特性を改善することができる。
(C)本発明の第2実施形態の構成例の説明
図11は、本発明の第2実施形態の構成例を示す図である。図11に示す第2実施形態では、図2に示す第1実施形態と比較すると、扇形スタブ334が方形状を有する方形スタブ(オープンスタブ)534に置換されている。これ以外は、図2と同様である。
方形スタブ534は、λ/2の長さの方形状を有するとともに、下部には抵抗素子37が半田付けされるランド533が形成されている。また、方形スタブ534から、グランドパターン331の最上端のスルーホール332までの距離はλ/4とされている。なお、図11では、図面を簡略化するために省略しているが、グランドパターン331の上端部と、ランド533とは抵抗素子37によって接続されている。
(D)本発明の第2実施形態の動作の説明
図12は、第2実施形態のシミュレーション結果を示す図である。図12において、横軸は周波数を示し、縦軸は線路321から線路351への信号の透過係数を示す。なお、図中に示す「m1」は、第2実施形態において線路321,351を伝送する信号の周波数を示している。
これらの図から、第2実施形態では、周波数m1において、約-39.5dBの透過係数を有することが分かる。これは、扇形スタブ334を有する第1実施形態の-40.1dBと比較しても遜色がない特性である。
図13は、グランドパターン331の長さを検証するための比較例である。図13の例では、グランドパターン331は、整合回路322,352の上端部よりも長さが短く設定されている。
図14は、図13に示す比較例のシミュレーション結果を示している。
これらの図から、図13に示す比較例では、周波数m1において、透過係数が-24.1dB程度であり、第1実施形態の約-40.1dBに比較すると、16.0dB程度特性が劣化している。この検証結果から、グランドパターン331は、少なくとも線路321,351が並行する区間については、グランドパターン331を設けることが望ましいことが分かる。
以上に説明したように、本発明の第2実施形態では、対象となる線路321,323および線路351,353の間にグランドパターン331を設けるとともに、グランドパターン331の最上部に設けられたスルーホール332からλ/4離れた位置に、長さがλ/2の方形スタブ534を設け、方形スタブ534とグランドパターン331とを抵抗素子37によって接続するようにしたので、2つの線路間の透過係数を低減することで、アイソレーション特性を改善することができる。
(C)変形実施形態の説明
以上の各実施形態は一例であって、本発明が上述した場合のみに限定されるものでないことはいうまでもない。例えば、スタブの形状は、扇形スタブ334または方形スタブ534以外の形状としてもよい。
また、グランドパターン331の形状も図2および図11に示す形状とは異なる形状としてもよい。また、スルーホール332の配置も、図2および図11とは異なる配置としてもよい。
また、整合回路322,352の形状も図2および図11に示す形状とは異なる形状としてもよい。
また、扇形スタブ334、方形スタブ534、整合回路322,352、グランドパターン331、線路321,351,323,353の寸法については、一例であって、例えば、λ/2あるいはλ/4から多少のずれを有していてもよい。また、エッチングによって、これらの回路パターンを生成する場合、約20~100ミクロン程度の誤差が生じることから、これらの誤差に関するずれも含むものとする。
また、第1実施形態および第2実施形態では、出力端子32,35に接続される線路321,351および線路323,353のアイソレーションを改善するようしたが、出力端子ではなく入力端子に接続して、入力端子間のアイソレーションを改善するようにしてもよい。
また、以上の実施形態では、単一の周波数を有する信号を例に挙げて説明したが、複数の周波数を含む信号の場合には、振幅が最も大きい周波数成分を対象としてアイソレーションを改善するようにすればよい。あるいは、装置にとって最も影響が大きい周波数成分を対象とするようにしてもよい。
また、以上の実施形態では、レーダ装置を例に挙げて説明したが、本発明は、レーダ装置のみに限定されるものではなく、その他の電子装置に適用することも可能である。
1 回路基板
10 ICチップ
31,33,34,36 グランド端子
32,35 出力端子
37 抵抗素子
321,323,351,353 線路
322,352 整合回路
331,431 グランドパターン
332,432 スルーホール
335,533 ランド
334 扇形スタブ
534 方形スタブ

Claims (5)

  1. 高周波回路部品が配置される回路基板において、
    信号を出力または入力する少なくとも1組の入出力端子と、前記入出力端子の間に配置されるグランド端子とを有する前記高周波回路部品の1組の前記入出力端子にそれぞれ接続される第1線路および第2線路と、
    前記第1線路および前記第2線路の間に配置され、前記グランド端子に接続される所定の線路長を有するグランドパターンと、
    前記グランドパターンの端部から所定の距離だけ離れた位置に形成されたスタブと、
    前記グランドパターンの端部と、前記スタブとにそれぞれ形成された、抵抗素子と接続されるランドと、
    を有し、
    前記グランドパターンには、前記回路基板の裏面または中間層に形成されたグランド層と、前記グランドパターンとを接続するためのスルーホールが形成され、
    前記スルーホールのうち、前記グランドパターンの前記グランド端子から最も遠い位置に設けられたスルーホールと、前記スタブとの間の距離は、前記第1線路および前記第2線路を伝送される信号の波長をλとするとき、略λ/4であることを特徴とする回路基板。
  2. 前記スタブは、前記第1線路および前記第2線路を伝送される信号の波長をλとするとき、略λ/2の半径を有する扇形形状を有することを特徴とする請求項1に記載の回路基板。
  3. 前記スタブは、前記第1線路および前記第2線路を伝送される信号の波長をλとするとき、略λ/2の長辺を有する方形形状を有することを特徴とする請求項1に記載の回路基板。
  4. 前記第1線路および前記第2線路は、互いに並行して配置された区間を有し、
    前記グランドパターンは、前記第1線路および前記第2線路が並行している区間の長さと略同じ線路長、または、それ以上の線路長を有することを特徴とする請求項1乃至のいずれか1項に記載の回路基板。
  5. 回路基板と、高周波回路部品とを有する高周波回路装置において、
    信号を出力または入力する少なくとも1組の入出力端子と、前記入出力端子の間に配置されるグランド端子とを有する前記高周波回路部品の1組の前記入出力端子にそれぞれ接続される第1線路および第2線路と、
    前記第1線路および前記第2線路の間に配置され、前記グランド端子に接続される所定の線路長を有するグランドパターンと、
    前記グランドパターンの端部から所定の距離だけ離れた位置に形成されたスタブと、
    前記グランドパターンの端部と、前記スタブとにそれぞれ形成された、抵抗素子と接続されるランドと、
    を有し、
    前記グランドパターンには、前記回路基板の裏面または中間層に形成されたグランド層と、前記グランドパターンとを接続するためのスルーホールが形成され、
    前記スルーホールのうち、前記グランドパターンの前記グランド端子から最も遠い位置に設けられたスルーホールと、前記スタブとの間の距離は、前記第1線路および前記第2線路を伝送される信号の波長をλとするとき、略λ/4であることを特徴とする高周波回路装置。
JP2019055741A 2019-03-22 2019-03-22 回路基板および高周波回路装置 Active JP7233271B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019055741A JP7233271B2 (ja) 2019-03-22 2019-03-22 回路基板および高周波回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019055741A JP7233271B2 (ja) 2019-03-22 2019-03-22 回路基板および高周波回路装置

Publications (2)

Publication Number Publication Date
JP2020155752A JP2020155752A (ja) 2020-09-24
JP7233271B2 true JP7233271B2 (ja) 2023-03-06

Family

ID=72559770

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019055741A Active JP7233271B2 (ja) 2019-03-22 2019-03-22 回路基板および高周波回路装置

Country Status (1)

Country Link
JP (1) JP7233271B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022064479A (ja) 2020-10-14 2022-04-26 浜松ホトニクス株式会社 光センサ

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000101309A (ja) 1998-09-22 2000-04-07 Nec Eng Ltd グランド回路及びこれを含むプリント基板
JP2012227347A (ja) 2011-04-19 2012-11-15 Toyota Central R&D Labs Inc 高周波装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0253610U (ja) * 1988-10-12 1990-04-18

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000101309A (ja) 1998-09-22 2000-04-07 Nec Eng Ltd グランド回路及びこれを含むプリント基板
JP2012227347A (ja) 2011-04-19 2012-11-15 Toyota Central R&D Labs Inc 高周波装置

Also Published As

Publication number Publication date
JP2020155752A (ja) 2020-09-24

Similar Documents

Publication Publication Date Title
JP4188373B2 (ja) 多層誘電体基板および半導体パッケージ
EP0848447B1 (en) Transmission circuit using strip line in three dimensions
US6617943B1 (en) Package substrate interconnect layout for providing bandpass/lowpass filtering
JP6563164B1 (ja) 高周波フィルタ
US7613009B2 (en) Electrical transition for an RF component
US11791535B2 (en) Non-galvanic interconnect for planar RF devices
JP7233271B2 (ja) 回路基板および高周波回路装置
US20090015355A1 (en) Compensated attenuator
JP6013297B2 (ja) 高周波伝送線路
JP7098822B2 (ja) 無線通信モジュール
JP2009212400A (ja) 高周波パッケージ
JP6045427B2 (ja) 電磁波シールド構造および高周波モジュール構造
JP2008270363A (ja) 高周波パッケージ
JP5506719B2 (ja) フィルタ回路
JP6465451B1 (ja) 電子回路
JP2019161360A (ja) 高周波伝送線路
JP7072563B2 (ja) 高周波伝送線路、その高周波伝送線路を備えるレーダ装置及び無線機器
JP7276455B2 (ja) 伝送線路、および電子機器
JP7325303B2 (ja) 無線モジュール
US20210410269A1 (en) High-frequency circuit and communication module
JP2010272585A (ja) フリップチップ実装構造
JP2013192178A (ja) 伝送線路及び電子部品
JP6690586B2 (ja) マイクロ波装置
US20240008180A1 (en) Printed circuit board via structures with reduced insertion loss distortion
JP4329702B2 (ja) 高周波デバイス装置

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20200117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200302

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211122

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220929

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221004

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221201

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230207

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230221

R151 Written notification of patent or utility model registration

Ref document number: 7233271

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151